專利名稱：用于動態(tài)隨機存取存儲器陣列的屏蔽位線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路(IC)存儲器裝置領(lǐng)域，包含動態(tài)隨機存取存儲器(DRAM)裝置和其它結(jié)合嵌入式動態(tài)隨機存取存儲器的集成電路裝置。特別涉及一種用于動態(tài)隨機存取存儲器陣列的屏蔽位線結(jié)構(gòu)。
背景技術(shù)：
現(xiàn)有多種動態(tài)隨機存取存儲器基底裝置或具有嵌入式存儲器陣列的集成電路，包含了延伸數(shù)據(jù)輸出(EDO)動態(tài)存儲器、同步動態(tài)隨機存取存儲器(SDRAM)、雙倍數(shù)據(jù)速率(DDR)動態(tài)隨機存取存儲器、DDR3動態(tài)隨機存取存儲器(DDR3 DRAM)等諸如此類。且不論組態(tài)，動態(tài)隨機存取存儲器的主要用途是儲存數(shù)據(jù)。存儲器主要功能為數(shù)據(jù)可被寫入存儲器、并從中讀取數(shù)據(jù)或周期性地更新來維持已存數(shù)據(jù)的完整性。在現(xiàn)今高密度設(shè)計中，每個動態(tài)隨機存取存儲器單元通常包含一個單一存取晶體管，此單一存取晶體管與相連電容(亦即晶體管/電容(1T/1C)設(shè)計)，以充電儲存代表“0”或“1”邏輯電平數(shù)值。儲存在這些存儲器單元的數(shù)據(jù)，可通過數(shù)行感測放大器而被讀出或?qū)懭耄藬?shù)行感測放大器與和數(shù)列單元互相連接的互補性位線相耦合。
公知的動態(tài)隨機存取存儲器結(jié)構(gòu)有“開啟”和“折迭”位線。開啟位線的設(shè)計中，互補性位線(位線BL與互補位線/BL，后者有時標(biāo)示為BLB或BL)從位于中央的感測放大器以相對方向延伸，當(dāng)面臨較密集存儲器陣列布局，便會使得字符線(WL)耦合不均；另一方面，折迭位線結(jié)構(gòu)(亦即位線與互補位線從感測放大器相互平行延伸)可使感測放大器的布局間距放寬，得到更均勻的字符線耦合。在后者的設(shè)計中，存儲器單元是由兩條字符線和一條單一位線交叉形成，其中一條字符線對存儲器單元為“主動(active)”字符線，第二條字符線則為“傳遞(passing)”字符線，位于相鄰單元的柵極，這樣位線和參考位線便能互相鄰接，更好地相配且抑制噪聲。
基本折迭位線結(jié)構(gòu)的變異，包含了折迭共用布局(folded sharedlayout)。折迭共用布局中，兩對互補性位線(各對位于不同次陣列)耦合至各個位于中央分組的感測放大器；而交錯結(jié)構(gòu)中，在相同次陣列里，折迭位線對從相鄰分組的感測放大器延伸，且和與相對感測放大器分組耦合的折迭位線對交錯。
通常，具有折迭位線結(jié)構(gòu)的動態(tài)隨機存取存儲器，利用相同次陣列里的位線作為參考位線，以準(zhǔn)確感測儲存數(shù)據(jù)。相對地，具有開啟位線結(jié)構(gòu)的動態(tài)隨機存取存儲器，則利用相鄰陣列里的位線，或利用某些其它手段產(chǎn)生的參考電壓作為參考電壓。
為避免位線對位線耦合，具有折迭位線結(jié)構(gòu)的動態(tài)隨機存取存儲器多半會在位線中結(jié)合扭絞結(jié)構(gòu)，通過使用每次陣列三位線扭絞(亦即位線對分別在百分之二十五和百分之七十五長度部分扭絞，同時相鄰位線對在百分之五十長度扭絞；亦即“三次扭絞(triple twist)”)，位線對位線耦合成為“共態(tài)模式(common mode)”，并因之無須降低感測裕度。然而位線扭絞的布局耗費芯片上晶粒面積(on-chip die area)，通常大約六位線間距，由此致使所需總動態(tài)隨機存取存儲器數(shù)組面積增加，且伴隨著裝置費用的增加。另外，當(dāng)位線扭絞確保位線對位線耦合成為“共態(tài)模式”時，仍無法減少耦合。

發(fā)明內(nèi)容
本發(fā)明披露一種屏蔽位線結(jié)構(gòu)，用于動態(tài)隨機存取存儲器和結(jié)合嵌入式動態(tài)隨機存取存儲器的集成電路裝置，其包含折迭位線與共用感測放大器陣列。感測放大器陣列使用位于非主動次陣列中的位線，作為位于主動陣列中位線的參考。
本發(fā)明的屏蔽位線結(jié)構(gòu)免除了位線扭絞結(jié)構(gòu)的必要性，從而節(jié)省了存儲器陣列所需的芯片上晶粒面積，且隨之減少了花費。與三次扭絞相比較，本發(fā)明具有屏蔽位線結(jié)構(gòu)的動態(tài)隨機存取存儲器結(jié)構(gòu)還提供了整體的省能效益。前者每周期的電荷需求為3×(Cblc/2)×VBLH，相對于后者每周期的電荷需求只有Cblc×VBLH，其中，Cblc為位線對位線耦合電容，VBLH則為位線“高電壓”電壓。
本發(fā)明還披露一種集成電路裝置，其與存儲器陣列結(jié)合。存儲器陣列包含了至少二個次陣列的存儲器單元，存儲器單元具有至少一個感測放大器。感測放大器選擇性地可耦合至第一對互補性位線，其位于該次陣列的第一次陣列之中，并可耦合至第二對互補性位線，其位于該次陣列的第二次陣列之中。第一對互補性位線中之一個可選擇性地操作，作為第二對互補性位線中之一個的參考線。
本發(fā)明還披露集成電路裝置，與存儲器陣列結(jié)合。存儲器陣列包含N個次陣列的存儲器單元，其中N大于一。存儲器單元包含多個折迭位線共用感測放大器。感測放大器于N個次陣列中的主動次陣列中，具有第一對互補性位線；于N個次陣列中的非主動次陣列中，具有第二對互補性位線。第一對與第二對隔離晶體管選擇性地耦合各個共用感測放大器至第一對及第二對互補性位線，通過隔離晶體管以耦合各個感測放大器，第二對互補性位線中之一個可作為第一對互補性位線中之一個的參考。
本發(fā)明還披露一種集成電路裝置，與存儲器陣列連接。存儲器陣列包含多個次陣列的存儲器單元，包含第一及第二行感測放大器以及第一對及第二對互補性位線，于第一及第二行中可耦合至各感測放大器。第一對互補性位線可耦合至第一行感測放大器，且與第二對互補性位線交錯，該第二對互補性位線可耦合至第二行感測放大器。存儲器陣列用以于多個次陣列的主動次陣列中，驅(qū)動位線的每第二位線，并于多個次陣列的相鄰非主動次陣列中，驅(qū)動位線的每第四位線。
本發(fā)明仍披露一種用以提供參考予存儲器單元的折迭位線陣列和共用感測放大器的方法，包含于存儲器單元的選用次陣列中插入字符線，以耦合存儲器單元至耦合于感測放大器的相連位線；以及利用另一位線作為相連位線的參考，其中該另一位線亦耦合至相鄰次陣列中的感測放大器。
本發(fā)明也披露一種用以提供參考予集成電路裝置的折迭位線中與共用感測放大器存儲器的方法，包含于存儲器的主動次陣列中，驅(qū)動間隔的(每第二個)互補性位線；以及于存儲器的相鄰非主動次陣列中，驅(qū)動每第四個互補性位線。
本發(fā)明的上述及其它特征與目的以及用以達(dá)到的方式非常清楚而具體，參照隨后較佳實施例的描述并結(jié)合伴隨附圖后，將可完全了解本發(fā)明的技術(shù)內(nèi)容。


圖1為典型具有折迭位線結(jié)構(gòu)的動態(tài)隨機存取存儲器陣列的一部分，標(biāo)為BLB(bitline bar)的位線是作為標(biāo)為BL位線的參考，當(dāng)字符線(WL)為“高”時，輸入至感測放大器；圖2為典型公知折迭位線的一部分，其于組態(tài)中共用感測放大器動態(tài)隨機存取存儲器陣列，組態(tài)使用相鄰位線作為連接至存儲器單元電容位線的參考，輸入至感測放大器；圖3為根據(jù)本發(fā)明一實施例的動態(tài)隨機存取存儲器陣列結(jié)構(gòu)的一部分，其結(jié)合了具有折迭位線結(jié)構(gòu)的動態(tài)隨機存取存儲器與共用感測放大器，其使用相鄰次陣列的位線作為參考位線；圖4為根據(jù)本發(fā)明一實施例的動態(tài)隨機存取存儲器陣列結(jié)構(gòu)的一部分，感測放大器群具有半數(shù)感測放大器，位線可免除需要虛末端陣列的需求。
主要元件標(biāo)記說明100DRAM陣列10211～10216晶體管10221～10226晶體管10411～10416電容10421～10426電容
WL1～WL6字符線200DRAM陣列2020共用感測放大器2021共用感測放大器2040隔離晶體管分組2041隔離晶體管分組2042隔離晶體管分組2043隔離晶體管分組206互補性位線210互補性位線208互補性位線212互補性位線300DRAM陣列3020共用感測放大器3021共用感測放大器3040隔離晶體管分組3041隔離晶體管分組3042隔離晶體管分組3043隔離晶體管分組306互補性位線310互補性位線308互補性位線312互補性位線400DRAM陣列
402共用感測放大器4040隔離晶體管分組4041隔離晶體管分組406互補性位線408互補性位線具體實施方式
參照圖1，為典型具有折迭位線結(jié)構(gòu)的動態(tài)隨機存取存儲器陣列100的一部分，其中標(biāo)為BLB(bitline bar，例如BLB1和BLB2)的位線作為標(biāo)為BL(例如BL1和BL2)位線的參考，當(dāng)字符線(WL)為“高準(zhǔn)位”時，其輸入至感測放大器(圖中未示出)。
動態(tài)隨機存取存儲器陣列100的各個存儲器單元包含一個N型通道存取晶體管10211～10216以及10221～10226，并分別包含一個相連儲存電容10411～10416以及10421～10426。各晶體管102的漏極耦合至相應(yīng)互補性位線中之一個，其柵極耦合至字符線WL1～WL6中之一個，晶體管102的源極耦合至相應(yīng)電容104的板極，其另一板極則根據(jù)使用的存儲器技術(shù)，決定要耦合至電路接地(VSS)或共板極線(common plate line)。
如上所述的部分動態(tài)隨機存取存儲器陣列100，當(dāng)字符線為“高準(zhǔn)位”，亦即為進(jìn)行“讀”、“寫”、“存取”或“更新”動作時，標(biāo)為BLB的位線作為標(biāo)為BL的位線輸入感測放大器時的參考。若動態(tài)隨機存取存儲器陣列100亦使用共用感測放大器結(jié)構(gòu)，標(biāo)為BL1與標(biāo)為BLB1的位線會由陣列一邊的感測放大器感測，標(biāo)為BL2與標(biāo)為BLB2的位線會由陣列另一邊的感測放大器感測。
參照圖2，為典型公知具有折迭位線結(jié)構(gòu)的共用感測放大器動態(tài)隨機存取存儲器陣列200一部分，其利用相鄰位線作為該感測放大器的參考輸入，該位線通過相應(yīng)存取晶體管102(圖1)，連接至存儲器單元電容104。
動態(tài)隨機存取存儲器陣列200一部分顯示了二行感測放大器2020及2021。兩對隔離晶體管作為簡單開關(guān)，與各個感測放大器互相連接，其中分組2040與2041的隔離晶體管連接感測放大器2020；分組2042與2043的隔離晶體管連接感測放大器2021。示例中的一對互補性位線206與210以實線表示，通過分組2040與2042中的隔離晶體管，選擇性地耦合至右側(cè)的感測放大器2020及2021中。相應(yīng)地，示例的一對互補性位線208與212以虛線表示，通過分組2041與2043中的隔離晶體管，選擇性地耦合至左側(cè)的感測放大器2020及2021中。
為方便說明，此處假設(shè)位于中央次陣列的字符線(圖中未示出)被啟動。公知組態(tài)中，隔離晶體管利用相鄰位線作為參考，輸入感測放大器，該位線連接至存儲器單元電容。因此在操作中，例如，隔離晶體管2040用以斷開感測放大器2020與互補性位線206的連結(jié)，同樣地，隔離晶體管2043用以斷開感測放大器2021與互補性位線212的連結(jié)。舉例而言，當(dāng)隔離晶體管2042將感測放大器2021耦合至位線210時，隔離晶體管2041將感測放大器2020耦合至位線208。
參照圖3，為根據(jù)本發(fā)明一實施例的動態(tài)隨機存取存儲器陣列結(jié)構(gòu)300的一部分。該部分結(jié)合了折迭位線動態(tài)隨機存取存儲器與共用感測放大器，并使用相鄰次陣列的位線作為參考位線。
動態(tài)隨機存取存儲器陣列結(jié)構(gòu)300，該部分包含與其相關(guān)的兩行共用感測放大器3020及3021。此兩對隔離晶體管亦作為簡單開關(guān)，與各個感測放大器互相連接，其中分組3040與3041的隔離晶體管連接感測放大器3020；分組3042與3043的隔離晶體管連接感測放大器3021。示例中的一對互補性位線306與310以實線表示，通過分組3040與3042中的隔離晶體管，選擇性地耦合至右側(cè)的感測放大器3020及3021中右手邊的感測放大器。相應(yīng)地，示例中的一對互補性位線308與312以虛線表示，通過分組3041與3043中的隔離晶體管，選擇性地耦合至左側(cè)的感測放大器3020及3021中。
根據(jù)本發(fā)明，動態(tài)隨機存取存儲器陣列結(jié)構(gòu)是利用折迭位線結(jié)構(gòu)與共用感測放大器，其中共用感測放大器使用相鄰次陣列中位線作為參考位線。如上所述，假設(shè)位于中央次陣列的字符線(圖中未示出)被啟動，只有位于在中央次陣列中感測放大器3020及3021之間的間隔的(每第二個)位線會被驅(qū)動。同時只有位于二行感測放大器3020及3021側(cè)邊的其它二個次陣列中的每第四個位線會被驅(qū)動，既然在主動次陣列中相鄰位線不會被驅(qū)動，很明顯的，相鄰位線對位線耦合效應(yīng)，即不存在于本發(fā)明在此提出的具有屏蔽位線結(jié)構(gòu)的動態(tài)隨機存取存儲器陣列之中。
現(xiàn)還參照圖4，為根據(jù)本發(fā)明另一實施例的動態(tài)隨機存取存儲器陣列結(jié)構(gòu)400一部分。當(dāng)感測放大器群具有圖3中半數(shù)感測放大器402時，本發(fā)明可免除圖3實施例中可能需要虛末端陣列的需求。如上所述，二對隔離晶體管在此亦作為簡單開關(guān)，與各個感測放大器402互相連接，且分組為4040與4041。亦如上所述，一對示范互補性位線406與408分別通過分組4040與4041中的隔離晶體管，各自選擇性地可耦合至感測放大器402中之一個。在此特征中，主動位線由實線表示，相應(yīng)屏蔽位線則由虛線表示。
本發(fā)明的此實施例中，動態(tài)隨機存取存儲器陣列結(jié)構(gòu)400允許所有位線連接至感測放大器402，因此當(dāng)圖3中實施例所需感測放大器群數(shù)目，為次陣列數(shù)目減去一，且當(dāng)有位線時，各感測放大器群為感測放大器302數(shù)目的四分之一，感測放大器402的數(shù)目是次陣列數(shù)目的一半。
本發(fā)明的原理如上所述，結(jié)合特殊動態(tài)隨機存取存儲器陣列結(jié)構(gòu)，且應(yīng)予明確的是前文所述僅為一范例，并不用以限制本發(fā)明的范圍。尤其所屬技術(shù)領(lǐng)域的技術(shù)人員可從前面敘述的披露講授，再推知其它變異型式，此變異型式可能引入本身已知的其它特征，以代替或額外加上此處已描述的特征。雖然本申請案中已闡明權(quán)利要求為諸項特征的獨特結(jié)合，在此披露的范圍亦包含任何新穎性特征或任何特征的新穎性結(jié)合，其相關(guān)于本發(fā)明的權(quán)利要求的聲明，或是可減輕本發(fā)明面臨的任何或所有相同技術(shù)問題者，無論是明確地或不明確地，或是其它綜合或變異，對于所屬技術(shù)領(lǐng)域的技術(shù)人員皆屬可輕易推及。在此申請案或其它衍生相關(guān)申請案的申請過程中，申請人在此保留提出關(guān)于已披露特征及/或此特征結(jié)合的新權(quán)利要求的權(quán)利。
在此使用的字詞“包含”皆是用以涵蓋非封閉的包含事物，譬如包含某些元件描述的過程、方法、物品或裝置，并不限于僅必需包含這些元件，亦可包含其它不特意描述或固有之元件。本發(fā)明并無描述指示任何特定組件、步驟或功能為必要元件，或須包含于權(quán)利要求及得到專利權(quán)之權(quán)利要求定義之標(biāo)的范圍。
權(quán)利要求
1.一種結(jié)合存儲器陣列的集成電路裝置，該存儲器陣列包含至少二個次陣列的存儲器單元，其特征是其包含至少一個感測放大器，選擇性地可耦合至第一對互補性位線，其位于該次陣列的第一次陣列之中，并可耦合至第二對互補性位線，其位于該次陣列的第二次陣列之中，該第一對互補性位線其中之一為選擇性地作為該第二對互補性位線的參考線。
2.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征是該第一次陣列為非主動陣列，而該第二次陣列為主動陣列。
3.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征是該感測放大器通過隔離晶體管選擇性地可耦合至該第一及該第二對互補性位線。
4.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征是該第一與該第二對互補性位線各包含平行的BL位線和/BL互補位線。
5.根據(jù)權(quán)利要求4所述的集成電路裝置，其特征是該第一對互補性位線包含BL位線，且該第二對互補性位線包含/BL互補位線。
6.根據(jù)權(quán)利要求4所述的集成電路裝置，其特征是該第一對互補性位線包含/BL互補位線，且該第二對互補性位線包含BL位線。
7.一種結(jié)合存儲器陣列的集成電路裝置，該存儲器陣列包含至少N個次陣列的存儲器單元，其中N大于1，其特征是包含多個具折迭位線結(jié)構(gòu)的共用感測放大器，包含第一對互補性位線，位于該N個次陣列的主動次陣列中；以及第二對互補性位線，位于該N個次陣列的非主動次陣列中；第一及第二對隔離晶體管，用以選擇性地耦合各該共用感測放大器至該第一及第二對互補性位線，該隔離晶體管用以耦合各該感測放大器，以便該第二對互補性位線作為該第一對互補性位線的參考。
8.根據(jù)權(quán)利要求7所述的集成電路裝置，其特征是該第一與該第二對互補性位線各包含平行的BL位線和/BL互補位線。
9.根據(jù)權(quán)利要求8所述的集成電路裝置，其特征是該第一對互補性位線包含BL位線，且該第二對互補性位線包含/BL互補位線。
10.根據(jù)權(quán)利要求8所述的集成電路裝置，其特征是該第一對互補性位線包含/BL互補位線，且該第二對互補性位線包含BL位線。
11.一種結(jié)合存儲器陣列的集成電路裝置，該存儲器陣列包含多個次陣列的存儲器單元，其特征是包含第一及第二行感測放大器；以及第一及第二對互補性位線，于該第一及第二行中，可耦合至各該感測放大器，該第一對互補性位線可耦合至該第一行感測放大器，該第二對互補性位線可耦合至該第二行感測放大器，該第一對互補性位線與該第二對互補性位線交錯，該存儲器陣列用以驅(qū)動主動次陣列中的該位線的各第二位線，該主動次陣列位于該次數(shù)列之中，且驅(qū)動非主動次陣列中之該位線的各第四位線，該非主動次陣列位于該次陣列之中。
12.根據(jù)權(quán)利要求11所述的集成電路裝置，其特征是各該第一與該第二對互補性位線包含平行的BL位線和/BL互補位線。
13.一種用以提供參考予存儲器單元的折迭位線陣列和共用感測放大器的方法，其特征是包含于該存儲器單元的選用次陣列中插入字符線，以耦合一個該存儲器單元至相連位線，該相連位線耦合至一個該感測放大器；以及利用另一位線，作為該相連位線的參考，該另一位線也耦合至相鄰次陣列中的一個該感測放大器。
14.一種用以提供參考予集成電路裝置折迭位線與共用感測放大器存儲器的方法，其特征是包含于該存儲器主動次陣列中，驅(qū)動間隔的互補性位線；以及于該存儲器相鄰非主動次陣列中，驅(qū)動每第四個互補性位線。
全文摘要
一種用于動態(tài)隨機存取存儲器和結(jié)合嵌入式動態(tài)隨機存取存儲器的集成電路裝置的屏蔽位線結(jié)構(gòu)。其包含共用感測放大器與折迭位線陣列，從相鄰非主動次陣列中使用位線作為主動陣列位線的參考。
文檔編號G11C11/4094GK1933020SQ20061012774
公開日2007年3月21日 申請日期2006年9月1日 優(yōu)先權(quán)日2005年9月12日
發(fā)明者道格拉斯·布萊恩·巴特勒 申請人:茂德科技股份有限公司(新加坡子公司)