專利名稱：半導(dǎo)體存儲(chǔ)器系統(tǒng)、芯片和屏蔽該芯片中的寫數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器系統(tǒng)、半導(dǎo)體存儲(chǔ)器芯片，以及屏蔽寫數(shù)據(jù)信號(hào)的方法，以及更具體地說，涉及根據(jù)預(yù)定協(xié)議，存儲(chǔ)器系統(tǒng)和存儲(chǔ)器芯片適合于以信號(hào)幀的形式，串行傳送和接收數(shù)據(jù)、命令和地址信號(hào)流的配置。
背景技術(shù)：
在傳統(tǒng)的諸如SDR、DDR1-3之類的半導(dǎo)體存儲(chǔ)器系統(tǒng)和芯片中，與DRAM的寫屏蔽信息一起，并行傳送DRAM寫數(shù)據(jù)。后者傳送到存儲(chǔ)器陣列。數(shù)據(jù)屏蔽信息屏蔽一個(gè)直接不被寫入。
在未來的半導(dǎo)體存儲(chǔ)器系統(tǒng)中，例如，DRAM存儲(chǔ)器系統(tǒng)和存儲(chǔ)器芯片，將以非常高的頻率傳送數(shù)據(jù)。以串行的方式，基于幀傳送寫和讀數(shù)據(jù)。在數(shù)據(jù)能寫入存儲(chǔ)磁心(memory core)前，數(shù)據(jù)將存儲(chǔ)在中間數(shù)據(jù)緩沖器中。
在半導(dǎo)體存儲(chǔ)器系統(tǒng)和半導(dǎo)體存儲(chǔ)器芯片中執(zhí)行寫數(shù)據(jù)屏蔽的幾種可能方法的研究和論述包括以信號(hào)幀的形式串行傳輸數(shù)據(jù)、命令和地址信號(hào)流。如果根據(jù)一個(gè)可能的方法，以不同于它們的數(shù)據(jù)屏蔽的幀傳送寫數(shù)據(jù)并由單獨(dú)的命令啟動(dòng)以及在由它們自己的命令啟動(dòng)的不同時(shí)間點(diǎn)發(fā)送寫屏蔽信息，在兩個(gè)中間數(shù)據(jù)緩沖器均傳送到存儲(chǔ)磁心前，產(chǎn)生需要該兩個(gè)中間數(shù)據(jù)緩沖器的問題，一個(gè)用于中間存儲(chǔ)寫數(shù)據(jù)，以及一個(gè)用于中間存儲(chǔ)寫數(shù)據(jù)屏蔽位。同時(shí)，該解決方案需要用于兩個(gè)中間數(shù)據(jù)緩沖器的單獨(dú)控制路徑，使設(shè)計(jì)復(fù)雜。
需要一種半導(dǎo)體存儲(chǔ)器系統(tǒng)、半導(dǎo)體存儲(chǔ)器芯片以及屏蔽寫數(shù)據(jù)的方法，其中，半導(dǎo)體存儲(chǔ)器芯片需要用于中間存儲(chǔ)寫數(shù)據(jù)和相關(guān)屏蔽位的一個(gè)緩沖器和一個(gè)控制路徑，以便簡化存儲(chǔ)器芯片內(nèi)期望的存儲(chǔ)器芯片設(shè)計(jì)和控制方案。

發(fā)明內(nèi)容
在第一示例性實(shí)施例中，具有存儲(chǔ)器控制器單元和至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片的半導(dǎo)體存儲(chǔ)器系統(tǒng)包括發(fā)射和接收接口部分，用于分別經(jīng)相應(yīng)數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從存儲(chǔ)器控制器和/或向/從另一相同存儲(chǔ)器芯片串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流。該預(yù)定協(xié)議和半導(dǎo)體存儲(chǔ)器系統(tǒng)適合于傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的各自相關(guān)寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位。該至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心、幀解碼器，配置為存儲(chǔ)磁心和接收接口部分間的接口，用于解碼從后者接收的幀信號(hào)，以及中間數(shù)據(jù)緩沖器，用于中間存儲(chǔ)由幀解碼器解碼和從之接收的寫數(shù)據(jù)，以并行傳送到存儲(chǔ)磁心。幀解碼器解碼寫數(shù)據(jù)屏蔽位以及將寫數(shù)據(jù)屏蔽位與在中間數(shù)據(jù)緩沖器中中間存儲(chǔ)的相關(guān)寫數(shù)據(jù)并行和同步地傳送到存儲(chǔ)磁心。
在第二示例性實(shí)施例中，具有存儲(chǔ)器控制器單元和至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片的半導(dǎo)體存儲(chǔ)器系統(tǒng)包括發(fā)射和接收接口部分，用于分別經(jīng)相應(yīng)的數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從存儲(chǔ)器控制器和/或向/從另一相同存儲(chǔ)器芯片串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流。該預(yù)定協(xié)議和半導(dǎo)體存儲(chǔ)器系統(tǒng)傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的各自相關(guān)寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位。至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心、幀解碼器，配置為存儲(chǔ)磁心和接收接口部分間的接口，用于解碼從后者接收的幀信號(hào)，以及中間數(shù)據(jù)緩沖器，具有寫數(shù)據(jù)存儲(chǔ)部分和屏蔽位存儲(chǔ)部分，用于組合地中間存儲(chǔ)由幀解碼器解碼并從之接收的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位。中間數(shù)據(jù)緩沖器將在中間數(shù)據(jù)緩沖器中一起中間存儲(chǔ)的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位同步且并行地傳送到存儲(chǔ)磁心。
在根據(jù)第一示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器系統(tǒng)中，寫數(shù)據(jù)屏蔽位例如被包括并在由幀解碼器解碼的“寫入磁心”命令幀內(nèi)從接收接口部分傳送到幀解碼器以便指示中間數(shù)據(jù)緩沖器傳送中間存儲(chǔ)的寫數(shù)據(jù)以及指示幀解碼器向存儲(chǔ)磁心并行傳送相關(guān)寫數(shù)據(jù)屏蔽位。
在根據(jù)第二示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器系統(tǒng)中，寫數(shù)據(jù)屏蔽位例如被包括并在至少一個(gè)寫數(shù)據(jù)幀內(nèi)從接收接口部分傳送到幀解碼器。幀解碼器將與各個(gè)寫數(shù)據(jù)單元并行和關(guān)聯(lián)的寫數(shù)據(jù)屏蔽位的每一位傳送到中間數(shù)據(jù)緩沖器并中間存儲(chǔ)在中間數(shù)據(jù)緩沖器中。
在本發(fā)明的另一方面中，根據(jù)第一示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器芯片包括發(fā)射和接收接口部分，用于分別經(jīng)相應(yīng)的數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從存儲(chǔ)器控制器和/或向/從另一相同存儲(chǔ)器芯片串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流。該預(yù)定協(xié)議和半導(dǎo)體存儲(chǔ)器系統(tǒng)芯片傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的各自相關(guān)寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位。半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心、幀解碼器，配置為存儲(chǔ)磁心和接收接口部分間的接口，用于解碼從后者接收的幀信號(hào)，以及中間數(shù)據(jù)緩沖器，用于中間存儲(chǔ)由幀解碼器解碼和從之接收的寫數(shù)據(jù)，以并行傳送到存儲(chǔ)磁心。幀解碼器解碼寫數(shù)據(jù)屏蔽位以及將寫數(shù)據(jù)屏蔽位與在中間數(shù)據(jù)緩沖器中中間存儲(chǔ)的相關(guān)寫數(shù)據(jù)并行和同步地傳送到存儲(chǔ)磁心。
在本發(fā)明的另一方面中，根據(jù)第二示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器芯片包括發(fā)射和接收接口部分，用于分別經(jīng)各自的數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從存儲(chǔ)器控制器和/或向/從另一相同存儲(chǔ)器芯片串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流。該預(yù)定協(xié)議和半導(dǎo)體存儲(chǔ)器系統(tǒng)傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的各自相關(guān)寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位。該至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心、幀解碼器，配置為存儲(chǔ)磁心和接收接口部分間的接口，用于解碼從后者接收的幀信號(hào)，以及中間數(shù)據(jù)緩沖器，具有寫數(shù)據(jù)存儲(chǔ)部分和屏蔽位存儲(chǔ)部分，用于組合地中間存儲(chǔ)幀解碼器解碼和從之接收的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位。中間數(shù)據(jù)緩沖器將在中間數(shù)據(jù)緩沖器中一起中間存儲(chǔ)的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位同步且并行地傳送到存儲(chǔ)磁心。
在根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)器芯片中，寫數(shù)據(jù)屏蔽位被包括并在由幀解碼器解碼的“寫入磁心”命令內(nèi)從接收接口部分傳送到幀解碼器以便指示中間數(shù)據(jù)緩沖器傳送中間存儲(chǔ)的寫數(shù)據(jù)以及指示幀解碼器將相關(guān)寫數(shù)據(jù)屏蔽位并行地傳送到存儲(chǔ)磁心。在根據(jù)第二示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器芯片中，在至少一個(gè)寫數(shù)據(jù)幀內(nèi)，寫數(shù)據(jù)屏蔽位被包括并從接收接口部分傳送到幀解碼器，以及幀解碼器適合于與各個(gè)寫數(shù)據(jù)單元并行和關(guān)聯(lián)的寫數(shù)據(jù)屏蔽位的每一位傳送到中間數(shù)據(jù)緩沖器并中間存儲(chǔ)在中間數(shù)據(jù)緩沖器中。
在上文的本半導(dǎo)體存儲(chǔ)器系統(tǒng)和半導(dǎo)體存儲(chǔ)器芯片中，每一寫數(shù)據(jù)屏蔽位被提供用于屏蔽一字節(jié)的寫數(shù)據(jù)，即，一個(gè)寫數(shù)據(jù)單元包括一字節(jié)。
一種通過寫數(shù)據(jù)屏蔽位，屏蔽寫數(shù)據(jù)的方法包括根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式一個(gè)數(shù)據(jù)/命令流內(nèi)將寫數(shù)據(jù)屏蔽位和待屏蔽的分別相關(guān)聯(lián)的寫數(shù)據(jù)單元兩者密切相關(guān)和相互關(guān)聯(lián)地串行傳送到半導(dǎo)體存儲(chǔ)器芯片，通過幀解碼器解碼寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位的幀，將所解碼的寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位同步和并行地傳送到存儲(chǔ)磁心，通過所傳送的一個(gè)相關(guān)寫數(shù)據(jù)屏蔽位，屏蔽存儲(chǔ)磁心中的寫數(shù)據(jù)的相應(yīng)單元。半導(dǎo)體存儲(chǔ)器芯片包括存儲(chǔ)磁心和幀解碼器。
根據(jù)第一示例性實(shí)施例，在通過將解碼的寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位并行傳送到存儲(chǔ)磁心從而傳送寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位之前，中間存儲(chǔ)由幀解碼器解碼的寫數(shù)據(jù)單元。
可替換地，在第二示例性實(shí)施例中，屏蔽方法不僅中間存儲(chǔ)寫數(shù)據(jù)單元，而且與分別解碼的寫數(shù)據(jù)單元相關(guān)聯(lián)地中間存儲(chǔ)每個(gè)解碼的寫數(shù)據(jù)屏蔽位。
與公共同步時(shí)鐘信號(hào)同步地執(zhí)行本發(fā)明的屏蔽方法的解碼和傳送。
同步時(shí)鐘信號(hào)優(yōu)選是幀時(shí)鐘信號(hào)?？商鎿Q地，屏蔽方法的解碼和傳送使用具有比幀時(shí)鐘信號(hào)更高頻率的同步時(shí)鐘信號(hào)，但與幀時(shí)鐘信號(hào)相位對(duì)齊。
半導(dǎo)體存儲(chǔ)器系統(tǒng)、存儲(chǔ)器芯片和屏蔽方法將寫數(shù)據(jù)單元和相關(guān)數(shù)據(jù)屏蔽位結(jié)合成一個(gè)數(shù)據(jù)流，以便相對(duì)應(yīng)的相關(guān)數(shù)據(jù)屏蔽接近其數(shù)據(jù)單元(數(shù)據(jù)字節(jié))。用這種方法，能串并轉(zhuǎn)換寫數(shù)據(jù)流，以及需要更少控制。中間數(shù)據(jù)緩沖器可以是組合的寫數(shù)據(jù)和寫數(shù)據(jù)屏蔽緩沖器。例如，以相鄰關(guān)系，密切相關(guān)地包含寫數(shù)據(jù)和屏蔽位從而能一起處理兩者的幀協(xié)議導(dǎo)致寫數(shù)據(jù)路徑的更容易實(shí)現(xiàn)。
半導(dǎo)體存儲(chǔ)器系統(tǒng)、存儲(chǔ)器芯片和屏蔽方法的其他和另外的特征和方面從下述說明書將更顯而易見。


包含在說明書中并構(gòu)成說明書的一部分的

半導(dǎo)體存儲(chǔ)器系統(tǒng)、存儲(chǔ)器芯片和屏蔽方法的示例性實(shí)施例，以及結(jié)合上面給出的概述以及下文給出的詳細(xì)描述，用來解釋本發(fā)明的原理。即使本半導(dǎo)體存儲(chǔ)器系統(tǒng)和屏蔽方法主要針對(duì)DRAM存儲(chǔ)器芯片的使用，本發(fā)明的原理能同樣地應(yīng)用于使用除DRAM芯片外的半導(dǎo)體存儲(chǔ)器芯片的半導(dǎo)體存儲(chǔ)器系統(tǒng)和屏蔽方法。
圖1示意性地描述半導(dǎo)體存儲(chǔ)器芯片內(nèi)形成和包括寫數(shù)據(jù)/命令接收和解碼路徑的主要組件的部分的功能框圖。
圖2A-2E示意性地描述了根據(jù)本半導(dǎo)體存儲(chǔ)器系統(tǒng)、存儲(chǔ)器芯片和屏蔽方法的第一示例性實(shí)施例，順序地傳送和在中間數(shù)據(jù)緩沖器中中間存儲(chǔ)寫數(shù)據(jù)單元的過程(圖2A-2D)以及將中間存儲(chǔ)的寫數(shù)據(jù)單元與從“寫入磁心”命令幀解碼的數(shù)據(jù)屏蔽位一起，并行傳送到存儲(chǔ)磁心的過程(圖2E)。
圖3A-3E示意性地描述了根據(jù)本半導(dǎo)體存儲(chǔ)器系統(tǒng)、存儲(chǔ)器芯片和屏蔽方法的第二示例性實(shí)施例，與相關(guān)寫數(shù)據(jù)屏蔽位一起，傳送寫數(shù)據(jù)單元并中間存儲(chǔ)在中間數(shù)據(jù)緩沖器中，以及通過“寫入磁心”命令，并行傳送寫數(shù)據(jù)單元和寫數(shù)據(jù)屏蔽位到存儲(chǔ)磁心。
具體實(shí)施例方式
圖1示意性地描述形成存儲(chǔ)器磁心CORE和由半導(dǎo)體存儲(chǔ)器芯片的抗扭斜(deskew)DESK單元符號(hào)化的接收接口部分之間的接口的寫數(shù)據(jù)/命令接收和解碼部分的一部分，該半導(dǎo)體存儲(chǔ)器芯片包括發(fā)射接口部分(未示出)和接收接口部分DESK，用于經(jīng)各自的數(shù)據(jù)、命令和地址信號(hào)線(未示出)，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式分別向/從自存儲(chǔ)器控制器(未示出)和/或向/從另一同樣的存儲(chǔ)器芯片(未示出)串行地發(fā)射和接收數(shù)據(jù)、命令和地址信號(hào)流。該預(yù)定協(xié)議和存儲(chǔ)器芯片傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的各個(gè)相關(guān)寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位。
在接收接口部分DESK和存儲(chǔ)磁心CORE之間，形成寫數(shù)據(jù)/命令接收和解碼部分的電路部分包括為解碼從接收接口部分DESK所接收的幀信號(hào)而配置的幀解碼器FD和為中間存儲(chǔ)由幀解碼器FD解碼和從之接收的寫數(shù)據(jù)單元而配置的中間數(shù)據(jù)緩沖器IDB。將在中間數(shù)據(jù)緩沖器IDB中中間存儲(chǔ)的寫數(shù)據(jù)單元并行地傳送到存儲(chǔ)磁心CORE。
根據(jù)本半導(dǎo)體存儲(chǔ)器芯片的第一示例性實(shí)施例，幀解碼器FD解碼從在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的相關(guān)寫數(shù)據(jù)單元附近的接收接口部分DESK傳送的寫數(shù)據(jù)屏蔽位DM以及并行并與在中間數(shù)據(jù)緩沖器IDB中中間存儲(chǔ)的相關(guān)寫數(shù)據(jù)單元同步地，將寫數(shù)據(jù)屏蔽位DM傳送到存儲(chǔ)磁心CORE。即，根據(jù)本實(shí)施例，IDB中間存儲(chǔ)從幀解碼器FD所解碼并順序傳送的寫數(shù)據(jù)單元。幀解碼器FD接收在命令幀“寫入磁心”內(nèi)的寫數(shù)據(jù)屏蔽位DM，允許IDB傳送中間存儲(chǔ)的寫數(shù)據(jù)單元。與從IDB到CORE的寫數(shù)據(jù)單元的傳送并行和同步地，F(xiàn)D傳送寫數(shù)據(jù)屏蔽位DM。在圖1中，根據(jù)第一示例性實(shí)施例，用于將寫數(shù)據(jù)屏蔽位從FD傳送到CORE的路徑表示為“DM”并用虛線畫出。通過同步時(shí)鐘信號(hào)，例如幀時(shí)鐘信號(hào)fr_clk，但也可以是具有比幀時(shí)鐘信號(hào)更高的頻率的同步時(shí)鐘信號(hào)，但相位與幀時(shí)鐘信號(hào)對(duì)齊，使FD、IDB的操作以及寫數(shù)據(jù)單元和寫數(shù)據(jù)屏蔽位DM中的每一個(gè)的傳送同步。
圖2A-2E示意性地描述根據(jù)本半導(dǎo)體存儲(chǔ)器芯片和本屏蔽方法的第一示例性實(shí)施例，將包括在第一至第四數(shù)據(jù)幀中的四個(gè)寫數(shù)據(jù)單元，從FD到IDB的順序傳送(過程步驟1-4，圖2A-2D)，以及將中間存儲(chǔ)的四個(gè)寫數(shù)據(jù)單元從IDB到CORE的傳送(圖2E)，以及相關(guān)寫數(shù)據(jù)屏蔽位從FD到CORE的并行和同步傳送。這些動(dòng)作通過同步幀時(shí)鐘信號(hào)fr_clk同步。
可替換地，圖3A-3E示意性地描述了在中間數(shù)據(jù)緩沖器IDB內(nèi)中間存儲(chǔ)從幀解碼器FD解碼和傳送的第一至第三寫數(shù)據(jù)單元和數(shù)據(jù)屏蔽位(過程步驟1-4，圖3A-3D)，以及與同步幀時(shí)鐘信號(hào)fr_clk同步，中間存儲(chǔ)的寫數(shù)據(jù)單元和中間存儲(chǔ)的數(shù)據(jù)屏蔽位DM從IDB到CORE的并行傳送(圖3E)。即，IDB包括用于存儲(chǔ)寫數(shù)據(jù)單元的寫數(shù)據(jù)存儲(chǔ)部分和用于存儲(chǔ)數(shù)據(jù)屏蔽位DM的屏蔽位存儲(chǔ)部分。
與圖2E所述的過程步驟相同，通過由幀解碼器FD解碼的命令“寫入磁心”，使能或啟動(dòng)圖3E所示的過程步驟。
上述第一和第二示例性實(shí)施例和屏蔽方法的相應(yīng)的第一和第二示例性實(shí)施例的先決條件是，串行傳送和接收以信號(hào)幀形式的數(shù)據(jù)、命令和地址信號(hào)流所基于的預(yù)定協(xié)議以及使用半導(dǎo)體存儲(chǔ)器芯片的當(dāng)前第一和第二示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器系統(tǒng)傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的分別相關(guān)的寫數(shù)據(jù)單元鄰近的寫數(shù)據(jù)屏蔽位。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器系統(tǒng)能包括至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片和存儲(chǔ)器控制單元。
根據(jù)本發(fā)明，通過寫數(shù)據(jù)屏蔽位屏蔽寫數(shù)據(jù)的方法包括根據(jù)預(yù)定協(xié)議，以數(shù)據(jù)幀的的形式密切相關(guān)和相互關(guān)聯(lián)地將一個(gè)數(shù)據(jù)/命令流內(nèi)的寫數(shù)據(jù)屏蔽位和待屏蔽的各自相關(guān)的寫數(shù)據(jù)單元兩者傳送到半導(dǎo)體存儲(chǔ)器芯片；通過幀解碼器，解碼寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位的幀；將解碼的寫數(shù)據(jù)單元和相關(guān)的寫數(shù)據(jù)屏蔽位同步和并行地傳送到存儲(chǔ)磁心；以及由所傳送的一個(gè)相關(guān)寫數(shù)據(jù)屏蔽位屏蔽存儲(chǔ)磁心中的寫數(shù)據(jù)的相應(yīng)單元。半導(dǎo)體存儲(chǔ)器芯片至少包括存儲(chǔ)磁心和幀解碼器。
盡管參考其具體實(shí)施例已經(jīng)詳細(xì)地描述了本發(fā)明，但是對(duì)本領(lǐng)域的技術(shù)人員來說，在不背離其精神和范圍的情況下，可以做出各種改變和改進(jìn)。例如，一些或全部主題可以體現(xiàn)為軟件、硬件或其組合。因此，本發(fā)明意圖覆蓋本發(fā)明的改進(jìn)和改變，假定它們落在附加權(quán)利要求和它們的等效的范圍內(nèi)的話。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器系統(tǒng)，包括存儲(chǔ)器控制器單元；以及至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片，所述至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片包括發(fā)射和接收接口部分，用于分別經(jīng)各自的數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從所述存儲(chǔ)器控制器單元和/或向/從另一相同存儲(chǔ)器芯片串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流，所述預(yù)定協(xié)議和所述半導(dǎo)體存儲(chǔ)器系統(tǒng)傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的各個(gè)相關(guān)寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位，所述至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心；幀解碼器，配置為所述存儲(chǔ)磁心和所述接收接口部分間的接口，用于解碼從所述接收接口部分接收的幀信號(hào)；以及中間數(shù)據(jù)緩沖器，用于中間存儲(chǔ)由所述幀解碼器解碼并從中接收的寫數(shù)據(jù)，以并行傳送到存儲(chǔ)磁心，所述幀解碼器解碼寫數(shù)據(jù)屏蔽位以及將寫數(shù)據(jù)屏蔽位與在所述中間數(shù)據(jù)緩沖器中中間存儲(chǔ)的相關(guān)寫數(shù)據(jù)并行和同步地傳送到所述存儲(chǔ)磁心。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其中，每一寫數(shù)據(jù)屏蔽位屏蔽寫數(shù)據(jù)的一個(gè)字節(jié)。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其中，在由所述幀解碼器解碼的“寫入磁心”命令幀內(nèi)，寫數(shù)據(jù)屏蔽位被包括并從所述接收接口部分傳送到所述幀解碼器以便指示所述中間數(shù)據(jù)緩沖器傳送中間存儲(chǔ)的寫數(shù)據(jù)以及指示所述幀解碼器將相關(guān)寫數(shù)據(jù)屏蔽位并行地傳送到存儲(chǔ)磁心。
4.一種半導(dǎo)體存儲(chǔ)器系統(tǒng)，包括存儲(chǔ)器控制器單元；以及至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片，所述至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片包括發(fā)射和接收接口部分，用于分別經(jīng)各自的數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從所述存儲(chǔ)器控制器單元和/或向/從另一相同存儲(chǔ)器芯片的串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流，所述預(yù)定協(xié)議和所述半導(dǎo)體存儲(chǔ)器系統(tǒng)傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的分別相關(guān)的寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位，所述至少一個(gè)半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心；幀解碼器，配置為所述存儲(chǔ)磁心和所述接收接口部分間的接口，用于解碼從所述接收接口部分接收的幀信號(hào)；以及中間數(shù)據(jù)緩沖器，具有寫數(shù)據(jù)存儲(chǔ)部分和屏蔽位存儲(chǔ)部分，用于組合地中間存儲(chǔ)幀解碼器解碼和從中接收的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位，中間數(shù)據(jù)緩沖器將在所述中間數(shù)據(jù)緩沖器中一起中間存儲(chǔ)的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位同步且并行地傳送到存儲(chǔ)磁心。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其中，在至少一個(gè)寫數(shù)據(jù)幀內(nèi)，寫數(shù)據(jù)屏蔽位被包括并從所述接收接口部分傳送到所述幀解碼器，以及所述幀解碼器將寫數(shù)據(jù)屏蔽位的每一位與各自寫數(shù)據(jù)單元并行和關(guān)聯(lián)地傳送到所述中間數(shù)據(jù)緩沖器并中間存儲(chǔ)在所述中間數(shù)據(jù)緩沖器中。
6.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其中，每一寫數(shù)據(jù)屏蔽位屏蔽一字節(jié)的寫數(shù)據(jù)。
7.一種半導(dǎo)體存儲(chǔ)器芯片，包括發(fā)射和接收接口部分，用于分別經(jīng)各自的數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從一個(gè)存儲(chǔ)器控制器和/或向/從另一相同存儲(chǔ)器芯片的串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流，所述預(yù)定協(xié)議和所述半導(dǎo)體存儲(chǔ)器芯片傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的分別相關(guān)的寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位，所述半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心；幀解碼器，配置為所述存儲(chǔ)磁心和所述接收接口部分間的接口，用于解碼從所述接收接口部分接收的幀信號(hào)；以及中間數(shù)據(jù)緩沖器，用于中間存儲(chǔ)由所述幀解碼器解碼和從中接收的寫數(shù)據(jù)，以并行傳送到存儲(chǔ)磁心，所述幀解碼器解碼寫數(shù)據(jù)屏蔽位以及將寫數(shù)據(jù)屏蔽位與在所述中間數(shù)據(jù)緩沖器中中間存儲(chǔ)的相關(guān)寫數(shù)據(jù)并行和同步地傳送到所述存儲(chǔ)磁心。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器芯片，其中，每一寫數(shù)據(jù)屏蔽位屏蔽寫數(shù)據(jù)的一個(gè)字節(jié)。
9.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器芯片，其中，在由所述幀解碼器解碼的“寫入磁心”命令幀內(nèi)，寫數(shù)據(jù)屏蔽位被包括并從所述接收接口部分傳送到所述幀解碼器以便指示所述中間數(shù)據(jù)緩沖器傳送中間存儲(chǔ)的寫數(shù)據(jù)以及指示所述幀解碼器將相關(guān)寫數(shù)據(jù)屏蔽位并行地傳送到存儲(chǔ)磁心。
10.一種半導(dǎo)體存儲(chǔ)器芯片，包括發(fā)射和接收接口部分，用于分別經(jīng)各自的數(shù)據(jù)、命令和地址信號(hào)線，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式向/從一個(gè)存儲(chǔ)器控制器和/或向/從另一相同存儲(chǔ)器芯片串行地傳送/接收數(shù)據(jù)、命令和地址信號(hào)流，所述預(yù)定協(xié)議和所述半導(dǎo)體存儲(chǔ)器芯片傳送在一個(gè)寫數(shù)據(jù)/命令流內(nèi)的分別相關(guān)的寫數(shù)據(jù)單元附近的寫數(shù)據(jù)屏蔽位，所述半導(dǎo)體存儲(chǔ)器芯片進(jìn)一步包括存儲(chǔ)磁心；幀解碼器，配置為所述存儲(chǔ)磁心和所述接收接口部分間的接口，用于解碼從所述接收接口部分接收的幀信號(hào)；以及中間數(shù)據(jù)緩沖器，具有寫數(shù)據(jù)存儲(chǔ)部分和屏蔽位存儲(chǔ)部分，用于組合地中間存儲(chǔ)幀解碼器解碼和從中接收的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位，中間數(shù)據(jù)緩沖器將在所述中間數(shù)據(jù)緩沖器中一起中間存儲(chǔ)的寫數(shù)據(jù)和相關(guān)寫數(shù)據(jù)屏蔽位同步且并行地傳送到存儲(chǔ)磁心。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器芯片，其中，在至少一個(gè)寫數(shù)據(jù)幀內(nèi)，寫數(shù)據(jù)屏蔽位被包括并從所述接收接口部分傳送到所述幀解碼器，以及所述幀解碼器將寫數(shù)據(jù)屏蔽位的每一位與各自的寫數(shù)據(jù)單元并行和關(guān)聯(lián)地傳送到所述中間數(shù)據(jù)緩沖器并中間存儲(chǔ)在所述中間數(shù)據(jù)緩沖器中。
12.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器芯片，其中，每一寫數(shù)據(jù)屏蔽位屏蔽一字節(jié)的寫數(shù)據(jù)。
13.一種通過寫數(shù)據(jù)屏蔽位屏蔽寫數(shù)據(jù)的方法，所述方法包括根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式，密切相關(guān)和相互關(guān)聯(lián)地將一個(gè)數(shù)據(jù)/命令流內(nèi)的寫數(shù)據(jù)屏蔽位和待屏蔽的分別相關(guān)的寫數(shù)據(jù)單元串行傳送到半導(dǎo)體存儲(chǔ)器芯片，所述半導(dǎo)體存儲(chǔ)器芯片包括存儲(chǔ)磁心和幀解碼器；通過所述幀解碼器，解碼寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位的幀；將所解碼的寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位同步和并行地傳送到所述存儲(chǔ)磁心；以及通過所傳送的一個(gè)相關(guān)寫數(shù)據(jù)屏蔽位，屏蔽所述存儲(chǔ)磁心中的寫數(shù)據(jù)的相應(yīng)單元。
14.如權(quán)利要求13所述的方法，其中，通過所述幀解碼器解碼寫數(shù)據(jù)單元和相關(guān)寫數(shù)據(jù)屏蔽位的幀包括在將寫數(shù)據(jù)單元并行傳送到存儲(chǔ)磁心前，中間存儲(chǔ)由所述幀解碼器解碼的多個(gè)寫數(shù)據(jù)單元。
15.如權(quán)利要求14所述的方法，其中，所述中間存儲(chǔ)與分別解碼的寫數(shù)據(jù)單元相關(guān)聯(lián)地，中間存儲(chǔ)每個(gè)解碼的寫數(shù)據(jù)屏蔽位。
16.如權(quán)利要求13所述的方法，其中，寫數(shù)據(jù)單元包括一字節(jié)的寫數(shù)據(jù)。
17.如權(quán)利要求13所述的方法，其中，與公共同步時(shí)鐘信號(hào)同步地，分別執(zhí)行解碼和傳送。
18.如權(quán)利要求13所述的方法，其中，與幀時(shí)鐘信號(hào)同步地，分別執(zhí)行解碼和傳送。
全文摘要
在半導(dǎo)體存儲(chǔ)器系統(tǒng)、芯片和屏蔽寫數(shù)據(jù)的方法中，根據(jù)預(yù)定協(xié)議，以信號(hào)幀的形式串行地傳送數(shù)據(jù)、命令和地址信號(hào)流。半導(dǎo)體存儲(chǔ)器系統(tǒng)和預(yù)定協(xié)議適合用來在一個(gè)寫數(shù)據(jù)/命令流內(nèi)以與分別相關(guān)的寫數(shù)據(jù)單元密切相關(guān)地傳送寫數(shù)據(jù)屏蔽位。半導(dǎo)體存儲(chǔ)器芯片的接收接口和存儲(chǔ)磁心間的接口部分包括幀解碼器和中間數(shù)據(jù)緩沖器。
文檔編號(hào)G11C11/00GK1925057SQ20061012662
公開日2007年3月7日 申請(qǐng)日期2006年8月30日 優(yōu)先權(quán)日2005年8月30日
發(fā)明者P·瓦爾納, A·謝菲爾, T·海因 申請(qǐng)人:奇夢達(dá)股份公司