專利名稱：同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路與方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種同步動態(tài)隨機存取存儲器(Synchronous DynamicRandom Access Memory，以下簡稱SDRAM)的數(shù)據(jù)交換電路與方法，且特別是有關(guān)于一種應(yīng)用于光學(xué)媒體讀取裝置的同步動態(tài)隨機存取存儲器(存儲器即記憶體，以下均稱為存儲器)的數(shù)據(jù)(數(shù)據(jù)即資料，以下均稱為數(shù)據(jù))交換電路與方法。
背景技術(shù)：
請參閱圖1所示，是一種現(xiàn)有習(xí)知的SDRAM的數(shù)據(jù)交換電路的架構(gòu)方框圖。如圖中所示，現(xiàn)有習(xí)知的SDRAM的數(shù)據(jù)交換電路100，是具有數(shù)條控制線110，例如/CS、/RAS、/CAS、/WE……等，用來讓數(shù)據(jù)交換電路100傳送控制訊號至SDRAM 102。另外，現(xiàn)有習(xí)知的數(shù)據(jù)交換電路100也具有地址線120和數(shù)據(jù)線130，其中地址線120是用來讓數(shù)據(jù)交換電路100傳送地址訊號address至SDRAM 102，而數(shù)據(jù)線130則是讓數(shù)據(jù)交換電路100傳送數(shù)據(jù)至SDRAM 102。現(xiàn)有習(xí)知的數(shù)據(jù)交換電路100的數(shù)據(jù)線130，是分別對應(yīng)耦接SDRAM 102的數(shù)據(jù)接腳(Q1～Qn)。一般來說，現(xiàn)有習(xí)知的數(shù)據(jù)交換電路100的數(shù)據(jù)線130，是一對一對應(yīng)地耦接至SDRAM 102的數(shù)據(jù)接腳(Q1～Qn)上，而數(shù)據(jù)線130的個數(shù)，也就是數(shù)據(jù)交換電路的數(shù)據(jù)總線的寬度。
在目前的技術(shù)上，SDRAM的尺寸包括了×1、×2、×4、×8、×16和×32。然而因為市場供需狀況不同，往往受限于某些既定的寬度選擇，在小容量電子產(chǎn)品(如影音光碟(VCD)播放裝置)的市場尤其明顯。以16Mb的顆粒為例，目前最通用的應(yīng)該是1M×16的包裝，也就是說需要提供×16的數(shù)據(jù)總線寬度，但是對小容量電子產(chǎn)品而言，有時受限于產(chǎn)品整體的包裝而變得難以實現(xiàn)。
由此可見，上述現(xiàn)有的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗以及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路與方法，能夠改進一般現(xiàn)有的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，使其更具有實用性。經(jīng)過不斷研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路存在的缺陷，而提供一種新的同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換電路，所要解決的技術(shù)問題是使其可以用較低的數(shù)據(jù)總線寬度來傳輸更大容量的數(shù)據(jù)。
本發(fā)明的再一目的是提供一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，所要解決的技術(shù)問題是使其可以適用于小容量的電子產(chǎn)品，從而更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換電路，其中該SDRAM具有多數(shù)個數(shù)據(jù)接腳，用以接收或輸出一數(shù)據(jù)，并且該SDRAM還具有一上預(yù)定遮罩(UDQM)接腳和一下預(yù)定遮罩(LDQM)接腳，該數(shù)據(jù)交換電路包括一數(shù)據(jù)輸入電路，是通過多數(shù)個數(shù)據(jù)線對應(yīng)耦接該些數(shù)據(jù)接腳，而該些數(shù)據(jù)線的數(shù)目是小于該些數(shù)據(jù)接腳的數(shù)目，該數(shù)據(jù)輸入電路是在一預(yù)設(shè)時脈訊號的一周期內(nèi)，從該些數(shù)據(jù)接腳的一部分接收該數(shù)據(jù)的第一部分，且在該預(yù)設(shè)時脈訊號的下一周期內(nèi)，從該些數(shù)據(jù)接腳的另一部分接收該數(shù)據(jù)的第二部分；一數(shù)據(jù)輸出電路，通過該些數(shù)據(jù)線對應(yīng)耦接該些數(shù)據(jù)接腳，該數(shù)據(jù)輸出電路在該預(yù)設(shè)時脈訊號的一周期內(nèi)，輸出該數(shù)據(jù)的第一部分至該些數(shù)據(jù)接腳其中一部分，且在該預(yù)設(shè)時脈訊號的下一周期內(nèi)，輸出該數(shù)據(jù)的第二部分至該些數(shù)據(jù)接腳的另一部分；以及一遮罩訊號產(chǎn)生電路，是耦接該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳，并依據(jù)該數(shù)據(jù)輸出電路輸出/輸入該數(shù)據(jù)的第一部分或第二部分，來致能該上預(yù)定數(shù)據(jù)交換電路遮罩接腳和該下預(yù)定遮罩接腳二者其中之一。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其中所述的數(shù)據(jù)的第一部分，是該數(shù)據(jù)的低地址部分和高地址部分二者其中之一，而該數(shù)據(jù)的第二部分，則為該數(shù)據(jù)的低地址部分和高地址部分二者另一。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其中所述的數(shù)據(jù)輸入電路包括一第一D型正反器，用以接收輸入該數(shù)據(jù)交換電路的該數(shù)據(jù)的第一部分，并依據(jù)該預(yù)設(shè)時脈訊號來輸出該數(shù)據(jù)的第一部分；以及一第二D型正反器，是分別接收該第一D型正反器的輸出和輸入該數(shù)據(jù)交換電路的該數(shù)據(jù)的第二部分，并依據(jù)該預(yù)設(shè)時脈訊號來組合該數(shù)據(jù)的第一部分和第二部分以還原該數(shù)據(jù)。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其中所述的數(shù)據(jù)輸出電路包括一第三D型正反器，用以接收該數(shù)據(jù)交換電路將輸出的該數(shù)據(jù)的第二部分，并依據(jù)該預(yù)設(shè)時脈訊號來輸出該數(shù)據(jù)的第二部分；一選擇器，是分別接收該第三D型正反器的輸出和該數(shù)據(jù)交換電路將輸出的該數(shù)據(jù)的第一部分，并依據(jù)一計數(shù)訊號來決定輸出該數(shù)據(jù)的第一部分和第二部分二者其中之一；以及一第四D型正反器，是接收該選擇器的輸出，用以依據(jù)該預(yù)設(shè)時脈訊號來輸出該數(shù)據(jù)的第一部分和第二部分二者其中之一。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其中所述的數(shù)據(jù)輸出電路更包括一計數(shù)器，用以產(chǎn)生一計數(shù)訊號至該選擇器，使該選擇器決定輸出該數(shù)據(jù)的第一部分和第二部分二者其中之一。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其中所述的遮罩訊號產(chǎn)生電路包括一多工器，是接收一預(yù)定遮罩(DQM)訊號，并依據(jù)一標(biāo)志狀態(tài)來決定輸出該預(yù)定遮罩訊號至該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其是應(yīng)用于一影音光碟(VCD)播放裝置。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其是應(yīng)用于一數(shù)位視訊光碟(DVD)播放裝置。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，適用于一光學(xué)儲存媒體讀取裝置內(nèi)的該SDRAM，其中該SDRAM具有多數(shù)個數(shù)據(jù)接腳，與該光學(xué)儲存媒體讀取裝置內(nèi)的數(shù)據(jù)總線互相耦接，而該數(shù)據(jù)總線的寬度是小于該些數(shù)據(jù)接腳的數(shù)目，且該SDRAM更具有一上預(yù)定遮罩(UDQM)接腳和一下預(yù)定遮罩(LDQM)接腳，該數(shù)據(jù)交換方法包括以下步驟當(dāng)輸出該數(shù)據(jù)至該SDRAM時，致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一，并輸出該數(shù)據(jù)的第一部分至該些數(shù)據(jù)接腳其中一部分；致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者另一，并輸出該數(shù)據(jù)的第二部分至該些接腳另一部分；當(dāng)由該SDRAM接收該數(shù)據(jù)時，先從該些數(shù)據(jù)接腳其中一部分接收該數(shù)據(jù)的第一部分，再從該些數(shù)據(jù)接腳另一部分接收該數(shù)據(jù)的第二部分；以及組合該數(shù)據(jù)的第一部分和第二部分以將該數(shù)據(jù)還原。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換方法，其中所述的數(shù)據(jù)的第一部分是該數(shù)據(jù)的高位元部分和低位元部分二者其中一，而該數(shù)據(jù)的第二部分是該數(shù)據(jù)的高位元部分和低位元部分二者另一。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換方法，其更包括提供一預(yù)設(shè)時脈訊號。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換方法，其中輸出該數(shù)據(jù)至該SDRAM的步驟更包括下列步驟當(dāng)要輸出該數(shù)據(jù)至該SDRAM時，定義下一個預(yù)設(shè)時脈訊號的周期為第一個周期；在第一個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一，并輸出該數(shù)據(jù)的第一部分；在第一個周期內(nèi)栓鎖該數(shù)據(jù)的第二部分；以及在第二個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者另一，并輸出該數(shù)據(jù)的第二部分。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換方法，其中由該SDRAM接收該數(shù)據(jù)的步驟包括下列步驟當(dāng)要由該SDRAM接收該數(shù)據(jù)時，定義下一個預(yù)設(shè)時脈訊號的周期為第一個周期；在第一個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一，并接收該數(shù)據(jù)的第一部分；在第二個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者另一，并接收該數(shù)據(jù)的第二部分；以及組合該數(shù)據(jù)的第一部分和第二部分以還原該數(shù)據(jù)。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換方法，其中所述的光學(xué)儲存媒體讀取裝置包括一影音光碟(VCD)播放裝置。
前述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換方法，其中所述的光學(xué)儲存媒體讀取裝置包括一數(shù)位視訊光碟(DVD)播放裝置。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換電路，其中SDRAM具有多條數(shù)據(jù)接腳，是用來接收或輸出數(shù)據(jù)。此外，SDRAM還具有一上預(yù)定遮罩(UDQM)接腳和一下預(yù)定遮罩(LDQM)接腳，而本發(fā)明的數(shù)據(jù)交換電路包括數(shù)據(jù)輸入電路和數(shù)據(jù)輸出電路，其中數(shù)據(jù)輸入電路是通過數(shù)條數(shù)據(jù)線對應(yīng)耦接至SDRAM的數(shù)據(jù)接腳，而這些數(shù)據(jù)線的數(shù)目，小于SDRAM的數(shù)據(jù)接腳的數(shù)目。數(shù)據(jù)輸入電路是于一預(yù)設(shè)時脈訊號的其中一個周期內(nèi)，從其中一部分SDRAM的數(shù)據(jù)接腳接收數(shù)據(jù)的第一部分，然后在預(yù)設(shè)時脈訊號的下一個周期內(nèi)，從另一部分SDRAM的數(shù)據(jù)接腳接收數(shù)據(jù)的第二部分。另外，數(shù)據(jù)輸出電路也藉由數(shù)據(jù)線對應(yīng)耦接至SDRAM的數(shù)據(jù)接腳。類似地，數(shù)據(jù)輸出電路是在預(yù)設(shè)時脈訊號的其中一個周期內(nèi)，輸出數(shù)據(jù)的第一部分至其中一部分SDRAM的數(shù)據(jù)接腳，然后在預(yù)設(shè)時脈訊號的下一個周期內(nèi)，輸出數(shù)據(jù)的第二部分至另一部分SDRAM的數(shù)據(jù)接腳。除此之外，本發(fā)明更具有一遮罩訊號產(chǎn)生電路，是耦接SDRAM的上預(yù)定遮罩接腳和下預(yù)定遮罩接腳，其依據(jù)本發(fā)明的數(shù)據(jù)交換電路輸出/輸入數(shù)據(jù)的第一部分或第二部分，來致能上預(yù)定遮罩接腳或是下預(yù)定遮罩接腳。
一般來說，數(shù)據(jù)的第一部分，是數(shù)據(jù)的低地址部分和高地址部分二者其中之一。而數(shù)據(jù)的第二部分，則為數(shù)據(jù)的低地址部分和高地址部分二者另一。
在本發(fā)明的一個實施例中，數(shù)據(jù)輸入電路包括第一D型正反器(Flip-flop)和第二D型正反器。其中，第一D型正反器用來接收輸入至數(shù)據(jù)交換電路的數(shù)據(jù)的第一部分，并依據(jù)預(yù)設(shè)時脈訊號來輸出數(shù)據(jù)的第一部分至第二D型正反器。而第二D型正反器則分別接收第一D型正反器的輸出和輸入至數(shù)據(jù)交換電路的數(shù)據(jù)的第二部分，并依據(jù)預(yù)設(shè)時脈訊號來組合數(shù)據(jù)的第一部分和第二部分以還原數(shù)據(jù)。
此外，數(shù)據(jù)輸出電路包括第三D型正反器、第四D型正反器以及選擇器。第三D型正反器用來接收數(shù)據(jù)交換電路將輸出的數(shù)據(jù)的第二部分，并依據(jù)預(yù)設(shè)時脈訊號來輸出數(shù)據(jù)的第二部分至選擇器。而選擇器分別接收第三D型正反器的輸出和數(shù)據(jù)交換電路將輸出的數(shù)據(jù)的第一部分，并依據(jù)一計數(shù)訊號來決定輸出數(shù)據(jù)的第一部分或是第二部分至第四D型正反器。第四D型正反器則接收選擇器的輸出，用以依據(jù)預(yù)設(shè)時脈訊號來輸出數(shù)據(jù)第一部分或是第二部分至SDRAM。
從另一觀點來看，本發(fā)明還提供一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，適用在一光學(xué)儲存媒體讀取裝置內(nèi)的SDRAM。其中，SDRAM具有數(shù)個數(shù)據(jù)接腳，其與光學(xué)儲存媒體讀取裝置內(nèi)的數(shù)據(jù)總線彼此互相耦接，而數(shù)據(jù)總線的寬度，是小于SDRAM的數(shù)據(jù)接腳的個數(shù)。除此之外，SDRAM更具有上預(yù)定遮罩接腳和下預(yù)定遮罩接腳，本發(fā)明的數(shù)據(jù)交換方法的步驟如下所述。當(dāng)輸出數(shù)據(jù)至SDRAM時，致能(Enable)上預(yù)定遮罩接腳和下預(yù)定遮罩接腳二者之一，并且輸出數(shù)據(jù)的第一部分至其中一部分的SDRAM的數(shù)據(jù)接腳。然后，致能上預(yù)定遮罩接腳和下預(yù)定遮罩接腳二者另一，并且輸出數(shù)據(jù)的第二部分至另一部分的SDRAM的數(shù)據(jù)接腳。而當(dāng)由SDRAM接收數(shù)據(jù)時，先從其中一部分的SDRAM的數(shù)據(jù)接腳接收數(shù)據(jù)的第一部分，再從另一部分的SDRAM的數(shù)據(jù)接腳接收數(shù)據(jù)的第二部分，然后組合數(shù)據(jù)的第一部分和第二部分以將數(shù)據(jù)還原。
在較佳的情況下，本發(fā)明的數(shù)據(jù)交換方法更包括先提供一預(yù)設(shè)時脈訊號。
而在本發(fā)明的一個實施例中，輸出數(shù)據(jù)至SDRAM的步驟如下所述。當(dāng)要輸出數(shù)據(jù)至SDRAM時，則定義下一個預(yù)設(shè)時脈訊號的周期為第一個周期。在第一個周期期間，致能上預(yù)定遮罩接腳和下預(yù)定遮罩接腳二者其中之一以輸出數(shù)據(jù)的第一部分，并且栓鎖住數(shù)據(jù)的第二部分。接著，在第二個周期期間，致能上預(yù)定遮罩接腳和下預(yù)定遮罩接腳二者另一，以輸出數(shù)據(jù)的第二部分。
此外，由SDRAM接收數(shù)據(jù)的步驟則如下所述。當(dāng)要由SDRAM接收數(shù)據(jù)時，定義下一個預(yù)設(shè)時脈訊號的周期為第一個周期。在第一個周期期間，致能上預(yù)定遮罩接腳和下預(yù)定遮罩接腳二者其中之一，并且接收數(shù)據(jù)的第一部分。然后在在第二個周期期間，致能上預(yù)定遮罩接腳和下預(yù)定遮罩接腳二者另一，并且接收數(shù)據(jù)的第二部分。最后，則組合數(shù)據(jù)的第一部分和第二部分以還原數(shù)據(jù)。
綜上所述，本發(fā)明的數(shù)據(jù)交換電路包括了數(shù)據(jù)輸出電路與數(shù)據(jù)輸入電路，可以將數(shù)據(jù)分成第一部分和第二部分來傳輸，并且本發(fā)明的數(shù)據(jù)交換方法是在兩個相鄰的周期交換數(shù)據(jù)的第一部分和第二部分。因此，本發(fā)明可以用較小的總線寬度來傳輸較大的數(shù)據(jù)，使得本發(fā)明可以適用于小容量的電子產(chǎn)品，例如光學(xué)儲存媒體讀取裝置。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，具有多數(shù)條數(shù)據(jù)線，是耦接至SDRAM上的數(shù)個數(shù)據(jù)接腳上。其中，本發(fā)明所包括的數(shù)據(jù)線的個數(shù)，是小于SDRAM上的數(shù)據(jù)接腳的個數(shù)。當(dāng)本發(fā)明要接收/輸出數(shù)據(jù)時，會先致能SDRAM上的下預(yù)定遮罩接腳和上預(yù)定遮罩接腳二者其中之一，并且接收/輸出數(shù)據(jù)的第一部分。然后再致能下預(yù)定遮罩接腳和上預(yù)定遮罩接腳二者另一，并接收/輸出數(shù)據(jù)的第二部分。因此，本發(fā)明可以使用較窄的總線寬度來接收/輸出較大的數(shù)據(jù)。
借由上述技術(shù)方案，本發(fā)明同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路與方法至少具有下列優(yōu)點1、本發(fā)明利用控制SDRAM上的下預(yù)定遮罩接腳或上預(yù)定遮罩接腳，而將數(shù)據(jù)分成兩個部分來傳輸，因此本發(fā)明可以使用較窄的總線寬度來傳送較大的數(shù)據(jù)至SDRAM。
2、并且也因為本發(fā)明可以使用較窄的總線寬度，因此可以適用于小容量的電子產(chǎn)品上。
綜上所述，本發(fā)明的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，可以用較低的數(shù)據(jù)總線寬度來傳輸更大容量的數(shù)據(jù)。本發(fā)明的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換方法，可適用于小容量的電子產(chǎn)品。其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、方法或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路具有增進的多項功效，從而更加適于實用，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，以下特舉出較佳實施例，并配合附圖，詳細(xì)說明如下。


圖1是一種現(xiàn)有習(xí)知的SDRAM的數(shù)據(jù)交換電路的架構(gòu)方框圖。
圖2是依照本發(fā)明一較佳實施例的一種SDRAM的傳輸電路架構(gòu)方框圖。
圖3是依照本發(fā)明一較佳實施例的一種SDRAM的數(shù)據(jù)交換方法流程圖。
圖4A是依照本發(fā)明一較佳實施例的一種數(shù)據(jù)輸入電路的方框圖。
圖4B是依照本發(fā)明一較佳實施例的一種數(shù)據(jù)輸入的方法流程圖。
圖4C是圖4A的數(shù)據(jù)輸入電路的訊號時序圖。
圖5A是依照本發(fā)明一較佳實施例的一種數(shù)據(jù)輸出電路方框圖。
圖5B是依照本發(fā)明一較佳實施例的一種數(shù)據(jù)輸出的方法流程圖。
圖5C是圖5A的數(shù)據(jù)輸出電路的訊號時序圖。
圖6是依照本發(fā)明一較佳實施例的一種遮罩訊號產(chǎn)生電路方框圖。
100、200數(shù)據(jù)交換電路 102、220SDRAM110控制線 120地址線(位址線)130、208數(shù)據(jù)線(資料線)202數(shù)據(jù)輸入電路204數(shù)據(jù)輸出電路 206遮罩訊號產(chǎn)生電路401第一D型正反器 403第二D型正反器501第三D型正反器 503選擇器505第四D型正反器 507計數(shù)器601多工器 603標(biāo)志(旗標(biāo))暫存器S301、S303、S305、S307、S309SDRAM的數(shù)據(jù)交換方法流程步驟S401、S403、S405、S407數(shù)據(jù)輸入的方法流程步驟S501、S503、S505、S507數(shù)據(jù)輸出的方法流程步驟/CS、/RAS、/CAS、/WE控制訊號addres s地址(位址)接腳 CK預(yù)設(shè)時脈訊號Q0～Qn數(shù)據(jù)接腳 DQM遮罩訊號LDQM下預(yù)定遮罩接腳 UDQM上預(yù)定遮罩接腳DQ[7:0]數(shù)據(jù)總線(資料匯流排)DQ_DLY[7:0]第一D型正反器的輸出DIN[15:0]第二D型正反器的輸出DOUT[15:0]、DOUT[15:8]、DOUT[7:0]本地總線(本地匯流排)具體實施方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路與方法其具體實施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說明如后。
請參閱圖2所示，是依照本發(fā)明的一較佳實施例的一種SDRAM的傳輸電路架構(gòu)方框圖。如圖所示，本發(fā)明所提供的數(shù)據(jù)交換電路200，可以應(yīng)用在一光學(xué)儲存媒體讀取裝置(如VCD、DVD播放裝置)內(nèi)，是被利用來與SDRAM220互相交換數(shù)據(jù)。在數(shù)據(jù)交換電路200內(nèi)，包括了數(shù)據(jù)輸入電路202、數(shù)據(jù)輸出電路204和遮罩訊號產(chǎn)生電路206。其中，數(shù)據(jù)輸入電路202和數(shù)據(jù)輸出電路204是通過數(shù)據(jù)線208與SDRAM 220的數(shù)據(jù)接腳(Q0～Qn)彼此分別對應(yīng)耦接，而數(shù)據(jù)線208的數(shù)目，也就是數(shù)據(jù)總線的寬度，是小于SDRAM220的數(shù)據(jù)接腳(Q0～Qn)的個數(shù)。此外，SDRAM 220還具有上預(yù)定遮罩接腳UDQM和下預(yù)定遮罩接腳LDQM，是共同耦接遮罩訊號產(chǎn)生電路206。
請參閱圖3所示，是依照本發(fā)明的一較佳實施例的一種SDRAM的數(shù)據(jù)交換方法流程圖。如圖所示，首先如步驟S301所述，判斷數(shù)據(jù)交換電路200是要由SDRAM 220接收數(shù)據(jù)，或是要輸出數(shù)據(jù)至SDRAM 220。當(dāng)要由SDRAM220接收數(shù)據(jù)時(也就是步驟S301所標(biāo)示的″接收″)，則數(shù)據(jù)輸入電路202如步驟S303所述，先從其中一部分SDRAM的數(shù)據(jù)接腳(如Q0～Qm)接收數(shù)據(jù)的第一部分，然后再從另一部分的數(shù)據(jù)接腳(如Qm+1～Qn)接收數(shù)據(jù)的第二部分。接著，數(shù)據(jù)交換電路200會如步驟S305所述，組合數(shù)據(jù)的第一部分和第二部分，以還原數(shù)據(jù)。相對地，當(dāng)傳輸電路200要輸出數(shù)據(jù)至SDRAM 220時(也就是步驟S301所標(biāo)示的″輸出″)，則遮罩訊號產(chǎn)生電路206會如步驟S307所述，發(fā)出遮罩訊號來致能上預(yù)定遮罩接腳UDQM和下預(yù)定遮罩接腳LDQM二者其中之一，并且輸出數(shù)據(jù)的第一部分至其中一部分的數(shù)據(jù)接腳(如Q0～Qm)。然后遮罩訊號產(chǎn)生電路206會進行步驟S309，發(fā)出遮罩訊號來致能上預(yù)定遮罩接腳UDQM和下預(yù)定遮罩接腳LDQM二者另一，并且輸出數(shù)據(jù)的第二部分至另一部分的數(shù)據(jù)接腳(如Qm+1～Qn)。
在本實施例中，數(shù)據(jù)的第一部分可以是數(shù)據(jù)的高地址部分和低地址部分二者其中之一，而數(shù)據(jù)的第二部分則為數(shù)據(jù)的高地址部分和低地址部分二者另一。
請參閱圖4A所示，是依照本發(fā)明的一較佳實施例的一種數(shù)據(jù)輸入電路的方框圖。如圖所示，假設(shè)圖4A中的數(shù)據(jù)輸入電路的總線寬度為8，而SDRAM的數(shù)據(jù)接腳的數(shù)目為16。在本實施例中，數(shù)據(jù)輸入電路具有第一D型正反器401和第二D型正反器403。其中，第一D型正反器401的輸入是耦接數(shù)據(jù)總線DQ[7:0]，而第二D型正反器403則接收第一D型正反器401的輸出DQ_DLY[7:0]和數(shù)據(jù)總線DQ[7:0]。
請參閱圖4B和圖4C所示，圖4B是依照本發(fā)明的一較佳實施例的一種數(shù)據(jù)輸入的方法流程圖，圖4C是圖4A的數(shù)據(jù)輸入電路的訊號時序圖。如圖所示，當(dāng)圖4A中的數(shù)據(jù)輸入電路在預(yù)設(shè)時脈訊號CK的周期T0時，開始要接收SDRAM所傳輸來的數(shù)據(jù)，則如步驟S401所述，定義下一個預(yù)設(shè)時脈訊號周期T1為第一個周期。然后如步驟S403所述，在第一個周期T1內(nèi)，致能SDRAM的上預(yù)定遮罩接腳UDQM和下預(yù)定遮罩接腳LDQM二者其中之一，并且第一D型正反器401從數(shù)據(jù)總線DQ[7:0]接收數(shù)據(jù)的第一部分D0，然后將其栓鎖住。接著如步驟S405所述，在第二個周期期間，致能上預(yù)定遮罩接腳UDQM和下預(yù)定遮罩接腳LDQM二者其中之一，此時，第一D型正反器401會從其輸出DQ_DLY[7:0]送出數(shù)據(jù)的第一部分D0至第二D型正反器403，幾乎同時，數(shù)據(jù)的第二部分D1會從數(shù)據(jù)總線DQ[7:0]，經(jīng)由第一D型正反器401的輸出DQ_DLY[7:0]送至第二D型正反器403。在本實施例中，則第二D型正反器403會在第二個周期T2內(nèi)，如步驟S407所述，組合數(shù)據(jù)的第一部分D0和第二部分D1以將數(shù)據(jù)還原，并且從其輸出端DIN[15:0]輸出原始數(shù)據(jù)。
請參閱圖5A所示，是依照本發(fā)明的一較佳實施例的一種數(shù)據(jù)輸出電路方框圖。如圖所示，假設(shè)本發(fā)明的數(shù)據(jù)交換電路內(nèi)具有總線寬度為16的本地總線DOUT[15:0]，是用來傳送要輸出至SDRAM的數(shù)據(jù)。在本實施例中，第三D型正反器501的輸入，耦接至本地總線DOUT[15:0]的一部分DOUT[15:8]，而其輸出DOUT_DLY[15:8]則耦接至選擇器503的輸入。而選擇器503的另一個輸入則耦接本地總線DOUT[15:0]的另一部分DOUT[7:0]，而選擇器503的輸出端DOUT_TMP[7:0]，則耦接至第四D型正反器505，而第四D型正反器505的輸出端，是藉由數(shù)條數(shù)據(jù)線所組成的數(shù)據(jù)總線耦接至SDRAM的數(shù)據(jù)接腳上。假設(shè)，數(shù)據(jù)線的數(shù)目為8，也就是說數(shù)據(jù)輸出電路的總線寬度為8。此外，選擇器503選擇端是接收計數(shù)器507所產(chǎn)生的計數(shù)訊號，其用來決定選擇器503的輸出端DOUT_TMP[7:0]耦接至輸入DOUT[15:8]或是DOUT[7:0]。
請參閱圖5B和圖5C所示，其中，圖5B是依照本發(fā)明的一較佳實施例的一種數(shù)據(jù)輸出的方法流程圖，圖5C是圖5A的數(shù)據(jù)輸出電路的訊號時序圖。如圖所示，假設(shè)在預(yù)設(shè)時脈訊號CK的周期T0時，有一筆數(shù)據(jù)從本地總線DOUT[15:0]輸入，欲送至SDRAM，則如步驟S501所述，定義下一個預(yù)設(shè)時脈訊號周期T1為第一個周期。此時，數(shù)據(jù)的第一部分D0會從本地總線DOUT[15:0]的一部分DOUT[7:0]直接送至選擇器503，而計數(shù)器507會輸出計數(shù)訊號，使得選擇器503在周期T0內(nèi)將數(shù)據(jù)的第一部分D0直接送至第四D型正反器505栓鎖起來。幾乎同時，數(shù)據(jù)的第二部分D1，會在周期T0內(nèi)從本地總線DOUT[15:0]的另一部分DOUT[15:8]送至第三D型正反器501，而被栓鎖起來。然后本發(fā)明會如步驟S503所述，在第一個周期T1內(nèi)，會致能SDRAM的上預(yù)定遮罩接腳UDQM和下預(yù)定遮罩接腳LDQM二者其中之一，并且第四D型正反器505會將數(shù)據(jù)的第一部分經(jīng)由數(shù)據(jù)總線DQ[7:0]，輸出至SDRAM的數(shù)據(jù)接腳中的一部分。幾乎在同時，第三D型正反器501會將數(shù)據(jù)的第二部分D1輸出至選擇器503，并且計數(shù)器507會輸出計數(shù)訊號，使得選擇器503將數(shù)據(jù)的第二部分D1送至第四D型正反器505，而如步驟S505所述般，將數(shù)據(jù)的第二部分D1栓鎖起來。最后，如步驟S507所述，在第二個周期T2內(nèi)，會致能上預(yù)定遮罩接腳UDQM和下預(yù)定遮罩接腳LDQM二者另一，并且第四D型正反器505會將數(shù)據(jù)的第二部分D1輸出至SDRAM的數(shù)據(jù)接腳中的另一部分。
請參閱圖6所示，是依照本發(fā)明的一較佳實施例的一種遮罩訊號產(chǎn)生電路方框圖。如圖所示，在本實施例中，提供了一種遮罩訊號產(chǎn)生電路，其包括了多工器601。多工器601是接收遮罩訊號DQM，然后依據(jù)例如標(biāo)志暫存器603所儲存的標(biāo)志狀態(tài)，來決定將遮罩訊號DQM送至SDRAM的下預(yù)定遮罩接腳LDQM或是上預(yù)定遮罩接腳UDQM。
綜上所述，本發(fā)明是利用控制SDRAM上的下預(yù)定遮罩接腳或是上預(yù)定遮罩接腳，而將數(shù)據(jù)分成兩個部分來傳輸，因此本發(fā)明可以使用較窄的總線寬度來傳送較大的數(shù)據(jù)至SDRAM。并且也因為本發(fā)明可以使用較窄的總線寬度，因此可以適用于小容量的電子產(chǎn)品上。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換電路，其特征在于其中該SDRAM具有多數(shù)個數(shù)據(jù)接腳，用以接收或輸出一數(shù)據(jù)，并且該SDRAM還具有一上預(yù)定遮罩(UDQM)接腳和一下預(yù)定遮罩(LDQM)接腳，該數(shù)據(jù)交換電路包括一數(shù)據(jù)輸入電路，是通過多數(shù)個數(shù)據(jù)線對應(yīng)耦接該些數(shù)據(jù)接腳，而該些數(shù)據(jù)線的數(shù)目是小于該些數(shù)據(jù)接腳的數(shù)目，該數(shù)據(jù)輸入電路是在一預(yù)設(shè)時脈訊號的一周期內(nèi)，從該些數(shù)據(jù)接腳的一部分接收該數(shù)據(jù)的第一部分，且在該預(yù)設(shè)時脈訊號的下一周期內(nèi)，從該些數(shù)據(jù)接腳的另一部分接收該數(shù)據(jù)的第二部分；一數(shù)據(jù)輸出電路，是通過該些數(shù)據(jù)線對應(yīng)耦接該些數(shù)據(jù)接腳，該數(shù)據(jù)輸出電路在該預(yù)設(shè)時脈訊號的一周期內(nèi)，輸出該數(shù)據(jù)的第一部分至該些數(shù)據(jù)接腳其中一部分，且在該預(yù)設(shè)時脈訊號的下一周期內(nèi)，輸出該數(shù)據(jù)的第二部分至該些數(shù)據(jù)接腳的另一部分；以及一遮罩訊號產(chǎn)生電路，耦接該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳，并依據(jù)該數(shù)據(jù)輸出電路輸出/輸入該數(shù)據(jù)的第一部分或第二部分，來致能該上預(yù)定數(shù)據(jù)交換電路遮罩接腳和該下預(yù)定遮罩接腳二者其中之一。
2.根據(jù)權(quán)利要求1所述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其特征在于其中所述的數(shù)據(jù)的第一部分，是該數(shù)據(jù)的低地址部分和高地址部分二者其中之一，而該數(shù)據(jù)的第二部分，則為該數(shù)據(jù)的低地址部分和高地址部分二者另一。
3.根據(jù)權(quán)利要求1所述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其特征在于其中所述的數(shù)據(jù)輸入電路包括一第一D型正反器，用以接收輸入該數(shù)據(jù)交換電路的該數(shù)據(jù)的第一部分，并依據(jù)該預(yù)設(shè)時脈訊號來輸出該數(shù)據(jù)的第一部分；以及一第二D型正反器，是分別接收該第一D型正反器的輸出和輸入該數(shù)據(jù)交換電路的該數(shù)據(jù)的第二部分，并依據(jù)該預(yù)設(shè)時脈訊號來組合該數(shù)據(jù)的第一部分和第二部分以還原該數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其特征在于其中所述的數(shù)據(jù)輸出電路包括一第三D型正反器，用以接收該數(shù)據(jù)交換電路將輸出的該數(shù)據(jù)的第二部分，并依據(jù)該預(yù)設(shè)時脈訊號來輸出該數(shù)據(jù)的第二部分；一選擇器，是分別接收該第三D型正反器的輸出和該數(shù)據(jù)交換電路將輸出的該數(shù)據(jù)的第一部分，并依據(jù)一計數(shù)訊號來決定輸出該數(shù)據(jù)的第一部分和第二部分二者其中之一；以及一第四D型正反器，是接收該選擇器的輸出，用以依據(jù)該預(yù)設(shè)時脈訊號來輸出該數(shù)據(jù)的第一部分和第二部分二者其中之一。
5.根據(jù)權(quán)利要求4所述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其特征在于其中所述的數(shù)據(jù)輸出電路更包括一計數(shù)器，用以產(chǎn)生一計數(shù)訊號至該選擇器，使該選擇器決定輸出該數(shù)據(jù)的第一部分和第二部分二者其中之一。
6.根據(jù)權(quán)利要求1所述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其特征在于其中所述的遮罩訊號產(chǎn)生電路包括一多工器，是接收一預(yù)定遮罩(DQM)訊號，并依據(jù)一標(biāo)志狀態(tài)來決定輸出該預(yù)定遮罩訊號至該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一。
7.根據(jù)權(quán)利要求1所述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其特征在于其是應(yīng)用于一影音光碟(VCD)播放裝置。
8.根據(jù)權(quán)利要求1所述的同步動態(tài)隨機存取存儲器的數(shù)據(jù)交換電路，其特征在于其是應(yīng)用于一數(shù)位視訊光碟(DVD)播放裝置。
9.一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，適用于一光學(xué)儲存媒體讀取裝置內(nèi)的該SDRAM，其中該SDRAM具有多數(shù)個數(shù)據(jù)接腳，與該光學(xué)儲存媒體讀取裝置內(nèi)的數(shù)據(jù)總線互相耦接，而該數(shù)據(jù)總線的寬度是小于該些數(shù)據(jù)接腳的數(shù)目，且該SDRAM更具有一上預(yù)定遮罩(UDQM)接腳和一下預(yù)定遮罩(LDQM)接腳，其特征在于該數(shù)據(jù)交換方法包括以下步驟當(dāng)輸出該數(shù)據(jù)至該SDRAM時，致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一，并輸出該數(shù)據(jù)的第一部分至該些數(shù)據(jù)接腳其中一部分；致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者另一，并輸出該數(shù)據(jù)的第二部分至該些接腳另一部分；當(dāng)由該SDRAM接收該數(shù)據(jù)時，先從該些數(shù)據(jù)接腳其中一部分接收該數(shù)據(jù)的第一部分，再從該些數(shù)據(jù)接腳另一部分接收該數(shù)據(jù)的第二部分；以及組合該數(shù)據(jù)的第一部分和第二部分以將該數(shù)據(jù)還原。
10.根據(jù)權(quán)利要求9所述的同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，其特征在于其中所述的數(shù)據(jù)的第一部分是該數(shù)據(jù)的高位元部分和低位元部分二者其中一，而該數(shù)據(jù)的第二部分是該數(shù)據(jù)的高位元部分和低位元部分二者另一。
11.根據(jù)權(quán)利要求9所述的同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，其特征在于其更包括提供一預(yù)設(shè)時脈訊號。
12.根據(jù)權(quán)利要求11所述的同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，其特征在于其中輸出該數(shù)據(jù)至該SDRAM的步驟更包括下列步驟當(dāng)要輸出該數(shù)據(jù)至該SDRAM時，定義下一個預(yù)設(shè)時脈訊號的周期為第一個周期；在第一個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一，并輸出該數(shù)據(jù)的第一部分；在第一個周期內(nèi)栓鎖該數(shù)據(jù)的第二部分；以及在第二個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者另一，并輸出該數(shù)據(jù)的第二部分。
13.根據(jù)權(quán)利要求11所述的同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，其特征在于其中由該SDRAM接收該數(shù)據(jù)的步驟包括下列步驟當(dāng)要由該SDRAM接收該數(shù)據(jù)時，定義下一個預(yù)設(shè)時脈訊號的周期為第一個周期；在第一個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者其中之一，并接收該數(shù)據(jù)的第一部分；在第二個周期內(nèi)致能該上預(yù)定遮罩接腳和該下預(yù)定遮罩接腳二者另一，并接收該數(shù)據(jù)的第二部分；以及組合該數(shù)據(jù)的第一部分和第二部分以還原該數(shù)據(jù)。
14.根據(jù)權(quán)利要求9所述的同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，其特征在于其中所述的光學(xué)儲存媒體讀取裝置包括一影音光碟(VCD)播放裝置。
15.根據(jù)權(quán)利要求9所述的同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換方法，其特征在于其中所述的光學(xué)儲存媒體讀取裝置包括一數(shù)位視訊光碟(DVD)播放裝置。
全文摘要
本發(fā)明是關(guān)于一種同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換電路與方法，該同步動態(tài)隨機存取存儲器(SDRAM)的數(shù)據(jù)交換電路，具有多數(shù)條數(shù)據(jù)線，是耦接至SDRAM上的數(shù)個數(shù)據(jù)接腳上。其中，本發(fā)明所包括的數(shù)據(jù)線的個數(shù)，是小于SDRAM上的數(shù)據(jù)接腳的個數(shù)。當(dāng)本發(fā)明要接收/輸出數(shù)據(jù)時，會先致能SDRAM上的下預(yù)定遮罩接腳和上預(yù)定遮罩接腳二者其中之一，并且接收/輸出數(shù)據(jù)的第一部分。然后再致能下預(yù)定遮罩接腳和上預(yù)定遮罩接腳二者另一，并且接收/輸出數(shù)據(jù)的第二部分。因此，本發(fā)明可以使用較窄的總線寬度來接收/輸出較大的數(shù)據(jù)。
文檔編號G11C11/4093GK1734670SQ20041005516
公開日2006年2月15日 申請日期2004年8月9日 優(yōu)先權(quán)日2004年8月9日
發(fā)明者楊穎智, 廖仁億, 陳遠(yuǎn)寧, 劉昭勇 申請人:凌陽科技股份有限公司