專利名稱：基于pc104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對汽輪機(jī)轉(zhuǎn)子振動信號進(jìn)行采樣從而獲取汽輪機(jī)運(yùn)行狀態(tài)的數(shù) 據(jù)獲取裝置。
背景技術(shù)：
汽輪機(jī)是電力行業(yè)的核心設(shè)備，它的運(yùn)行狀況影響著工業(yè)生產(chǎn)和人們的日常生 活，一旦出現(xiàn)故障就可能引起連鎖反應(yīng)，導(dǎo)致人們的正常工作和生活都無法進(jìn)行，從而造成 巨大的經(jīng)濟(jì)損失，甚至還會引起嚴(yán)重的災(zāi)難性人員傷亡事故。為了提高汽輪機(jī)運(yùn)行的穩(wěn)定 性、可靠性、安全性及使用效率和壽命，避免造成重大事故和影響社會生產(chǎn)，有必要對汽輪 機(jī)的運(yùn)行狀態(tài)進(jìn)行實(shí)時(shí)監(jiān)測和故障診斷。而這里首先要解決的問題是如何獲取汽輪機(jī)的運(yùn) 行狀態(tài)數(shù)據(jù)的問題。目前用于汽輪機(jī)狀態(tài)數(shù)據(jù)獲取的裝置有不少，但是多數(shù)數(shù)據(jù)獲取裝置 采用分立數(shù)字電子元器件來實(shí)現(xiàn)，存在體積大，電路復(fù)雜，可靠性低等不足。而目前汽輪發(fā) 電機(jī)組狀態(tài)監(jiān)測系統(tǒng)正朝著小型分布式的趨勢發(fā)展，為了適應(yīng)這種發(fā)展趨勢，有必要對現(xiàn) 有的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置進(jìn)行改進(jìn)。

發(fā)明內(nèi)容
為了解決現(xiàn)有的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置的上述不足，本發(fā)明提供一種體積小、 電路精簡、集成度高、可靠性高的基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，本發(fā)明采用的技術(shù)方案如下基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，包括控制器、A/D轉(zhuǎn)換模塊、給控制 器和A/D轉(zhuǎn)換模塊提供穩(wěn)壓電源的電源模塊，所述控制器通過PC104總線與工業(yè)控制主機(jī) 連接，控制器內(nèi)部設(shè)置有將采集自汽輪機(jī)轉(zhuǎn)子的鍵相信號轉(zhuǎn)換成N倍頻率的倍頻信號的鍵 相倍頻模塊(N為2的正整數(shù)次方)、對所述A/D轉(zhuǎn)換模塊進(jìn)行讀寫控制的A/D轉(zhuǎn)換控制模 塊、FIFO存儲器、對FIFO存儲器進(jìn)行讀寫控制的FIFO讀寫控制模塊、以及與PC104總線通 訊連接的PC104通訊模塊，所述A/D轉(zhuǎn)換模塊的輸入端連接采集自汽輪機(jī)轉(zhuǎn)子的多路振動 信號，A/D轉(zhuǎn)換模塊的輸出端與A/D轉(zhuǎn)換控制模塊之間連接有A/D轉(zhuǎn)換的控制信號線和數(shù) 據(jù)信號線，所述鍵相倍頻模塊的輸出端與A/D轉(zhuǎn)換控制模塊相連，A/D轉(zhuǎn)換控制模塊在所述 倍頻信號觸發(fā)下對多路振動信號進(jìn)行整周期等相位采樣并通過控制信號線控制A/D轉(zhuǎn)換 模塊對采樣信號進(jìn)行A/D轉(zhuǎn)換，A/D轉(zhuǎn)換后的數(shù)據(jù)通過數(shù)據(jù)信號線傳輸至A/D轉(zhuǎn)換控制模 塊中，A/D轉(zhuǎn)換控制模塊的輸出端連接所述FIFO存儲器，所述FIFO存儲器通過FIFO讀寫 控制模塊與PC104通訊模塊連接，F(xiàn)IFO讀寫控制模塊將A/D轉(zhuǎn)換后的數(shù)據(jù)寫入FIFO存儲 器中；所述PC104通訊模塊包括對工業(yè)控制主機(jī)發(fā)送的PC104總線讀地址進(jìn)行譯碼以確 定所讀寄存器位置的讀地址譯碼模塊、對工業(yè)控制主機(jī)發(fā)送的PC104總線寫地址進(jìn)行譯碼 以確定所寫寄存器位置的寫地址譯碼模塊、以及對讀、寫控制信號進(jìn)行處理并實(shí)時(shí)向工業(yè) 控制主機(jī)反映當(dāng)前操作狀態(tài)的讀寫控制模塊；該讀寫控制模塊與所述FIFO讀寫控制模塊通訊連接。進(jìn)一步，所述FIFO讀寫控制模塊通過配置模塊與PC104通訊模塊中的讀寫控制模 塊連接，所述配置模塊用于協(xié)調(diào)PC104總線與FIFO存儲器之間的讀、寫操作，當(dāng)FIFO存儲 器未滿時(shí)，PC104總線查詢FIFO存儲器的滿、空狀態(tài)，當(dāng)FIFO存儲器滿時(shí)，PC104總線可以 對FIFO存儲器進(jìn)行讀操作，直到將FIFO存儲器中的數(shù)據(jù)讀空。更進(jìn)一步，所述FIFO存儲器包括第一 FIFO存儲器、第二 FIFO存儲器，所述FIFO讀 寫控制模塊對第一 FIFO存儲器、第二 FIFO存儲器采用乒乓讀寫控制當(dāng)?shù)谝?FIFO存儲器 寫滿時(shí)，讀第一 FIFO存儲器，并向第二 FIFO存儲器中寫入數(shù)據(jù)；當(dāng)?shù)谝?FIFO存儲器讀空、 第二 FIFO存儲器寫滿時(shí)，切換讀寫第一、第二 FIFO存儲器，即讀第二 FIFO存儲器，并向第 一 FIFO存儲器中寫入數(shù)據(jù)，如此交替進(jìn)行。上述雙FIFO存儲器的乒乓讀寫控制，與單FIFO 存儲器的讀、寫操作相比，提高了 FIFO存儲器的讀、寫效率，從而提高了數(shù)據(jù)采集的速度。進(jìn)一步，所述鍵相倍頻模塊由N分頻器、32位加法計(jì)數(shù)器、周期線性預(yù)測器以及減 法計(jì)數(shù)器構(gòu)成。鍵相倍頻模塊可以對采集自汽輪機(jī)轉(zhuǎn)子的鍵相信號進(jìn)行N倍頻以產(chǎn)生倍頻 信號，N為2的正整數(shù)次方且可以根據(jù)實(shí)際需要設(shè)置，得到的倍頻信號可以用于振動信號的 整周期等相位采樣控制。優(yōu)選的，所述電源模塊包括給所述控制器、A/D轉(zhuǎn)換模塊、電平轉(zhuǎn)換模塊提供穩(wěn)壓 電源的穩(wěn)壓模塊，以及給所述穩(wěn)壓模塊提供電源輸入的DC-DC電源模塊。所述控制器帶有可設(shè)置寄存器基地址的撥碼開關(guān)以及可指示控制器運(yùn)行狀態(tài)的 狀態(tài)指示燈。優(yōu)選的，所述PC104總線與控制器之間設(shè)置有電平轉(zhuǎn)換模塊。優(yōu)選的，所述控制器采用Altera公司的Cyclone系列FP6A主控芯片，型號為 EP1C6Q240。所述鍵相信號有一路，模擬信號有16路。對應(yīng)的，所述A/D轉(zhuǎn)換模塊采用兩片8 通道同步采集的高速A/D轉(zhuǎn)換芯片Maxl320，最大采樣通道數(shù)為16，轉(zhuǎn)換精度為14位。本發(fā)明的技術(shù)構(gòu)思在于設(shè)計(jì)基于PC104總線的多通道同步整周期數(shù)據(jù)采集裝 置，鍵相倍頻模塊實(shí)現(xiàn)對鍵相信號的N倍頻(N為2的正整數(shù)次方)，輸出的倍頻信號與A/D 轉(zhuǎn)換控制模塊相連，A/D轉(zhuǎn)換控制模塊在倍頻信號的觸發(fā)下，可以實(shí)現(xiàn)對多路振動信號的整 周期等相位采樣和A/D轉(zhuǎn)換控制，A/D轉(zhuǎn)換模塊進(jìn)行模/數(shù)轉(zhuǎn)換后的數(shù)據(jù)由A/D轉(zhuǎn)換控制模 塊讀取并在FIFO讀寫控制模塊的控制下將數(shù)據(jù)寫入FIFO存儲器，F(xiàn)IFO讀寫控制模塊用于 對FIFO存儲器的讀寫控制，該FIFO讀寫控制模塊與PC104通訊模塊連接，實(shí)現(xiàn)與PC104總 線的通訊，通過PC104總線將FIFO存儲器中的數(shù)據(jù)上傳至工業(yè)控制主機(jī)中進(jìn)行分析處理， 以獲得汽輪機(jī)的運(yùn)行狀態(tài)，從而對汽輪機(jī)進(jìn)行實(shí)時(shí)監(jiān)測和故障診斷；另外，鍵相倍頻模塊和 FIFO存儲器集成在控制器內(nèi)部，有效地減小了電路的體積，提高了電路集成度和可靠性，便 于攜帶和維護(hù)。本發(fā)明的有益效果為(1)按照PC104總線規(guī)范設(shè)計(jì)，由于PC104是并行總線，使得硬件電路的體較??； 適用范圍廣，除可與具有PC104總線接口的主板相連之外，還可以與具有ISA總線接口的工 業(yè)控制計(jì)算機(jī)相連，非常適用于工業(yè)現(xiàn)場，且具有低功耗、低成本、高可靠性、編程調(diào)試方便 等特點(diǎn)。
(2)將鍵相倍頻模塊和FIFO存儲器集成在控制器內(nèi)部，與傳統(tǒng)的采用分立式元器 件，鍵相倍頻模塊和FIFO存儲器作為獨(dú)立元器件設(shè)置于控制器外部相比，提高了電路的集 成度，裝置體積減小，同時(shí)也減小了電路的開銷。(3) A/D轉(zhuǎn)換模塊的電源與控制器的引腳供電電源兼容，是由同一穩(wěn)壓模塊提供， 這樣，省去了 A/D轉(zhuǎn)換芯片與控制器引腳之間由于電平不匹配而增加的電平轉(zhuǎn)換芯片，為 硬件電路節(jié)省了空間，也降低了裝置的功耗。(4)采用了兩片高速多通道同步采集的A/D轉(zhuǎn)換芯片，最大可以實(shí)現(xiàn)對16個(gè)通道 振動信號的同步整周期等相位采樣控制，完全能滿足工業(yè)現(xiàn)場單機(jī)狀態(tài)數(shù)據(jù)獲取的需求。


圖1為本發(fā)明實(shí)施例的硬件框圖；圖2為本發(fā)明實(shí)施例的控制軟件框圖；圖3為本發(fā)明實(shí)施例的A/D轉(zhuǎn)換模塊的電路連接圖；圖4為本發(fā)明實(shí)施例的A/D轉(zhuǎn)換模塊的控制時(shí)序圖；圖5為本發(fā)明實(shí)施例的鍵相倍頻模塊的倍頻信號發(fā)生原理圖。
具體實(shí)施例方式參照圖1-5 基于PC104總線10的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，包括控制器4、A/D轉(zhuǎn) 換模塊3、給控制器4和A/D轉(zhuǎn)換模塊3提供穩(wěn)壓電源的電源模塊，以及鍵相信號輸入端1， 模擬信號輸入端2，所述控制器4通過PC104總線10與工業(yè)控制主機(jī)11連接，控制器4內(nèi) 部設(shè)置有將采集自汽輪機(jī)轉(zhuǎn)子的鍵相信號轉(zhuǎn)換成N倍頻率的倍頻信號的鍵相倍頻模塊6 (N 為2的正整數(shù)次方)、對所述A/D轉(zhuǎn)換模塊3進(jìn)行讀寫控制的A/D轉(zhuǎn)換控制模塊12、FIF0存 儲器14、對FIFO存儲器14進(jìn)行讀寫控制的FIFO讀寫控制模塊13、以及與PC104總線10 通訊連接的PC104通訊模塊，所述A/D轉(zhuǎn)換模塊3的輸入端連接采集自汽輪機(jī)轉(zhuǎn)子的多路 振動信號，之間連接有A/D轉(zhuǎn)換的控制信號線和數(shù)據(jù)信號線，所述鍵相倍頻模塊6的輸出端 與A/D轉(zhuǎn)換控制模塊12相連，A/D轉(zhuǎn)換控制模塊12在所述倍頻信號觸發(fā)下對多路振動信號 進(jìn)行整周期等相位采樣并通過控制信號線控制A/D轉(zhuǎn)換模塊3對采樣信號進(jìn)行A/D轉(zhuǎn)換， A/D轉(zhuǎn)換后的數(shù)據(jù)通過數(shù)據(jù)信號線傳輸至A/D轉(zhuǎn)換控制模塊12中，A/D轉(zhuǎn)換控制模塊12的 輸出端連接所述FIFO存儲器14，所述FIFO存儲器14通過FIFO讀寫控制模塊13與PC104 通訊模塊19連接，F(xiàn)IFO讀寫控制模塊13將A/D轉(zhuǎn)換后的數(shù)據(jù)寫入FIFO存儲器14中；所述PC104通訊模塊19包括對工業(yè)控制主機(jī)11發(fā)送的PC104總線10讀地址進(jìn) 行譯碼以確定所讀寄存器位置的讀地址譯碼模塊16、對工業(yè)控制主機(jī)11發(fā)送的PC104總線 10寫地址進(jìn)行譯碼以確定所寫寄存器位置的讀地址譯碼模塊18、以及對讀、寫控制信號進(jìn) 行處理并實(shí)時(shí)向工業(yè)控制主機(jī)11反映當(dāng)前操作狀態(tài)的讀寫控制模塊17 ；該讀寫控制模塊 17與所述FIFO讀寫控制模塊13通訊連接。所述FIFO讀寫控制模塊13通過配置模塊與PC104通訊模塊中的讀寫控制模塊17 連接，所述配置模塊用于協(xié)調(diào)PC104總線10與FIFO存儲器14之間的讀、寫操作，當(dāng)FIFO存 儲器14未滿時(shí)，PC104總線10查詢FIFO存儲器14的滿、空狀態(tài)，當(dāng)FIFO存儲器14滿時(shí)， PC104總線10可以對FIFO存儲器14進(jìn)行讀操作，直到將FIFO存儲器14中的數(shù)據(jù)讀空。
所述鍵相倍頻模塊由N分頻器、32位加法計(jì)數(shù)器、周期線性預(yù)測器以及減法計(jì)數(shù) 器構(gòu)成。鍵相倍頻模塊可以對采集自汽輪機(jī)轉(zhuǎn)子的鍵相信號進(jìn)行N倍頻以產(chǎn)生倍頻信號，N 為2的正整數(shù)次方且可以根據(jù)實(shí)際需要設(shè)置，得到的倍頻信號可以用于振動信號的整周期 等相位采樣控制。所述電源模塊包括給所述控制器4、A/D轉(zhuǎn)換模塊3、電平轉(zhuǎn)換模塊9提供穩(wěn)壓電 源的穩(wěn)壓模塊51，以及給所述穩(wěn)壓模塊51提供電源輸入的DC-DC電源模塊2。所述控制器4帶有可設(shè)置寄存器基地址的撥碼開關(guān)8以及可指示控制器4運(yùn)行狀 態(tài)的狀態(tài)指示燈7。所述PC104總線10與控制器4之間設(shè)置有電平轉(zhuǎn)換模塊9。所述控制器4采用Altera公司的Cyclone系列FPGA主控芯片，型號為EP1C6Q240。 所述A/D轉(zhuǎn)換模塊3采用兩片8通道同步采集的高速A/D轉(zhuǎn)換芯片Maxl320，最大采樣通道 數(shù)為16，轉(zhuǎn)換精度為14位。以下從硬件和控制軟件兩部分對本實(shí)施例進(jìn)行詳盡闡述。1、硬件部分汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置采用DC-DC電源模塊作為電路的供電裝置，通過穩(wěn)壓模 塊產(chǎn)生各個(gè)芯片所需的工作電壓，以FPGA主控芯片作為電路的控制器4，鍵相信號輸入端1 直接與FPGA主控芯片相連，模擬信號輸入端2則與A/D轉(zhuǎn)換芯片相連，A/D轉(zhuǎn)換芯片的數(shù) 據(jù)線和控制線與FPGA的引腳相連，撥碼開關(guān)8和狀態(tài)指示燈7由FPGA主控芯片的引腳控 制，F(xiàn)PGA主控芯片與PC104總線10之間有電平轉(zhuǎn)換芯片進(jìn)行電壓轉(zhuǎn)換以匹配兩者的電平。 將裝置插入工業(yè)控制主機(jī)11的PC104插槽，在主機(jī)軟件的控制下，該裝置可以循環(huán)采集汽 輪機(jī)轉(zhuǎn)子的鍵相信號和多路振動信號，以監(jiān)測汽輪機(jī)的運(yùn)行狀況。如圖4所示，A/D轉(zhuǎn)換芯片使用的信號線包括片選信號CS、讀信號RD、寫信號WR、 采樣觸發(fā)信號C0NVST、所有通道轉(zhuǎn)換完畢信號EOLCl及數(shù)據(jù)線DATA0-DATA13，A/D轉(zhuǎn)換芯 片的讀寫時(shí)序如圖5所示。2、控制軟件部分如圖2所示，本實(shí)施例基于PC104總線10的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，控制器4 為FPGA主控芯片，其控制軟件是按照模塊化的思想設(shè)計(jì)開發(fā)的，采用VHDL語言及原理圖方 式編程，軟件主要包括以下幾個(gè)模塊鍵相倍頻模塊6、A/D轉(zhuǎn)換控制模塊12、FIFO讀寫控 制模塊13、FIF0存儲器14、配置模塊15、讀地址譯碼模塊16、讀寫控制模塊17、讀地址譯碼 模塊18。各模塊的功能如下(1)鍵相倍頻模塊6該模塊的作用是根據(jù)輸入的鍵相信號，按照設(shè)定的倍頻系數(shù)N，產(chǎn)生鍵相信號的N 倍頻信號，該倍頻信號用于觸發(fā)振動信號的整周期等相位采樣控制。鍵相倍頻模塊6的工 作原理如圖5所示，在鍵相信號Keysig的一個(gè)周期內(nèi)，倍頻信號MulFre產(chǎn)生N個(gè)倍頻脈沖。(2) A/D轉(zhuǎn)換控制模塊12該模塊的作用是對A/D轉(zhuǎn)換芯片進(jìn)行控制，采用雙進(jìn)程狀態(tài)機(jī)來實(shí)現(xiàn)。主進(jìn)程為 時(shí)序進(jìn)程，次進(jìn)程為組合進(jìn)程。時(shí)序進(jìn)程控制當(dāng)前狀態(tài)的跳變，次進(jìn)程控制當(dāng)前狀態(tài)的輸出 及下一狀態(tài)。A/D轉(zhuǎn)換的控制時(shí)序如圖5所示，在開啟A/D轉(zhuǎn)換前，首先對A/D轉(zhuǎn)換芯片進(jìn) 行初始化工作。當(dāng)片選信號CS及寫信號WR為低電平時(shí)，向A/D轉(zhuǎn)換芯片寫入需要進(jìn)行轉(zhuǎn) 換的通道號，本卡中將通道數(shù)設(shè)置為8。設(shè)置好通道數(shù)后，發(fā)送CONVST低電平信號，啟動A/D轉(zhuǎn)換芯片進(jìn)行采樣和轉(zhuǎn)換，然后等待大約16個(gè)時(shí)鐘周期EOLC電平變低時(shí)，標(biāo)志A/D轉(zhuǎn)換 完成，此時(shí)將片選信號CS拉低，向A/D轉(zhuǎn)換芯片連續(xù)發(fā)送8個(gè)RD低電平讀信號，將A/D芯 片中的轉(zhuǎn)換數(shù)據(jù)讀進(jìn)FPGA作保存和處理。該模塊可以實(shí)現(xiàn)對16個(gè)通道的模擬信號進(jìn)行同 步整周期等相位采樣控制。(3) FIFO讀寫控制模塊13該模塊主要實(shí)現(xiàn)對FIFO存儲器14的乒乓讀寫控制，所述FIFO存儲器14包括寬 度為16位，深度為1024的第一 FIFO存儲器14、第二 FIFO存儲器14，F(xiàn)IFO讀寫控制模塊 13對第一 FIFO存儲器14、第二 FIFO存儲器14實(shí)現(xiàn)乒乓讀寫控制，所述FIFO讀寫控制模塊 13中定義了相關(guān)信號線，包括讀FIFO允許信號、寫FIFO允許信號、讀寫時(shí)鐘信號、異步清零 信號、FIFO滿信號、FIFO空信號、FIFO數(shù)據(jù)量寄存器等等，采用狀態(tài)機(jī)來切換讀寫的FIFO 存儲器14。FIFO讀寫控制模塊13對第一 FIFO存儲器14、第二 FIFO存儲器14采用如下 的乒乓讀寫控制當(dāng)?shù)谝?FIFO存儲器14寫滿時(shí)，讀第一 FIFO存儲器14，并向第二 FIFO存 儲器14中寫入數(shù)據(jù)；當(dāng)?shù)谝?FIFO存儲器14讀空、第二 FIFO存儲器14寫滿時(shí)，切換讀寫第 一、第二 FIFO存儲器14，即讀第二 FIFO存儲器14，并向第一 FIFO存儲器14中寫入數(shù)據(jù)， 如此交替進(jìn)行。上述雙FIFO存儲器14的乒乓讀寫控制，與單FIFO存儲器14的讀、寫操作 相比，提高了 FIFO存儲器14的讀、寫效率，從而提高了數(shù)據(jù)采集的速度。(4) FIFO 存儲器 14該模塊使用的是Altera的宏功能模塊，定義寬度為16位，深度為1024的FIFO存 儲器14元件。(5)配置模塊15該模塊主要是協(xié)調(diào)PC104總線10的讀、寫操作與FIFO寄存器的讀、寫操作。當(dāng) FIFO存儲器14未滿時(shí)，PC104總線10查詢FIFO存儲器14的滿、空狀態(tài)；當(dāng)FIFO存儲器 14滿時(shí)，PC104總線10可以對FIFO存儲器14進(jìn)行讀操作，直到將FIFO存儲器14中的數(shù)
據(jù)讀空。(6)讀地址譯碼模塊16該模塊的作用是對主機(jī)發(fā)送的PC104總線10讀地址進(jìn)行譯碼，確定所讀寄存器的 位置，包括狀態(tài)寄存器、數(shù)據(jù)寄存器和工作模式寄存器等等，寄存器的地址由基地址加偏移 地址構(gòu)成，假設(shè)裝置的基地址設(shè)置成0X300，若狀態(tài)寄存器的偏移地址為0X002，則狀態(tài)寄 存器的實(shí)際地址為0X302。(7)讀寫控制模塊17該模塊對讀、寫控制信號進(jìn)行一定的處理并實(shí)時(shí)向主機(jī)反應(yīng)裝置的當(dāng)前操作的狀 態(tài)。(8)讀地址譯碼模塊18該模塊的作用是對主機(jī)發(fā)送的PC104總線10寫地址進(jìn)行譯碼，確定所寫寄存器 的位置，包括狀態(tài)寄存器、工作模式寄存器等等，寄存器的地址同樣由基地址加偏移地址構(gòu) 成。本發(fā)明的工作過程如下(1)經(jīng)調(diào)理后的一路鍵相信號和多路模擬信號連接到鍵相信號輸入端1和模擬信 號輸入端2。
(2)鍵相信號輸入端1直接與FPGA主控芯片的引腳相連，模擬信號輸入端2與A/ D轉(zhuǎn)換芯片相連。(3)鍵相信號輸入到FPGA主控芯片內(nèi)部后，通過鍵相倍頻模塊6產(chǎn)生倍頻信號，用 于觸發(fā)振動信號的整周期等相位采樣。(4)主機(jī)向FPGA主控芯片通過PC104總線10發(fā)送初始化并啟動A/D轉(zhuǎn)換的命令， 讀地址譯碼模塊18根據(jù)初始化命令和A/D啟動命令來確定寫操作寄存器的地址。(4) A/D啟動命令發(fā)送后，A/D轉(zhuǎn)換芯片在FPGA主控芯片內(nèi)部的A/D轉(zhuǎn)換控制模塊 12的控制下，對各路振動信號進(jìn)行A/D轉(zhuǎn)換，A/D轉(zhuǎn)換的結(jié)果為14位精度，通過14位并行 的數(shù)據(jù)線傳送給FPGA主控芯片。(5) FPGA主控芯片內(nèi)部的FIFO讀寫控制模塊13將A/D轉(zhuǎn)換的結(jié)果寫入FIFO存儲 器14中。(6)主機(jī)不斷讀取裝置內(nèi)部FIFO存儲器14的滿空狀態(tài)，讀地址譯碼模塊16確定 讀地址為FIFO的狀態(tài)寄存器，讀寫控制模塊17對主機(jī)發(fā)送的讀信號進(jìn)行延時(shí)處理，且將 Iocsie信號置低電平以指示此時(shí)為16位的讀操作。(7)當(dāng)FIFO存儲器14滿時(shí)，配置模塊15允許主機(jī)對FIFO存儲器14進(jìn)行讀數(shù)據(jù) 操作，主機(jī)循環(huán)讀取FIFO存儲器14中的數(shù)據(jù)，直到FIFO存儲器14讀空。
權(quán)利要求
1.基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，包括控制器、A/D轉(zhuǎn)換模塊、給控制器 和A/D轉(zhuǎn)換模塊提供穩(wěn)壓電源的電源模塊，其特征在于所述控制器通過PC104總線與工業(yè) 控制主機(jī)連接，控制器內(nèi)部設(shè)置有將采集自汽輪機(jī)轉(zhuǎn)子的鍵相信號轉(zhuǎn)換成N倍頻率的倍頻 信號的鍵相倍頻模塊(N為2的正整數(shù)次方)、對所述A/D轉(zhuǎn)換模塊進(jìn)行讀寫控制的A/D轉(zhuǎn)換 控制模塊、FIFO存儲器、對FIFO存儲器進(jìn)行讀寫控制的FIFO讀寫控制模塊、以及與PC104 總線通訊連接的PC104通訊模塊，所述A/D轉(zhuǎn)換模塊的輸入端連接采集自汽輪機(jī)轉(zhuǎn)子的多 路振動信號，A/D轉(zhuǎn)換模塊的輸出端與A/D轉(zhuǎn)換控制模塊之間連接有A/D轉(zhuǎn)換的控制信號 線和數(shù)據(jù)信號線，所述鍵相倍頻模塊的輸出端與A/D轉(zhuǎn)換控制模塊相連，A/D轉(zhuǎn)換控制模塊 在所述倍頻信號觸發(fā)下對多路振動信號進(jìn)行整周期等相位采樣并通過控制信號線控制A/D 轉(zhuǎn)換模塊對采樣信號進(jìn)行A/D轉(zhuǎn)換，A/D轉(zhuǎn)換后的數(shù)據(jù)通過數(shù)據(jù)信號線傳輸至A/D轉(zhuǎn)換控制 模塊中，A/D轉(zhuǎn)換控制模塊的輸出端連接所述FIFO存儲器，所述FIFO存儲器通過FIFO讀 寫控制模塊與PC104通訊模塊連接，F(xiàn)IFO讀寫控制模塊將A/D轉(zhuǎn)換后的數(shù)據(jù)寫入FIFO存 儲器中；所述PC104通訊模塊包括對工業(yè)控制主機(jī)發(fā)送的PC104總線讀地址進(jìn)行譯碼以確定所 讀寄存器位置的讀地址譯碼模塊、對工業(yè)控制主機(jī)發(fā)送的PC104總線寫地址進(jìn)行譯碼以確 定所寫寄存器位置的寫地址譯碼模塊、以及對讀、寫控制信號進(jìn)行處理并實(shí)時(shí)向工業(yè)控制 主機(jī)反映當(dāng)前操作狀態(tài)的讀寫控制模塊；該讀寫控制模塊與所述FIFO讀寫控制模塊通訊 連接。
2.如權(quán)利要求1所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于所述 FIFO讀寫控制模塊通過配置模塊與PC104通訊模塊中的讀寫控制模塊連接，所述配置模塊 用于協(xié)調(diào)PC104總線與FIFO存儲器之間的讀、寫操作，當(dāng)FIFO存儲器未滿時(shí)，PC104總線 查詢FIFO存儲器的滿、空狀態(tài)，當(dāng)FIFO存儲器滿時(shí)，PC104總線可以對FIFO存儲器進(jìn)行讀 操作，直到將FIFO存儲器中的數(shù)據(jù)讀空。
3.如權(quán)利要求1或2所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于 所述FIFO存儲器包括第一 FIFO存儲器、第二 FIFO存儲器，所述FIFO讀寫控制模塊對第一 FIFO存儲器、第二 FIFO存儲器采用乒乓讀寫控制當(dāng)?shù)谝?FIFO存儲器寫滿時(shí)，讀第一 FIFO 存儲器，并向第二 FIFO存儲器中寫入數(shù)據(jù)；當(dāng)?shù)谝?FIFO存儲器讀空、第二 FIFO存儲器寫滿 時(shí)，切換讀寫第一、第二 FIFO存儲器，即讀第二 FIFO存儲器，并向第一 FIFO存儲器中寫入 數(shù)據(jù)，如此交替進(jìn)行。
4.如權(quán)利要求1所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于所述 鍵相倍頻模塊由N分頻器、32位加法計(jì)數(shù)器、周期線性預(yù)測器以及減法計(jì)數(shù)器構(gòu)成。
5.如權(quán)利要求1所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于所述 電源模塊包括給所述控制器、A/D轉(zhuǎn)換模塊、電平轉(zhuǎn)換模塊提供穩(wěn)壓電源的穩(wěn)壓模塊，以及 給所述穩(wěn)壓模塊提供電源輸入的DC-DC電源模塊。
6.如權(quán)利要求1所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于所述 控制器帶有可設(shè)置寄存器基地址的撥碼開關(guān)以及可指示控制器運(yùn)行狀態(tài)的狀態(tài)指示燈。
7.如權(quán)利要求1所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于所述 PC104總線與控制器之間設(shè)置有電平轉(zhuǎn)換模塊。
8.如權(quán)利要求1所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于所述控制器采用Altera公司的Cyclone系列FPGA主控芯片，型號為EP1C6QM0。
9.如權(quán)利要求1所述基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，其特征在于所述 A/D轉(zhuǎn)換模塊采用兩片8通道同步采集的高速A/D轉(zhuǎn)換芯片Maxl320，最大采樣通道數(shù)為 16，轉(zhuǎn)換精度為14位。
全文摘要
基于PC104總線的汽輪機(jī)狀態(tài)數(shù)據(jù)獲取裝置，包括控制器、A/D轉(zhuǎn)換模塊、電源模塊，控制器通過PC104總線與工業(yè)控制主機(jī)連接，控制器內(nèi)部設(shè)置有將采集自汽輪機(jī)轉(zhuǎn)子的鍵相信號轉(zhuǎn)換成N倍頻率的倍頻信號的鍵相倍頻模塊、A/D轉(zhuǎn)換控制模塊、FIFO存儲器、PC104通訊模塊，所述A/D轉(zhuǎn)換模塊的輸入端連接采集自汽輪機(jī)轉(zhuǎn)子的多路振動信號，所述鍵相倍頻模塊的輸出端與A/D轉(zhuǎn)換控制模塊相連，A/D轉(zhuǎn)換控制模塊在倍頻信號觸發(fā)下對多路振動信號進(jìn)行整周期等相位采樣并控制A/D轉(zhuǎn)換模塊對采樣信號進(jìn)行A/D轉(zhuǎn)換，A/D轉(zhuǎn)換控制模塊的輸出端連接所述FIFO存儲器，F(xiàn)IFO存儲器通過FIFO讀寫控制模塊與PC104通訊模塊連接。本發(fā)明優(yōu)點(diǎn)體積小、電路精簡、集成度高、可靠性高。
文檔編號F01D21/00GK102032000SQ20101053595
公開日2011年4月27日 申請日期2010年11月9日 優(yōu)先權(quán)日2010年11月9日
發(fā)明者于保華, 楊世錫, 梁文軍 申請人:浙江大學(xué)