金屬電阻元件層Rmn(第2金屬電阻元件層)與實施方式3的金屬電阻元件層Rmn同樣地，通過多個(兩個)接觸插頭CPl分別與多個(兩個)第I配線層Ml連接。
[0176]與此相對地，在第I金屬電阻元件區(qū)域中，通過一個接觸插頭CPl與一個第I配線層Ml連接的金屬電阻元件層Rmn (第I金屬電阻元件層)以包括作為第2金屬電阻元件層的金屬電阻元件層Rmn以及與配線區(qū)域的第2配線層M2相同的層的方式形成在第I絕緣膜S012的上表面上。在第I金屬電阻元件區(qū)域中，除了金屬電阻元件層Rmn配置為夾在第2配線層M2和第I絕緣膜S012的上表面之間這點以外，與配線區(qū)域的結構相同。對于第I金屬電阻元件層Rmn，與第2金屬電阻元件層Rmn同樣地，第2配線層M2以覆蓋其上表面的方式形成。
[0177]即，與覆蓋實施方式3的金屬電阻元件層Rmn的上表面的第2配線層M2同樣地，覆蓋第I以及第2金屬電阻元件層Rmn的上表面的多個(例如兩個)第2配線層M2分別是用于保護金屬電阻元件層Rmn免受來自上層的應力的保護用第2配線層。另一方面，與這些金屬電阻元件層Rmn隔開間隔并在配線區(qū)域的與這些金屬電阻元件層Rmn相同的層(第I絕緣膜S012的上表面上)形成的(例如一個)第2配線層M2是配線用第2配線層。
[0178]第I金屬電阻元件層Rmn和覆蓋其上表面的第2配線層M2形成電容元件。以下對此進行說明。如上所述，金屬電阻元件層Rmn具有金屬配線層Rm和防反射膜層SNl的雙層結構。第2配線層M2以覆蓋防反射膜層SNl的上表面的方式形成。由于具有通過由導電體構成的金屬配線層Rm以及第2配線層M2夾著由絕緣體構成的防反射膜層SNl的結構，因此可以說由此構成電容元件。
[0179]此外，與實施方式3(圖22)的結構進行比較，圖27的結構追加有下面的結構。第2絕緣膜S013以覆蓋保護用以及配線用第2配線層M2的上表面的方式在第I絕緣膜S012上形成，作為其他導電層的接觸插頭CP2從電容元件的第2配線層M2以及配線用第2配線層M2的上表面在Z方向上朝向上側(與基板SUB相反的方向)延伸而形成，在這些接觸插頭CP2各自的正上方形成有第3配線層M3。作為其他導電層的接觸插頭CP2與第3配線層M3連接。因此，在本實施方式中，在金屬電阻元件區(qū)域中形成有至少一個(例如兩個)電阻元件區(qū)域接觸插頭CP1、CP2，在配線區(qū)域中形成有至少一個(在此兩個)配線區(qū)域接觸插頭CPl、CP2。并且在第2絕緣膜S013上第3絕緣膜S014以及鈍化膜SNll以覆蓋第3配線層M3的上表面的方式依次層積。
[0180]第2絕緣膜S013通過第2絕緣膜下層S013a和第2絕緣膜上層S013b而形成，這些結構與第I絕緣膜S012的第I絕緣膜下層S012a以及第I絕緣膜上層S012b相同。接觸插頭CP2通過側底面層CP21和其內部的內部填充層CP22而形成，這些結構與接觸插頭CPl的側底面層CPll以及內部填充層CP12相同。此外，第3配線層M3形成為下層M3a、配線主體M3b和上層M3c依次層積而成。各層M3a?M3c基本上與上述第I以及第2配線層MUM2的各層Mla?Mlc、M2a?M2c相同。
[0181]此外，本實施方式的除此以外的結構與實施方式3的結構大致相同，因此對于同一要素附加同一標號，不重復其說明。
[0182]接著，使用圖28?圖31，說明作為本實施方式的半導體裝置的制造方法的微型計算機芯片(特別是圖27所示的部分)的制造方法。
[0183]參照圖28，與實施方式3同樣地準備基板SUB，第I配線層M1、第I絕緣膜S012、接觸插頭CPl通過與實施方式3相同的處理而形成。其中，在本實施方式中，作為金屬電阻元件區(qū)域，形成有具有第I金屬電阻元件層Rmn的第I金屬電阻元件區(qū)域和具有第2金屬電阻元件層Rmn的第2金屬電阻元件區(qū)域，因此形成有考慮該情況的數目的第I配線層Ml以及接觸插頭CPI。
[0184]參照圖29，在第I金屬電阻元件區(qū)域中，在接觸插頭CPl的正上方以覆蓋該接觸插頭CPl的方式形成至少一個金屬電阻元件層Rmn。此時形成金屬配線層Rm和覆蓋其上表面的防反射膜層SN1。此外，在第2金屬電阻元件區(qū)域中，在沿X方向相互隔開間隔而形成的例如兩個接觸插頭CPl的正上方以橫跨兩個接觸插頭CPl的方式形成一個金屬電阻元件層Rmn。此時形成金屬配線層Rm和覆蓋其上表面的防反射膜層SNl。
[0185]參照圖30，在第I絕緣膜S012上形成多個第2配線層M2。具體而言，在第I以及第2金屬電阻元件區(qū)域中以覆蓋金屬電阻元件層Rmn的上表面的方式形成(例如兩個)保護用第2配線層M2，在配線區(qū)域中，在與第I以及第2金屬電阻元件層Rmn相同的層，以覆蓋第I絕緣膜S012的上表面且與第I配線層Ml在平面上重疊的方式形成(例如一個)配線用第2配線層M2。同時形成保護用第2配線層M2和配線用第2配線層M2。由此，在第I金屬電阻元件區(qū)域中，通過構成第I金屬電阻元件層Rmn的金屬配線層Rm、防反射膜層SNl以及第2配線層M2來形成電容元件。此外，在第2金屬電阻元件區(qū)域中作為電阻元件形成有與(兩個)第I配線層Ml電連接的第2金屬電阻元件層。
[0186]參照圖31，第2絕緣膜S013以覆蓋保護用以及配線用第2配線層M2各自的上表面的方式在第I絕緣膜S012上形成。第2絕緣膜S013形成為具有第2絕緣膜下層S013a以及第2絕緣膜上層S013b，它們通過與構成第I絕緣膜S012的第I絕緣膜下層S012a以及第I絕緣膜上層S012b相同的處理而形成。
[0187]再次參照圖27，接著，多個接觸插頭CP2以從第2絕緣膜S013 (第2絕緣膜上層S013b)的上表面中的各區(qū)域的第2配線層M2的正上方的區(qū)域沿著Z方向延伸成到達第2配線層M2的方式形成。具體而言，首先接觸孔Va2以從第2絕緣膜S013的上表面中圖31的各區(qū)域的第2配線層M2的正上方的區(qū)域沿著Z方向延伸成到達第2配線層M2的方式形成。此后，接觸插頭CP2通過在接觸孔Va2內形成側底面層CP21以及內部填充層CP22而形成。側底面層CP21以及內部填充層CP22也可以通過與側底面層CPll以及內部填充層CP12相同的處理而形成。由此，形成有從保護用以及配線用第2配線層M2各自的上表面在Z方向上向上側(與基板SUB相反的方向)延伸的接觸插頭CP2。
[0188]接著，在第2絕緣膜S013上(在保護用以及配線用第2配線層M2的正上方)，多個(例如兩個)第3配線層M3在X方向上相互隔開間隔而形成，從而分別覆蓋多個導電層CP2。第3配線層M3也可以通過與第I以及第2配線層Ml、M2相同的處理而形成。由此，第3配線層M3和接觸插頭CP2電連接。
[0189]此后，在第2絕緣膜S013上第3絕緣膜S014以及鈍化膜SNll依次形成，從而覆蓋第3配線層M3的上表面。
[0190]接下來，說明本實施方式的作用效果。
[0191]在本實施方式中，從金屬電阻元件層Rmn延伸到第I配線層Ml的接觸插頭CPl能夠使用與在配線區(qū)域中從第2配線層M2延伸到第I配線層Ml的接觸插頭CPl的形成所使用的掩模相同的掩模而形成。這是因為，從金屬電阻元件層Rmn延伸到第I配線層Ml的接觸插頭CPl和在配線區(qū)域中從第2配線層M2延伸到第I配線層Ml的接觸插頭CPl均是從同一面(第I絕緣膜S012的上表面)形成的。
[0192]在本實施方式中，不僅是構成多層配線結構的一部分的配線區(qū)域，構成電容元件的第I金屬電阻元件區(qū)域能夠與為了發(fā)揮作為電阻元件的功能而形成的第2金屬電阻元件區(qū)域同時形成。由此，能夠使具有高速OCO電路的半導體裝置進一步高集成化。
[0193]在本實施方式中，通過在電容元件以及金屬電阻元件層上進一步形成第3配線層M3，金屬電阻元件層Rmn成為不被鈍化膜SNll直接覆蓋的形態(tài)。由此，能夠減少金屬電阻元件層Rmn因受到來自鈍化膜SNll的應力而降低作為高速OCO電路的振蕩器的精度的可能性。
[0194]此外，在本實施方式中也與實施方式3同樣地，金屬電阻元件層Rmn的上表面被第2配線層M2覆蓋，因此該第2配線層M2作為用于避免金屬電阻元件層Rmn被無意地蝕刻的保護膜起作用。
[0195](實施方式5)
[0196]首先使用圖32，說包括本實施方式中的金屬電阻元件層Rmn的、高速OCO電路所構成的多層配線結構的一部分。
[0197]參照圖32，本實施方式的半導體裝置的高速OCO電路所構成的多層配線結構在基板SUB的(一方的)主表面上具有層間絕緣膜S011，在層間絕緣膜SOll上具有在X方向上相互隔開間隔而配置有多個的第I配線層Ml。在層間絕緣膜SOll上，作為第I絕緣膜S012，第I絕緣膜下層S012a以及第I絕緣膜上層S012b依次形成，從而覆蓋多個第I配線層Ml的上表面。進而，第2絕緣膜S013以覆蓋第I絕緣膜S012的上表面的方式形成，進而第3絕緣膜S014以及鈍化膜SNll以覆蓋第2絕緣膜S013的上表面的方式依次形成。
[0198]在本實施方式中也具有金屬電阻元件區(qū)域和配線區(qū)域。在配線區(qū)域中，在第2絕緣膜S013上以與第I配線層Ml在平面上重疊的方式形成有至少一個第2配線層M2。并且，在金屬電阻元件區(qū)域中，在第I絕緣膜S012上，在多個第I配線層Ml中特別是在金屬電阻元件區(qū)域形成的至少一個(例如兩個)第I配線層Ml的正上方配置有(例如一個)金屬電阻元件層Rmn。在此，金屬電阻元件層Rmn在金屬電阻元件區(qū)域中以橫跨在X方向上相互隔開間隔地配置兩個的第I配線層Ml這雙方的方式配置在第I配線層Ml上。
[0199]在配線區(qū)域中，沿著Z方向延伸的配線區(qū)域接觸插頭CP2從第2配線層M2延伸到第I配線層M1，由此第I配線層Ml和第2配線層M2電連接。此外，在金屬電阻元件區(qū)域中，電阻元件區(qū)域接觸插頭CPl從金屬電阻元件層Rmn沿著Z方向延伸到第I配線層Ml。由此，多個接觸插頭CP1、CP2各自在Z方向上延伸到第2配線層。
[0200]此外，本實施方式的除此以外的結構與實施方式I的結構大致相同，因此對于同一要素附加同一標號，不重復其說明。
[0201]接著，使用圖33?圖34，說明作為本實施方式的半導體裝置的制造方法的微型計算機芯片(特別是圖32所示的部分)的制造方法。
[0202]參照圖33，與實施方式I同樣地準備基板SUB，在其(一方的)主表面的上方形成有層間絕緣膜soil。此后，進行與上述圖4、5、10、11相同的處理。具體而言，在基板SUB的主表面上形成有多個第I配線層M1，以覆蓋其上表面的方式形成有第I絕緣膜S012。對于多個第I配線層Ml中的至少一個第I配線層Ml特別是金屬電阻元件區(qū)域的第I配線層Ml，至少一個(例如兩個)接觸插頭CPl以從第I絕緣膜S012 (第I絕緣膜上層S012b)的上表面中與第I配線層Ml在平面上重疊的區(qū)域在Z方向上延伸到其正下方的第I配線層的方式形成。
[0203]在此前形成的接觸插頭CPl的正上方，例如一個金屬電阻元件層Rmn以分別橫跨并覆蓋兩個接觸插頭CPl的方式形成于金屬電阻元件區(qū)域。接著，第2絕緣膜S013以覆蓋金屬電阻元件層Rmn和第I絕緣膜S012的上表面的方式形成。
[0204]接下來，在先前的工序中特別是未形成接觸插頭CPl的配線區(qū)域中，形成有作為導電層的接觸插頭CP2(其他導電層)，該接觸插頭CP2從第2絕緣膜S013的上表面中的與至少一個第I配線層Ml在平面上重疊的區(qū)域在Z方向上延伸到其正下方的第I配線層Mlo該接觸插頭CP2的結構與實施方式4的接觸插頭CP2相同。
[0205]參照圖34，在第2絕緣膜S013上形成有至少一個第2配線層M2，從而覆蓋接觸插頭 CP2o
[0206]再次參照圖32，此后，在第2絕緣膜S013上第3絕緣膜S014以及鈍化膜SNll依次形成，從而覆蓋第2配線層M2的上表面。此外，省略的工序的詳情基本上與上述各實施方式相同。
[0207]接下來，說明本實施方式的作用效果。
[0208]在本實施方式中，金屬電阻元件層Rmn配置為比作為最上層的配線層的第2配線層M2靠下側(基板SUB側)。由此，能夠減少金屬電阻元件層Rmn因受到來自鈍化膜SNll的應力而降低作為高速OCO電路的振蕩器的精度的可能性。
[0209](實施方式6)
[0210]首先，使用圖35，說明包括本實施方式中的金屬電阻元件層Rmn的、高速OCO電路所構成的多層配線結構的一部分。
[0211]參照圖35，本實施方式的半導體裝置的高速OCO電路所構成的多層配線結構在基板SUB的(一方的)主表面上具有層間絕緣膜S011，在層間絕緣膜SOll上具有至少一個第I配線層Ml。在層間絕緣膜SOll上，作為第I絕緣膜S012，第I絕緣膜下層S012a以及第I絕緣膜上層S012b依次形成，從而覆蓋多個第I配線層Ml的上表面。進而第2絕緣膜S013以覆蓋第I絕緣膜S012的上表面的方式形成，進而第3絕緣膜S014以及鈍化膜SNll以覆蓋第2絕緣膜S013的上表面的方式依次形成。
[0212]在本實施方式中也具有金屬電阻元件區(qū)域和配線區(qū)域。在配線區(qū)域中，在第2絕緣膜S013上配置有與第I配線層Ml在平面上重疊例如一個第2配線層M2。此外，在金屬電阻元件區(qū)域中，在第2絕緣膜S013上，多個(例如兩個)第2配線層M2以與金屬電阻元件層Rmn在平面上重疊的方式在X方向上相互隔開間隔地配置。
[0213]在金屬電阻元件區(qū)域中，金屬電阻元件層Rmn配置為覆蓋構成第I絕緣膜S012的第I絕緣膜上層S012b的上表面，并且配置于在金屬電阻元件區(qū)域配置的至少一個(例如兩個)第2配線層M2的正下方。
[0214]在金屬電阻元件區(qū)域中，電阻元件區(qū)域接觸插頭CPl形成為分別從至少一個(例如兩個)第2配線層M2沿著Z方向延伸成到達金屬電阻元件層Rmn。在此，接觸插頭CPl與金屬電阻元件層Rmn連接，從而到達構成金屬電阻元件層Rmn的金屬配線層Rm。與實施方式I同樣地，在配線區(qū)域中配線區(qū)域接觸插頭CPl以從第2配線層M2到達與其在俯視視角中重疊的第I配線層Ml的方式沿著Z方向(從第2配線層M2朝向金屬電阻元件層Rmn的方向)延伸，并將第2配線層M2和第I配線層Ml電連接。
[0215]此外，本實施方式的除此以外的結構與實施方式I的結構大致相同，因此對于同一要素附加同一標號，不重復其說明。
[0216]接著，使用圖36?圖38，說明作為本實施方式的半導體裝置的制造方法的微型計算機芯片(特別是圖35所示的部分)的制造方法。
[0217]參照圖36，與實施方式I同樣地準備基板SUB，在其(一方的)主表面的上方形成有層間絕緣膜soil。此后，進行與上述圖17、18相同的處理。具體而言，例如在配線區(qū)域形成至少一個第I配線層M1，第I絕緣膜S012(第I絕緣膜下層S012a以及第I絕緣膜上層S012b)以覆蓋第I配線層Ml的上表面的方式形成。
[0218]金屬電阻元件層Rmn以覆蓋第I絕緣膜上層S012b的上表面的方式形成。在此，金屬電阻元件層Rmn形成在與形成有第I配線層Ml的區(qū)域在平面上不同的區(qū)域。具體而言，上述第I配線層Ml形成于配線區(qū)域，與此相對地，金屬電阻元件層Rmn形成于金屬電阻元件區(qū)域。
[0219]參照圖37，第2絕緣膜S013以覆蓋金屬電阻元件層Rmn以及第I絕緣膜S012的上表面的方式形成。接下來，形成從第2絕緣膜S013的上表面沿與基板SUB的主表面交叉的方向(即Z方向)朝向金屬電阻元件層Rmn延伸的多個導電層CPl (接觸插頭CPl)。在此，接觸插頭CPl在配線區(qū)域中形成為從第2配線層M2到達第I配線層Ml，并在金屬電阻元件區(qū)域中形成為從第2配線層到達金屬電阻元件層Rmn。
[0220]參照圖38，在金屬電阻元件區(qū)域以及配線區(qū)域中，均是以分別覆蓋形成的多個接觸插頭CPl的方式形成有多個第2配線層M2。
[0221]再次參照圖35，此后，在第2絕緣膜S013上第3絕緣膜S014以及鈍化膜SNll依次形成，從而覆蓋第2配線層M2的上表面。此外，省略的工序的詳情基本上與上述各實施方式相同。
[0222]接下來，說明本實施方式的作用效果。