[0123]其中，在圖12?圖15的結(jié)構(gòu)中，配線區(qū)域中的接觸插頭CPl沿著Z方向延伸的深度和金屬電阻元件區(qū)域中的接觸插頭CPl沿著Z方向延伸的深度不同，具體而言配線區(qū)域中的接觸插頭CPl的上述深度比金屬電阻元件區(qū)域中的接觸插頭CPl深。配線區(qū)域中的接觸插頭CPl的接觸孔Val和金屬電阻元件區(qū)域中的接觸插頭CPl的接觸孔Val同時形成，由此，存在為了在配線區(qū)域和金屬電阻元件區(qū)域形成不同深度的接觸孔Val而難以控制絕緣膜S013等的蝕刻的深度的情況。
[0124]從上述觀點出發(fā)，如圖3以及圖4?圖8所示，優(yōu)選金屬電阻元件區(qū)域中的接觸插頭CPl (電阻元件區(qū)域接觸插頭CPl)和配線區(qū)域中的接觸插頭CPl (配線區(qū)域接觸插頭CP1)的z方向上的深度相等。在此，相等是指包括兩者的深度完全相同的情況、和兩者的深度雖然并非完全相同但也不能說明顯不同的在誤差程度內(nèi)不同的情況這雙方。例如包括兩區(qū)域的接觸插頭CPl中深的一方和淺的一方的深度的差為深的一方的深度的5%以下的情況。
[0125]由此，能夠?qū)⒂糜谛纬山饘匐娮柙^(qū)域中的接觸插頭CPl的接觸孔Val的深度和用于形成配線區(qū)域中的接觸插頭CPl的接觸孔Val的深度設(shè)為相等，因此不用分別控制雙方的接觸孔Val的深度，而能夠同時形成雙方的接觸孔Val。由此，能夠削減制造成本。
[0126](實施方式2)
[0127]首先，使用圖16說明包括本實施方式中的金屬電阻元件層Rmn的高速OCO電路所構(gòu)成的多層配線結(jié)構(gòu)的一部分。
[0128]參照圖16，本實施方式的半導(dǎo)體裝置的高速OCO電路所構(gòu)成的多層配線結(jié)構(gòu)與實施方式I的該多層配線結(jié)構(gòu)進行比較，在以下的方面不同。
[0129]在本實施方式中，多個第2配線層M2在X方向上相互隔開間隔地配置，從而覆蓋第I絕緣膜S012的上表面。未形成第2絕緣膜S013，在第I絕緣膜S012 (第I絕緣膜上層S012b)上第3絕緣膜S014以及鈍化膜SNll形成為依次層積而成，從而覆蓋第2配線層M2的上表面。
[0130]金屬電阻元件層Rmn在金屬電阻元件區(qū)域中配置于比第2配線層M2靠Z方向上的第I配線層Ml側(cè)(即下側(cè))即可。在此，金屬電阻元件層Rmn覆蓋構(gòu)成第I絕緣膜S012的第I絕緣膜下層S012a (薄膜絕緣層)的上表面，并且配置于金屬電阻元件區(qū)域所配置的例如兩個第2配線層M2的正下方。S卩，金屬電阻元件層Rmn和(金屬電阻元件區(qū)域中的)第2配線層M2在俯視視角中重疊。第I絕緣膜下層S012a形成為覆蓋第I配線層Ml的上表面以及形成有第I配線層Ml的表面(層間絕緣膜SOll的上表面)這雙方。
[0131]其結(jié)果是，在本實施方式中，在金屬電阻元件區(qū)域未形成第I配線層M1，第I配線層Ml僅形成在配線區(qū)域的層間絕緣膜SOll上。該第I配線層Ml至少形成一個(例如在配線區(qū)域)。
[0132](例如兩個)接觸插頭CPl形成為從金屬電阻元件區(qū)域中的例如兩個第2配線層M2分別沿著Z方向延伸成到達金屬電阻元件層Rmn。在此，接觸插頭CPl以將構(gòu)成金屬電阻元件層Rmn的金屬配線層Rm貫通的方式與金屬電阻元件層Rmn連接。
[0133]與實施方式I同樣地，配線區(qū)域中的接觸插頭CPl以從(例如一個)第2配線層M2到達與其在俯視視角中重疊的(例如一個)第I配線層Ml的方式向Z方向的下側(cè)(向存在金屬電阻元件層Rmn的方向)延伸，從而將第2配線層M2和第I配線層Ml電連接。
[0134]在本實施方式中，金屬電阻元件區(qū)域中的接觸插頭CPl和配線區(qū)域中的接觸插頭CPl的Z方向上的深度相等。在此，相等是指，與實施方式I同樣地，不限于完全相同的情況而還包括具有誤差程度的差的情況。
[0135]配線區(qū)域的接觸插頭CPl從第2配線層M2延伸到第I配線層M1，金屬電阻元件區(qū)域的接觸插頭CPl從第2配線層M2延伸到金屬電阻元件層Rmn。第I配線層Ml配置在層間絕緣膜SOll上，金屬電阻元件層Rmn配置在第I絕緣膜下層S012a上。第I配線層Ml和金屬電阻元件層Rmn盡管形成于不同的層，但各自的接觸插頭CPl的深度相等的原因是，第I配線層Ml和金屬電阻元件層Rmn的(Z方向上的)厚度不同。
[0136]由此，第I配線層Ml和金屬電阻元件層Rmn形成于不同的層，從而金屬電阻元件區(qū)域的電阻元件區(qū)域接觸插頭CPl和配線區(qū)域的配線區(qū)域接觸插頭CPl的Z方向上的深度能夠形成為相等，其結(jié)果是，不需要分別控制金屬電阻元件區(qū)域和配線區(qū)域的接觸孔Val的深度。因此，能夠使工序簡單，削減制造成本。
[0137]此外，本實施方式除此以外的結(jié)構(gòu)與實施方式I的結(jié)構(gòu)大致相同，因此對于同一要素附加同一標號，不重復(fù)其說明。
[0138]接著，使用圖17?圖21，說明作為本實施方式的半導(dǎo)體裝置的制造方法的微型計算機芯片(特別是圖16所示的部分)的制造方法。此外，基本上附加與實施方式I相同的標號的同一結(jié)構(gòu)要素只要是沒有特別的記載，就由與實施方式I相同的材質(zhì)構(gòu)成且通過與實施方式I相同的處理形成(以下的各實施方式中也相同)。
[0139]參照圖17，與實施方式I同樣地準備基板SUB，在其(一方的)主表面的上方形成有層間絕緣膜soil。
[0140]在層間絕緣膜SOll的上方形成有至少一個第I配線層Ml。在此，在配線區(qū)域形成有例如一個第I配線層Ml。
[0141]參照圖18，第I絕緣膜下層S012a(薄膜絕緣層)通過所謂的HDP-CVD法形成，從而覆蓋第I配線層Ml的上表面以及形成該第I配線層Ml的層間絕緣膜SOll的表面這雙方。
[0142]參照圖19，金屬電阻元件層Rmn以覆蓋第I絕緣膜下層S012a的上表面的方式形成。在此，金屬電阻元件層Rmn形成于與形成有第I配線層Ml的區(qū)域在平面上不同的區(qū)域。具體而言，上述第I配線層Ml形成于配線區(qū)域，與此相對地，金屬電阻元件層Rmn形成于金屬電阻元件區(qū)域。此外，金屬電阻元件層Rmn與實施方式I同樣地具有金屬配線層Rm和防反射膜層SNl的雙層結(jié)構(gòu)，這些層以俯視視角中的條紋狀進行圖案形成。
[0143]參照圖20，首先第I絕緣膜上層S012b以覆蓋金屬電阻元件層Rmn的上表面的方式在第I絕緣膜下層S012a上形成，其上表面以通過CMP法成為平坦狀的方式被拋光。由此，第I配線層Ml以及金屬電阻元件層Rmn的上表面被第I絕緣膜S012覆蓋。此外，在此，金屬電阻元件層Rmn的上表面僅被第I絕緣膜S012中的第I絕緣膜上層S012b覆蓋，沒有被第I絕緣膜下層S012a覆蓋，但是在此情況下也表達為金屬電阻元件層Rmn被第I絕緣膜S012覆蓋。
[0144]接下來，多個導(dǎo)電層CPl從第I絕緣膜S012的上表面沿與基板SUB的主表面交叉的方向(即Z方向)朝向金屬電阻元件層Rmn延伸而形成。
[0145]具體而言，在例如金屬電阻元件區(qū)域中，例如兩個接觸孔Val以與金屬電阻元件層Rmn在平面上重疊的方式相互隔開間隔而形成。該兩個接觸孔Val形成為從第I絕緣膜S012的上表面到達金屬電阻元件層Rmn。同樣地，在例如配線區(qū)域中，例如一個接觸孔Val形成為從第I絕緣膜S012的上表面中的圖20中的一個第I配線層Ml的正上方的區(qū)域沿著Z方向延伸成到達第I配線層Ml。此后，通過在接觸孔Val內(nèi)形成側(cè)底面層CPll以及內(nèi)部填充層CP12，從而形成有接觸插頭CPI。
[0146]參照圖21，多個第2配線層M2在X方向上相互隔開間隔而形成，從而在第I絕緣膜S012上分別覆蓋多個導(dǎo)電層CPl。
[0147]通過該第2配線層M2的形成，金屬電阻元件區(qū)域的接觸插頭CPl可以說形成為從第2配線層M2到達金屬電阻元件層Rmn，配線區(qū)域的接觸插頭CPl可以說形成為從第2配線層M2到達第I配線層Ml。此外，金屬電阻元件層Rmn形成為比多個第2配線層M2在Z方向上靠第I配線層Ml側(cè)(下側(cè))，并且形成在多個第2配線層M2中的至少一個(金屬電阻元件區(qū)域的)第2配線層M2的正下方。此外，金屬電阻元件區(qū)域的接觸插頭CPl和配線區(qū)域的接觸插頭CPl在其Z方向上的深度相等。
[0148]再次參照圖16，此后，在第I絕緣膜S012上第3絕緣膜S014以及鈍化膜SNll依次形成，從而覆蓋第2配線層M2的上表面。
[0149]接下來，說明本實施方式的作用效果。
[0150]在本實施方式中，從金屬電阻元件區(qū)域的第2配線層M2延伸到金屬電阻元件層Rmn的接觸插頭CPl能夠使用與從配線區(qū)域中第2配線層M2延伸到第I配線層Ml的接觸插頭CPl的形成所使用的掩模相同的掩模而形成。這是因為，金屬電阻元件區(qū)域的接觸插頭CPl和配線區(qū)域的接觸插頭CPl均是從同一面(第I絕緣膜S012的上表面)形成的。因此，不需要單獨準備僅用于形成例如用于與金屬電阻元件層Rmn連接的接觸插頭CPl的掩模，能夠使用多層配線結(jié)構(gòu)的形成用的掩模來形成金屬電阻元件層Rmn用的接觸插頭CP1。因此，能夠削減制造成本。
[0151]在本實施方式中，與實施方式I的圖3?圖8的結(jié)構(gòu)同樣地，能夠?qū)⒂糜谛纬山饘匐娮柙^(qū)域中的接觸插頭CPl的接觸孔Val的深度、和用于形成配線區(qū)域中的接觸插頭CPl的接觸孔Val的深度設(shè)為相等，能夠同時形成雙方的接觸孔Val，而不用分別控制雙方的接觸孔Val的深度。因此，能夠削減制造成本。
[0152]通過將用于形成金屬電阻元件區(qū)域中的接觸插頭CPl的接觸孔Val的深度和用于形成配線區(qū)域中的接觸插頭CPl的接觸孔Val的深度設(shè)為相等，能夠?qū)烧叩纳疃茸儨\，能夠使內(nèi)部填充層CP12等向接觸孔Val的埋入變得容易。
[0153]此外，在本實施方式中，在金屬電阻元件層Rmn的正上方形成有第2配線層M2，因此金屬電阻元件層Rmn成為不被鈍化膜SNll直接覆蓋的形態(tài)。因此，能夠減少金屬電阻元件層Rmn因受到來自鈍化膜SNll的應(yīng)力而降低作為高速OCO電路的振蕩器的精度的可能性。
[0154](實施方式3)
[0155]首先使用圖22，說明包括本實施方式中的金屬電阻元件層Rmn的、高速OCO電路所構(gòu)成的多層配線結(jié)構(gòu)的一部分。
[0156]參照圖22，本實施方式的半導(dǎo)體裝置的高速OCO電路所構(gòu)成的多層配線結(jié)構(gòu)與實施方式I的該多層配線結(jié)構(gòu)進行比較，在以下的方面不同。
[0157]在本實施方式中，在第I絕緣膜S012上，在多個第I配線層Ml中的特別是在金屬電阻元件區(qū)域形成的(例如兩個)第I配線層Ml的正上方配置有(例如一個)金屬電阻元件層Rmn。在此，金屬電阻元件層Rmn以橫跨在金屬電阻元件區(qū)域中在X方向上相互隔開間隔地配置兩個的第I配線層Ml這雙方的方式配置在第I配線層Ml上。
[0158]另一方面，在第I絕緣膜S012上配置有多個第2配線層M2。多個第2配線層M2在此是指，以覆蓋在第I絕緣膜S012的上表面上形成的金屬電阻元件層Rmn的上表面的方式配置的第2配線層M2、和以在配線區(qū)域中與第I配線層Ml在平面上重疊的方式配置在第I絕緣膜S012的上表面上的第2配線層M2這雙方。由此，在本實施方式中，多個第2配線層M2中的至少一個形成為覆蓋金屬電阻元件層Rmn的上表面。
[0159]在金屬電阻元件區(qū)域以及配線區(qū)域中，均是接觸插頭CPl形成為從在第I絕緣膜S012的上表面中分別與多個第I配線層Ml在平面上重疊的區(qū)域沿Z方向延伸到多個第I配線層Ml中的至少一個。具體而言，在金屬電阻元件區(qū)域中，接觸插頭CPl形成為從在其上方載置有第2配線層M2的金屬電阻元件層Rmn (金屬配線層Rm)沿著Z方向延伸到其正下方的第I配線層Ml。此外，在配線區(qū)域中，接觸插頭CPl形成為從第2配線層M2沿著Z方向延伸到其正下方的第I配線層Ml。由此，在金屬電阻元件區(qū)域中金屬配線層Rm和其正下方的第I配線層Ml通過接觸插頭CPl電連接，在配線區(qū)域中第2配線層M2和其正下方的第I配線層Ml通過接觸插頭CPl電連接。
[0160]在本實施方式中，未形成第2絕緣膜S013，而在配線區(qū)域以及金屬電阻元件區(qū)域均是在第I絕緣膜S012上形成有第3絕緣膜S014以及鈍化膜SNl I，從而覆蓋第2配線層M2的上表面。
[0161 ] 參照圖23，在本實施方式中，優(yōu)選金屬電阻元件層Rmn具有比在其上表面上載置的第2配線層M2在俯視視角中大的尺寸。因此，優(yōu)選金屬電阻元件層Rmn上的第2配線層M2配置為其中央部在俯視視角中與金屬電阻元件層Rmn的中央部大致一致，且配置為在金屬電阻元件層Rmn的最外緣和第2配線層M2的最外緣之間具有恒定寬度的(金屬電阻元件層Rmn外周附近的)區(qū)域。
[0162]此外，本實施方式的除此以外的結(jié)構(gòu)與實施方式I的結(jié)構(gòu)大致相同，因此對于同一要素附加同一標號，不重復(fù)其說明。
[0163]接著，使用圖24?圖26，說明作為本實施方式的半導(dǎo)體裝置的制造方法的微型計算機芯片(特別是圖22所示的部分)的制造方法。
[0164]參照圖24，與實施方式I同樣地準備基板SUB，在其(一方的)主表面的上方形成層間絕緣膜soil。接著，在層間絕緣膜SOll的上方，多個第I配線層Ml在X方向上相互隔開間隔而形成。接著，第I絕緣膜下層S012a和第I絕緣膜上層S012b以覆蓋多個第I配線層Ml的上表面的方式形成為第I絕緣膜S012，其上表面通過CMP法拋光。
[0165]接著，多個接觸插頭CPl從第I絕緣膜S012的上表面沿與基板SUB的主表面交叉的方向(即Z方向)延伸到其正下方(在平面上重疊的區(qū)域)的第I配線層Ml而形成。在此，在金屬電阻元件區(qū)域以及配線區(qū)域，接觸插頭CPl均是以從第I絕緣膜S012的上表面中的圖24中的一個第I配線層Ml的正上方的區(qū)域沿著Z方向延伸成到達第I配線層Ml的方式形成。
[0166]參照圖25，在第I絕緣膜S012的上表面上，例如在金屬電阻元件區(qū)域的在X方向上相互隔開間隔而形成的兩個接觸插頭CPl的正上方，至少一個金屬電阻元件層Rmn以橫跨兩個接觸插頭CPl的方式形成。
[0167]參照圖26，在第I絕緣膜S012上形成有多個第2配線層M2。具體而言，在金屬電阻元件區(qū)域中，第2配線層M2以覆蓋金屬電阻元件層Rmn的上表面的方式形成，在配線區(qū)域中，第2配線層M2以覆蓋第I絕緣膜S012的上表面且與第I配線層Ml在平面上重疊的方式形成。
[0168]再次參照圖22，此后，在第I絕緣膜S012上第3絕緣膜S014以及鈍化膜SNll依次形成，從而覆蓋第2配線層M2的上表面。
[0169]接下來，說明本實施方式的作用效果。
[0170]在本實施方式中，金屬電阻元件層Rmn的上表面被作為與配線區(qū)域的第2配線層M2相同的層的第2配線層M2覆蓋，該第2配線層M2具有保護金屬電阻元件層Rmn的作用，從而成為相對于其正下方的金屬電阻元件層Rmn的保護膜。由此，能夠進一步提高金屬電阻元件層Rmn的可靠性，能夠進一步提高高速OCO電路的可靠性。特別是，通過該保護膜，在構(gòu)成第2配線層M2的鋁材料進行干蝕刻時，能夠減少產(chǎn)生其正下方的金屬電阻元件層Rmn被無意地蝕刻而對其形狀帶來不良情況等問題的可能性。
[0171]此外，在本實施方式中，從金屬電阻元件層Rmn延伸到第I配線層Ml的接觸插頭CPl能夠使用與從配線區(qū)域中第2配線層M2延伸到第I配線層Ml的接觸插頭CPl的形成所使用的掩模相同的掩模來形成。這是因為，從金屬電阻元件層Rmn延伸到第I配線層Ml的接觸插頭CPl和在配線區(qū)域中從第2配線層M2延伸到第I配線層Ml的接觸插頭CPl中的任一方均從同一面(第I絕緣膜S012的上表面)形成。
[0172](實施方式4)
[0173]首先使用圖27，說明包括本實施方式中的金屬電阻元件層Rmn的、高速OCO電路所構(gòu)成的多層配線結(jié)構(gòu)的一部分。
[0174]參照圖27，首先在本實施方式中也形成有金屬電阻元件區(qū)域和配線區(qū)域，在金屬電阻元件區(qū)域中第2配線層M2以覆蓋金屬電阻元件層Rmn的上表面的方式形成。在這一點上本實施方式與實施方式3相同。
[0175]其中，在本實施方式中，金屬電阻元件區(qū)域分為第I金屬電阻元件區(qū)域和第2金屬電阻元件區(qū)域這兩個金屬電阻元件區(qū)域，在兩個金屬電阻元件區(qū)域各自配置有至少一個金屬電阻元件層Rmn。其中，第2金屬電阻元件區(qū)域中的