半導體裝置的制造方法
【專利摘要】一種半導體裝置，提高半導體裝置的可靠性。半導體裝置具有布線基板(10)，布線基板具有：多個球柵(13A、13B)，形成在芯層(11)的下表面；阻焊膜(15)，覆蓋芯層的下表面；過孔導體層(14A)，貫通芯層(11)，與球柵(13A、13B)連接；以及上表面布線(12)，形成在芯層的上表面，在一端具有鍵合區(qū)(12A)，另一端與過孔導體層(14A)連接。還具有配置在布線基板(10)之上的半導體芯片(1)和與球柵(13A、13B)連接的焊球(20)。阻焊膜(15)具有使芯層(11)的下表面露出的削除部(16)，上表面布線(12)具有細線部和粗線部，在俯視時，粗線部與削除部(16)重疊。
【專利說明】
半導體裝置
技術領域
[0001]本實用新型涉及半導體裝置，特別是涉及有效地應用于在布線基板上搭載了半導體芯片的半導體裝置中的技術。
【背景技術】
[0002]在日本特開2005-79129號公報(專利文獻I)的摘要中公開有如下的塑料封裝10，該塑料封裝10具有使不與鍍敷引線16連結(jié)的多個第二導體布線圖案17a短路的第一引線
18、連接第一引線18的連線19以及通過第二引線18a與鍍敷引線16連結(jié)的第一導體布線圖案17。并且，公開了如下內(nèi)容:通過在將第一導體布線圖案17與連線19連接的狀態(tài)下進行電解鍍敷，從而隔著第一導體布線圖案17在第二導體布線圖案17a上形成電解鍍敷覆膜15;以及在形成電解鍍敷覆膜15之后，通過削除部21削除連線19而使多個第二導體布線圖案17a之間斷線。
[0003]在日本特開2014-82299號公報(專利文獻2)的(0010)段落和(0012)段落中公開有如下的內(nèi)容:為了防止回蝕槽(對應于專利文獻I的“削除部21”)橫穿半導體芯片時產(chǎn)生的半導體芯片的裂紋，在半導體芯片的內(nèi)部區(qū)域中對橫穿半導體芯片的回蝕槽進行分割。
[0004]現(xiàn)有技術文獻
[0005]專利文獻
[0006]專利文獻I:日本特開2005-79129號公報
[0007]專利文獻2:日本特開2014-82299號公報
[0008]本申請實用新型人對BGA(Ball Grid Array，球柵陣列)型的半導體裝置進行了研究，發(fā)現(xiàn)了以下的問題。
[0009]本申請實用新型人研究的BGA(Ball Grid Array，球柵陣列)型的半導體裝置具有:布線基板;搭載在布線基板的上表面的半導體芯片;形成在布線基板的上表面的上表面布線和多個鍵合區(qū)；連接半導體芯片的鍵合焊盤與鍵合區(qū)的多個導線；以及覆蓋布線基板的上表面、半導體芯片以及多個導線的密封體。而且，半導體裝置具有設置在布線基板的下表面的多個球柵、與多個球柵連接的焊球。在多個鍵合區(qū)和多個球柵的表面上，雖然通過電解鍍敷法而形成有鎳和金的鍍膜，但是與專利文獻I或2同樣，在形成鍍膜之后，通過削除部(回蝕槽、開口部)削除了連線。并且，削除部配置在布線基板的下表面的沒有配置有球柵的區(qū)域，各個削除部為長方形，其長邊沿著布線基板的邊而延伸。削除部(回蝕槽)的配置與專利文獻2不同，配置在半導體芯片的內(nèi)部區(qū)域或外部區(qū)域，不構(gòu)成橫穿半導體芯片的邊的結(jié)構(gòu)。
[0010]根據(jù)本申請實用新型人的研究，在對半導體裝置實施的溫度循環(huán)測試中，可知產(chǎn)生布線基板的上表面布線斷線的問題。此處，溫度循環(huán)測試是，評價半導體裝置是否能承受在儲存中、輸送中或使用中有可能會遭遇到的溫度變化的可靠性測試，在半導體裝置中以預定次數(shù)(循環(huán))交替地施加最低溫度和最高溫度。在I循環(huán)中，使半導體裝置的保存溫度按照常溫、最低溫度、常溫、最高溫度、常溫的順序變化。并且，在溫度循環(huán)測試中，例如，以最低溫度為_60°C、最高溫度為150°C、300循環(huán)的條件實施。
[0011]另外，布線基板由芯層、形成在芯層的兩面(上表面和下表面)的上表面布線和下表面布線、覆蓋上表面布線和下表面布線的阻焊膜構(gòu)成，在布線基板的下表面上設置有作為阻焊膜的開口的長方形的削除部。
[0012]在上述的溫度循環(huán)測試中，雖然布線基板和半導體芯片膨脹、收縮重復，但是布線基板與半導體芯片的熱膨脹系數(shù)不同，因此在布線基板上產(chǎn)生應力。并且，該應力集中在長方形的削除部的角部而在角部的阻焊膜上產(chǎn)生裂紋。接著，沿著長方形的削除部的長邊，在布線基板的芯層上產(chǎn)生裂紋，該芯層的裂紋到達上表面布線，產(chǎn)生上表面布線的斷線。即，可知產(chǎn)生在俯視時位于削除部的(重疊、交叉)上表面布線斷線的問題。關于上表面布線的斷線，在俯視時，在與半導體芯片重疊的削除部中顯著地產(chǎn)生。
【實用新型內(nèi)容】
[0013]本實用新型的目的在于，提供防止布線基板的上表面布線的斷線而可靠性高的半導體裝置。
[0014]從本說明書的記載和附圖可以明確本實用新型的上述以及其他的目的和新的特征。
[0015]如果簡單說明公開于本申請的實用新型中的代表性的實用新型的概要，則如下所述。
[0016]S卩，作為本申請實用新型的一方式的半導體裝置具有布線基板、半導體芯片、導線、密封體以及焊球，所述布線基板具有:芯層，具有上表面和下表面;多個球柵，形成在所述芯層的所述下表面;阻焊膜，覆蓋所述芯層的所述下表面;過孔導體層，貫通所述芯層，與所述球柵連接；以及上表面布線，形成在所述芯層的所述上表面，在所述上表面布線的一端具有鍵合區(qū)，所述上表面布線的另一端與所述過孔導體層連接，所述半導體芯片配置在所述布線基板之上，且具有鍵合焊盤，所述導線連接所述鍵合焊盤與所述鍵合區(qū)，所述密封體對所述半導體芯片和所述導線進行密封，所述焊球與所述球柵連接，所述阻焊膜具有使所述芯層的所述下表面露出的削除部，所述上表面布線具有:細線部，具有第一布線寬度；以及粗線部，具有比所述第一布線寬度大的第二布線寬度，在俯視時所述粗線部與所述削除部重疊。
[0017]此外，優(yōu)選所述削除部為角部呈圓弧狀的大致四邊形。
[0018]此外，優(yōu)選所述削除部為圓形。
[0019]此外，優(yōu)選在所述上表面布線的延伸方向上，所述上表面布線的所述粗線部橫穿所述削除部。
[0020]此外，優(yōu)選所述削除部在俯視時與所述半導體芯片重疊。
[0021]作為本申請實用新型的另一方式的半導體裝置具有布線基板、半導體芯片、導線、密封體以及焊球，所述布線基板具有:芯層，具有上表面和下表面;多個球柵，形成在所述芯層的所述下表面;阻焊膜，覆蓋所述芯層的所述下表面;過孔導體層，貫通所述芯層，與所述球柵連接；以及第一上表面布線和第二上表面布線，形成在所述芯層的所述上表面，在所述第一上表面布線和第二上表面布線的一端具有鍵合區(qū)，所述第一上表面布線和第二上表面布線的另一端與所述過孔導體層連接，所述半導體芯片配置在所述布線基板之上，并具有鍵合焊盤，該鍵合焊盤形成在具有第一邊、第二邊、第三邊以及第四邊的四邊形的主面上，所述導線連接所述鍵合焊盤與所述鍵合區(qū)，所述密封體對所述半導體芯片和所述導線進行密封，所述焊球與所述球柵連接，所述阻焊膜具有使所述芯層的所述下表面露出的第一削除部和第二削除部，所述第一上表面布線橫穿所述第一削除部而延伸，所述第二上表面布線橫穿所述第二削除部而延伸，所述第一削除部和所述第二削除部沿著所述半導體芯片的所述第一邊，在所述第一邊的延伸方向上并列配置。
[0022]此外，優(yōu)選在所述第一邊的延伸方向上，所述第一削除部的寬度比所述第一削除部與所述第二削除部的間隔小。
[0023]此外，優(yōu)選從所述第一邊到所述第一削除部為止的距離比從所述第一邊到所述第二削除部為止的距離小。
[0024]此外，優(yōu)選所述第一削除部和所述第二削除部在俯視時與所述半導體芯片重疊。
[0025]此外，優(yōu)選所述第一削除部和所述第二削除部為角部呈圓弧狀的大致四邊形。
[0026]此外，優(yōu)選所述第一上表面布線具有:細線部，具有第一布線寬度；以及粗線部，具有比所述第一布線寬度大的第二布線寬度，在俯視時，所述粗線部橫穿所述第一削除部。
[0027]如果簡單說明通過公開于本申請的實用新型中的代表性的實用新型得到的效果，則如下所述。
[0028]S卩，根據(jù)本申請實用新型的一方式，能夠提高半導體裝置的可靠性。
【附圖說明】
[0029]圖1是本實用新型的實施方式的半導體裝置的主要部分剖視圖。
[0030]圖2是本實用新型的實施方式的半導體裝置的主要部分俯視圖。
[0031]圖3是示出圖2的A部中的上表面布線的配置的圖。
[0032]圖4是示出圖2的A部中的下表面布線的配置的圖。
[0033]圖5是圖3的上表面布線的主要部分放大圖。
[0034]圖6是本實用新型的實施方式的半導體裝置的主要部分俯視圖。
【具體實施方式】
[0035](本申請中的記載形式.基本的用語.用法的說明)
[0036]在本申請中，根據(jù)需要而為了方便將實施方式的記載分為多個部分而記載，但是除了特別明示不是如此意思的情況以外，它們不是彼此獨立個別的，與記載的前后無關，關于單一例子的各部分，一方為另一方的一部分詳細或者一部分或全部的變形例等。另外，作為原則，對于同樣的部分省略重復的說明。另外，關于實施方式中的各構(gòu)成要素，在沒有特別明示不是如此的意思的情況下，除了理論上限定于該數(shù)的情況和從上下文明確地可知不是如此的情況以外，不是必須的。
[0037]同樣，在實施方式等的記載中，關于材料、組成等，即使“由A構(gòu)成的X”等，除了特別明示不是如此的意思的情況和從上下文明確地可知不是如此的情況以外，不排除包含A以外的要素的情況。例如，對于成分而言，是“將A作為主要成分而包含的X”等的意思。例如，SP使是“硅部件”等，當然也包含不限定于純粹的硅而包含將SiGe(硅鍺)合金和其他硅作為主要成分的多元合金、其他的添加劑等的部件。另外，即使是鍍金、Cu層、鍍鎳等，除了特別明示了不是如此的意思的情況以外，包含不是純粹的而分別將金、Cu、鎳等作為主要的成分的部件。
[0038]而且，在言及特定的數(shù)值、數(shù)量時，也除了特別明示了不是如此的情況、理論上限定于該數(shù)的情況以及從上下文明確不是如此的情況，可以是超過該特定數(shù)值的數(shù)值，也可以是小于該特定數(shù)值的數(shù)值。
[0039]另外，在實施方式的各附圖中，對于相同或同樣的部分通過相同或類似的標號或者參照編號表示，作為原則不重復說明。
[0040]另外，在附圖中，相反在變得復雜的情況或與空隙之間的區(qū)別明確時，即使是截面有時省略剖面線等。與此相關，在能夠從說明等中明確時等，即使是平面地關閉的孔，有時也省略背景的輪廓線。而且，即使不是截面，也由于沒有明示是空隙，或者為了明示區(qū)域的邊界，有時標上剖面線和點圖形。
[0041](實施方式)
[0042]本實施方式應用于BGA型的半導體裝置(半導體集成電路裝置)，圖1是本實施方式的半導體裝置的主要部分剖視圖，圖2是本實施方式的半導體裝置的主要部分俯視圖，圖3和圖4是圖2的A部的主要部分放大俯視圖。圖5是圖3的上表面布線的主要部分放大圖，圖6是本實施方式的半導體裝置的主要部分俯視圖，是示出半導體芯片和削除部的配置的俯視圖。
[0043]本實施方式的半導體裝置具有布線基板10、搭載在布線基板10的上表面的半導體芯片1、將半導體芯片I與布線基板10電連接的多個導線17、對半導體芯片I和導線17進行密封的密封體(密封樹脂)18以及與布線基板10的下表面連接的多個焊球(外部端子)20。
[0044]首先，使用圖1對半導體裝置的布線基板10進行說明。布線基板10具有芯層(絕緣層、芯絕緣層)11，該芯層(絕緣層、芯絕緣層)11具有上表面(芯片搭載面、表面)和位于上表面的相反側(cè)的下表面(安裝面、背面)。芯層11由例如將玻璃環(huán)氧樹脂等作為絕緣層的樹脂基板構(gòu)成。另外，布線基板10具有形成在芯層11的上表面的上表面布線12和形成在下表面的下表面布線13，上表面布線12和下表面布線13被阻焊膜(有機絕緣膜)15覆蓋。另外，在芯層11上形成有從上表面貫通到下表面的過孔14，在過孔14內(nèi)形成有過孔導體層14A而將上表面布線12與下表面布線13電連接。
[0045]在上表面布線12中包含鍵合區(qū)(電極焊盤)12A和鍍敷引線12B。在下表面布線13上包含有球柵13A和13B以及引線13C。上表面布線12和下表面布線13通過銅膜而構(gòu)成。在上表面布線12的一端形成有鍵合區(qū)(bonding land) 12A，其另一端與過孔導體層14A連接，過孔導體層14與球柵13B和焊球20電連接。即，鍵合區(qū)12A通過上表面布線12和過孔導體層14A而與對應的球柵13B和焊球20電連接。另外，布線基板10具有如下結(jié)構(gòu):在上表面布線12的一端形成有鍵合區(qū)12A，其另一端通過過孔導體層14A而與球柵13A連接，而且，在鍵合區(qū)12A上連接有鍍敷引線12B。在從阻焊膜15露出的鍵合區(qū)12A的表面上形成有鍍膜21，導線17通過鍍膜21而與鍵合區(qū)12A(上表面布線12)連接。鍍膜21具有鎳膜與鎳膜上層的金膜的層壓構(gòu)造。另外，在從阻焊膜15露出的球柵13A和13B上形成于鍍膜21，焊球20通過鍍膜21而與球柵13A和13B連接。
[0046]另外，在布線基板10的下表面形成有作為阻焊膜15的開口的削除部16(回蝕槽、開口部)。在削除部16中，布線基板10的芯層11的下表面露出，在偵_上露出有引線13C。
[0047]接著，使用圖1對包含在半導體裝置中的半導體芯片I進行說明。
[0048]半導體芯片I在俯視時呈大致四邊形，在由娃(Si)構(gòu)成的半導體芯片I的上表面(主面)上，形成有未圖不的MISFET(Metal Insulator Semiconductor Field EffectTransistor，金屬絕緣體半導體場效應晶體管)等多個半導體元件。在半導體芯片I的上表面上，多個鍵合焊盤(bonding pad)2沿著上表面的4邊的各邊交錯配置成2列。在鍵合焊盤2上連接有導線17，鍵合焊盤2與鍵合區(qū)12A電連接。
[0049]半導體芯片I的下表面(背面)通過粘接層19搭載(粘接)在布線基板10的上表面，在半導體芯片I與布線基板10的上表面布線12之間介有阻焊膜15。半導體芯片I與上表面布線12通過阻焊膜15而被絕緣。
[0050]另外，導線17由金線或銅線構(gòu)成，密封體18例如由環(huán)氧系樹脂構(gòu)成。
[0051]圖2是半導體裝置的俯視圖，示出連接于布線基板10的焊球20、鍵合區(qū)12A和削除部16以及半導體芯片I的配置。關于焊球20和鍵合區(qū)12A，用實線示出從布線基板10的上表面?zhèn)扔^察的配置。關于半導體芯片I，示出其外形。
[0052]在俯視時，布線基板10呈大致四邊形，具有4邊10A、10B、10C以及10D。在布線基板10上形成有分別由多個焊球20構(gòu)成的第一球組、第二球組以及第三球組。第一球組位于布線基板10的中央部，由配置成行列狀的多個焊球20A構(gòu)成。第二球組從第一球組隔開第一空間區(qū)域SRl而配置在第一球組的周圍，第二球組由配置成2重的環(huán)狀的焊球20B的列構(gòu)成。第三球組從第二球組隔開第二空間區(qū)域SR2而配置在第二球組的周圍，第三球組由配置成4重的環(huán)狀的焊球20C的列構(gòu)成。在圖2中，為了容易理解，表示為第一球組的焊球20A、第二球組的焊球20B、第三球組的焊球20C。
[0053]在第二空間區(qū)域SR2中，多個鍵合區(qū)12A配置為環(huán)狀(相框狀)。另外，在第二空間區(qū)域SR2中，多個削除部16配置成環(huán)狀。
[0054]半導體芯片I覆蓋第一球組和第一空間區(qū)域SRl，覆蓋第二球組的一部分的焊球20B。在環(huán)狀(相框狀)的第一空間區(qū)域SRl中多個削除部16配置為環(huán)狀(相框狀)。即，形成在第一空間區(qū)域SRl中的削除部16與半導體芯片I重疊，位于半導體芯片I的下部。
[0055]圖3示出圖2的A部中的上表面布線12的配置。在圖3中，用虛線示出形成在布線基板10的下表面?zhèn)鹊那驏?3A和13B。
[0056]鍵合區(qū)12A與對應于此的球柵13A或13B通過上表面布線12而電連接，上表面布線12通過過孔導體層14A而與球柵13A或13B連接。在球柵13A或13B上連接有未圖示的焊球20。與球柵13A連接的鍵合區(qū)12A，通過鍍敷引線12B而與鍍敷供電線12E連接，但是與球柵13B連接的鍵合區(qū)12A不與鍍敷供電線12E連接。鍍敷供電線12E配置在成為產(chǎn)品區(qū)域的布線基板10的外側(cè)，位于布線基板10的邊10A的外側(cè)。在形成圖1所示的鍍膜21的工序中，通過鍍敷供電線12E和鍍敷引線12B，向鍵合區(qū)12A和球柵13A供給鍍膜21形成用的期望的電位，從而在鍵合區(qū)12A和球柵13A上形成鍍膜21。
[0057]圖4示出圖2的A部中的下表面布線13的配置。在形成圖1的鍍膜21的工序中，在下表面布線13中包含球柵13A和13B、引線13C以及連線13D。從多個球柵13A和13B延伸的多個引線13C，在削除部16中通過連線13D而彼此連接。
[0058]在形成圖1所示的鍍膜21的工序中，如圖3和圖4所示，以鍍敷供電線12E、鍍敷引線12B、鍵合區(qū)12A、上表面布線12、過孔導體層14A、球柵13A、引線13C、連線13D、引線13C、球柵13B、過孔導體層14A、上表面布線12、鍵合區(qū)12A的路徑，供給鍍膜21形成用的期望的電位，從而能夠在球柵13B和鍵合區(qū)12A中也形成鍍膜21。如圖1所示，上表面布線12和下表面布線13雖然被阻焊膜15覆蓋，但是球柵13A和13B以及鍵合區(qū)12A的表面從阻焊膜15露出，在該露出部分上形成有鍍膜21。另外，球柵13A和13B具有周圍被阻焊膜15覆蓋的SMD(Solder MaskDefined，阻焊層限定)構(gòu)造。
[0059 ]在形成鍍膜21之后，在圖4的削除部16中去除連線13D，多個球柵13A和13B彼此電分離。在削除部16中，由于還去除覆蓋連線13D的阻焊膜15，因此在阻焊膜15上形成有開口(開口部)，露出布線基板10的芯層11。另外，鍍敷供電線12E在形成鍍膜21之后且在上述的溫度循環(huán)測試之前被去除。
[0060]如圖3所示，在俯視時，以與形成在布線基板10的下表面的削除部16重疊的方式，換言之，與削除部16交叉的方式，在布線基板10的上表面形成上表面布線12。
[0061]圖5是以與削除部16交叉的方式延伸的上表面布線12的放大圖。在圖5中，僅示出I個上表面布線12。在上表面布線12的一端形成有鍵合區(qū)12，另一端與過孔導體層14A連接。上表面布線12具有細線部12F和粗線部12G，粗線部12G與鍵合區(qū)12A之間以及粗線部12G與過孔導體層14A之間通過細線部12F而連接。粗線部12G的布線寬度W2比細線部12F的布線寬度Wl大(W2>W1)。另外，鍵合區(qū)12A的寬度W3比細線部12F的寬度大(W3>W1)。另外，與削除部16交叉的部分成為上表面布線12的粗線部12G，粗線部12G的長度L2比削除部16的長度LI大。而且，與削除部16交叉的粗線部12G在上表面布線12的延伸方向上，在削除部16的兩側(cè)連續(xù)地延伸。關鍵是與削除部16交叉的部分的上表面布線12成為粗線部12G，粗線部12G有時還與過孔導體層14A(過孔14)或鍵合區(qū)12A相鄰。另外，在細線部12F具有多個布線寬度時，將其最小的寬度作為細線部12F的布線寬度W1。此處，布線寬度是與上表面布線12的延伸方向垂直的方向上的上表面布線12的尺寸，長度意味著上表面布線12的延伸方向上的上表面布線12或削除部16的尺寸。
[0062]使與削除部16重疊的部分的上表面布線12的寬度變大，從而提高上表面布線12的強度，防止溫度循環(huán)測試中的上表面布線12的斷線。
[0063]另外，削除部16為長方形且四個角部成為具有期望的半徑R的圓弧。即，削除部16為大致四邊形。另外，削除部16也可以是圓形，關鍵是不具有角部。使削除部16的角部成為圓弧狀，從而在溫度循環(huán)測試中，緩和施加到削除部16的應力而防止上表面布線12的斷線。
[0064]在圖6中示出配置在布線基板10的下表面的削除部16、16a、16b、16c以及16d和搭載在布線基板10的上表面的半導體芯片I的外形。削除部16、16a、16b、16c以及16d由實線示出。半導體芯片I具有四個邊1A、1B、1C以及1D，半導體芯片I的四個邊1A、1B、1C以及ID對應于布線基板10的四個邊10A、10B、1C以及10D。在圖6中，在削除部16內(nèi)，將特定的地方作為削除部16a、16b、16c以及16d。
[0065]如在圖2中說明，在第一空間區(qū)域SPl中配置有多個削除部16、16a、16b、16c以及16d。沿著半導體芯片I的邊IA，配置有削除部16a和16b。在沿著邊IA的方向上，削除部16a和16b分別具有寬度L3和L4，削除部16a與16b隔著間隔L5而配置。
[0066]關鍵是削除部16a和16b不是連續(xù)地形成為一體而分割且分開配置。另外，關鍵是使削除部16a與16b的間隔L5比削除部16a與16b的寬度L3和L4大(L5>L3、L4)。
[0067]配置沿著半導體芯片I的邊IA而被分割的削除部16、16a以及16b，從而由于能夠減小各個削除部16、16a以及16b的寬度，因此能夠減少施加到削除部16、16a以及16b的應力，能夠防止上表面布線12的斷線。
[0068]以橫穿上述的削除部16、16&、1613、16(:以及16(1的方式，配置有圖5所示的上表面布線12，上表面布線12的粗線部12G橫穿削除部16、16a、16b、16c以及16d，從而能夠防止上表面布線12的斷線。其中，例如，在配置了沿著半導體芯片I的邊IA而被分割的削除部16、16a以及16b的構(gòu)造中，不需要一定在上表面布線12上設置粗線部12G。
[0069]另外，沿著邊IB而配置的削除部16c和16d，以距邊IB的距離不同的方式配置。即，關鍵是相鄰的兩個削除部16c和16d，以距邊IB的距離不同的方式配置。
[0070]將相鄰的兩個削除部16c和16d配置在距半導體芯片I的邊IB不同的距離(Dl在D2)，從而在與邊IB垂直的方向上，能夠使施加到削除部16c或16d的應力的位置不同。因此，能夠減少施加到各個削除部16c或16d的應力，能夠防止上表面布線12的斷線。
[0071]另外，通過組合上述的削除部16的形狀、配置以及與削除部16重疊的上表面布線12的形狀等的特征，從而能夠更有效地執(zhí)行應力緩和或斷線防止。
[0072]以上，雖然通過實施方式具體地說明了通過本實用新型人完成的實用新型，但是本實用新型不限定于上述實施方式，當然能夠在不脫離其要旨的范圍內(nèi)進行各種變更。
[0073]標號說明
[0074]I半導體芯片
[0075]2鍵合焊盤
[0076]10布線基板
[0077]11 芯層
[0078]12上表面布線
[0079]12A鍵合區(qū)
[0080]12B鍍敷引出線[0081 ] 12E鍍敷供電線
[0082]12F細線部
[0083]12G粗線部
[0084]13下表面布線
[0085]13A、13B 球柵
[0086]13C 引線
[0087]13D 連線
[0088]14 過孔
[0089]14A過孔導體層
[0090]15阻焊膜
[0091]16、16a、16b、16c、16d 削除部
[0092]17 導線
[0093]18密封體
[0094]19粘接層
[0095]20、20A、20B、20C 焊球。
【主權項】
1.一種半導體裝置，其特征在于， 具有布線基板、半導體芯片、導線、密封體以及焊球， 所述布線基板具有:芯層，具有上表面和下表面；多個球柵，形成在所述芯層的所述下表面;阻焊膜，覆蓋所述芯層的所述下表面;過孔導體層，貫通所述芯層，與所述球柵連接；以及上表面布線，形成在所述芯層的所述上表面，在所述上表面布線的一端具有鍵合區(qū)，所述上表面布線的另一端與所述過孔導體層連接， 所述半導體芯片配置在所述布線基板之上，且具有鍵合焊盤， 所述導線連接所述鍵合焊盤與所述鍵合區(qū)， 所述密封體對所述半導體芯片和所述導線進行密封， 所述焊球與所述球柵連接， 所述阻焊膜具有使所述芯層的所述下表面露出的削除部， 所述上表面布線具有:細線部，具有第一布線寬度；以及粗線部，具有比所述第一布線寬度大的第二布線寬度， 在俯視時所述粗線部與所述削除部重疊。2.根據(jù)權利要求1所述的半導體裝置，其中， 所述削除部為角部呈圓弧狀的大致四邊形。3.根據(jù)權利要求1所述的半導體裝置，其中， 所述削除部為圓形。4.根據(jù)權利要求1所述的半導體裝置，其中， 在所述上表面布線的延伸方向上，所述上表面布線的所述粗線部橫穿所述削除部。5.根據(jù)權利要求1所述的半導體裝置，其中， 所述削除部在俯視時與所述半導體芯片重疊。6.一種半導體裝置，其特征在于， 具有布線基板、半導體芯片、導線、密封體以及焊球， 所述布線基板具有:芯層，具有上表面和下表面；多個球柵，形成在所述芯層的所述下表面;阻焊膜，覆蓋所述芯層的所述下表面;過孔導體層，貫通所述芯層，與所述球柵連接；以及第一上表面布線和第二上表面布線，形成在所述芯層的所述上表面，在所述第一上表面布線和第二上表面布線的一端具有鍵合區(qū)，所述第一上表面布線和第二上表面布線的另一端與所述過孔導體層連接， 所述半導體芯片配置在所述布線基板之上，并具有鍵合焊盤，該鍵合焊盤形成在具有第一邊、第二邊、第三邊以及第四邊的四邊形的主面上， 所述導線連接所述鍵合焊盤與所述鍵合區(qū)， 所述密封體對所述半導體芯片和所述導線進行密封， 所述焊球與所述球柵連接， 所述阻焊膜具有使所述芯層的所述下表面露出的第一削除部和第二削除部， 所述第一上表面布線橫穿所述第一削除部而延伸，所述第二上表面布線橫穿所述第二削除部而延伸， 所述第一削除部和所述第二削除部沿著所述半導體芯片的所述第一邊，在所述第一邊的延伸方向上并列配置。7.根據(jù)權利要求6所述的半導體裝置，其中， 在所述第一邊的延伸方向上，所述第一削除部的寬度比所述第一削除部與所述第二削除部的間隔小。8.根據(jù)權利要求6所述的半導體裝置，其中， 從所述第一邊到所述第一削除部為止的距離比從所述第一邊到所述第二削除部為止的距離小。9.根據(jù)權利要求6所述的半導體裝置，其中， 所述第一削除部和所述第二削除部在俯視時與所述半導體芯片重疊。10.根據(jù)權利要求6所述的半導體裝置，其中， 所述第一削除部和所述第二削除部為角部呈圓弧狀的大致四邊形。11.根據(jù)權利要求6所述的半導體裝置，其中， 所述第一上表面布線具有:細線部，具有第一布線寬度；以及粗線部，具有比所述第一布線寬度大的第二布線寬度， 在俯視時，所述粗線部橫穿所述第一削除部。
【文檔編號】H01L23/498GK205488117SQ201520997866
【公開日】2016年8月17日
【申請日】2015年12月4日
【發(fā)明人】武田博充
【申請人】瑞薩電子株式會社