專利名稱：動態(tài)隨機存取存儲器的電容器條的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到溝槽電容器與半導(dǎo)體晶體管之間的電連接的制作，更具體地說是涉及到制作掩埋條以構(gòu)成這種電連接的改進(jìn)了的方法。
由于在芯片工藝過程中能夠用溝槽結(jié)構(gòu)得到高的平整度，故溝槽存儲單元被用于動態(tài)隨機存取存儲器(DRAM)產(chǎn)品中。溝槽DRAM工藝遇到的一個問題是溝槽電容器與陣列器件傳送晶體管擴散區(qū)之間電連接的制作。
通常，如

圖1F所示，在溝槽100頂部與晶體管130的擴散區(qū)(即漏134)之間制作一個“掩埋條”120。掩埋條120連接免去了對特殊光刻圖形層的需要。但為了制作掩埋條120，需要多個多晶硅淀積、整平和腐蝕凹槽的步驟。
更具體地說，圖1A-1F示出了制作掩埋條的常規(guī)工藝。圖1A示出了溝槽100，它是用諸如光刻和采用可包括Cl2、HBr、O2、N2和NF3的氣體混合物的干法腐蝕之類的常規(guī)方法，用干法腐蝕和可包括SF6、CF4、O2和N2的氣體混合物，制作在襯底101和襯墊氮化硅104以下2-1．5微米深度。然后在襯墊氮化物104和溝槽100上淀積頸圈介電氧化物103(諸如二氧化硅或氮氧化硅)。
如圖1B所示，在諸如反應(yīng)離子刻蝕(RIE)之類的各向異性干法腐蝕工藝中，用可包括CHF3、Ar、O2、C4F8和CO的某些部分的氣體混合物，對頸圈氧化物進(jìn)行腐蝕。各向異性干法腐蝕，或側(cè)壁間隔腐蝕，沿垂直方向高速清除材料，但沿水平方向清除材料的速度較低。因此，高選擇性各向異性間隔腐蝕使材料留在溝槽側(cè)壁，而從水平表面清除材料。
如圖1C所示，然后用第二層多晶硅110填充溝槽。再用干法腐蝕對第二層多晶硅開槽，深度為0．1-0．5微米。如圖1D所示，用諸如Hf的濕法腐蝕，將頸圈氧化物腐蝕到第二層多晶硅110的高度。
如圖1E所示，淀積第三層多晶硅120，對結(jié)構(gòu)進(jìn)行整平，并用干法腐蝕工藝開槽到低于襯墊氮化物104。第三層多晶硅120成為接觸晶體管擴散區(qū)的條。
圖1E所示的結(jié)構(gòu)連同圖1F所示的諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)之類的晶體管130一起制作。更具體地說，晶體管包括柵131、柵氧化物132、源區(qū)133、漏區(qū)134和淺溝槽隔離(STI)區(qū)135。制作晶體管130的工藝是本技術(shù)領(lǐng)域一般熟練人員眾所周知的，為簡潔起見，此處不予討論。
第三層多晶硅120包含條，且在第一和第二層多晶硅102、110與晶體管130的漏134之間形成電連接。這種條由于存在于襯底101的頂表面以下，故稱為掩埋條。利用這種掩埋條，能夠減小半導(dǎo)體器件的尺寸，且由于不需要外部條件，還減少了損傷半導(dǎo)體器件中的其它結(jié)構(gòu)的機會。
然而，如上所述，以常規(guī)工藝，至少需要三次多晶硅淀積和腐蝕步驟。這就增加了這種結(jié)構(gòu)的制造成本。而且，由于需要多個步驟，每個額外的工藝步驟就增加了發(fā)生差錯和沾污的機會。因此常規(guī)工藝的故障率太大。所以，一直認(rèn)為有必要降低用來制造溝槽電容器與晶體管之間的掩埋條連接的工藝的復(fù)雜性和成本。
因此，本發(fā)明的目的是提供一種用比常規(guī)工藝更簡單的工藝來制作掩埋條的結(jié)構(gòu)和方法。
本發(fā)明對頸圈氧化物進(jìn)行過量腐蝕以清除整個多晶硅層。更具體地說，本發(fā)明在淀積第二多晶硅層之前，對頸圈氧化物進(jìn)行過量腐蝕，使溝槽的整個上部被第二多晶硅層填充。因此，采用本發(fā)明，第二多晶硅層接觸到半導(dǎo)體器件的漏區(qū)。
更具體地說，本發(fā)明包括制作溝槽電容器和半導(dǎo)體晶體管結(jié)構(gòu)的方法，此方法包含下列步驟在襯底中制作溝槽，用第一導(dǎo)電材料局部填充溝槽，用頸圈材料覆蓋第一導(dǎo)電材料上的溝槽部分，將頸圈材料腐蝕到溝槽頂部以下的條深度，用第二導(dǎo)電材料填充溝槽，其中位于條深度與溝槽頂部之間的部分第二導(dǎo)電材料包含掩埋條，制作具有擴散區(qū)的半導(dǎo)體晶體管，以及將掩埋條連接到半導(dǎo)體晶體管的擴散區(qū)。
掩埋條將第一導(dǎo)電材料和第二導(dǎo)電材料電連接到半導(dǎo)體晶體管的擴散區(qū)。制作溝槽的步驟包含對襯底進(jìn)行腐蝕以提供深溝槽電容器的空間的步驟。腐蝕頸圈材料的步驟包含頸圈材料的各向異性干法反應(yīng)離子刻蝕步驟。襯底包含硅襯底，頸圈材料包含頸圈氧化物，第一導(dǎo)電材料包含多晶硅，第二導(dǎo)電材料包含多晶硅。
本發(fā)明還包括半導(dǎo)體器件，它包含具有溝槽的襯底、具有下部區(qū)和上部區(qū)的溝槽、位于溝槽下部區(qū)中的第一導(dǎo)電層、位于溝槽上部區(qū)中第一導(dǎo)電層上的第二導(dǎo)電層、具有條區(qū)和條區(qū)以下的頸圈區(qū)的第二導(dǎo)電層、位于溝槽和第二導(dǎo)電層的頸圈區(qū)之間的頸圈層、連接于第二導(dǎo)電層的條區(qū)的半導(dǎo)體晶體管，其中第二導(dǎo)電層的條區(qū)包含掩埋條。
第二導(dǎo)電層包含單一均勻結(jié)構(gòu)。半導(dǎo)體晶體管包括擴散區(qū)、將第二導(dǎo)電層電連接于擴散區(qū)的掩埋條。第一導(dǎo)電層和第二導(dǎo)電層包含多晶硅，頸圈材料包含頸圈氧化物。第一導(dǎo)電層電連接于第二導(dǎo)電層。
從參照附圖對本發(fā)明最佳實施例的下列詳細(xì)描述中，將更好地了解本發(fā)明的上述和其它的目的、情況和優(yōu)點，在這些附圖中圖1A-1F示出了制作電容器條的常規(guī)工藝；圖2A-2D示出了本發(fā)明的制作電容器條的工藝。
現(xiàn)參照附圖，更確切地說是參照圖2A，圖中示出了制作在襯底201中的溝槽200。襯底201最好是硅襯底。在此例子中，溝槽200是深溝槽電容器。但本發(fā)明不局限于深溝槽電容器，而是可包括任何類型的相似的溝槽。
如上所述，一開始，可以用介質(zhì)絕緣層覆蓋溝槽200。然后，用最好是多晶硅但也可以包含金屬或任何其它導(dǎo)電材料的第一導(dǎo)電材料層202局部填充溝槽，并制作諸如氮化硅之類的襯墊氮化物204。正如本技術(shù)領(lǐng)域一般熟練人員所知，用包括光刻、掩模腐蝕、掩模清除、濕法清洗的常規(guī)工藝來制作溝槽200。同樣，第一導(dǎo)電材料層202的制作可以包括低壓化學(xué)汽相淀積(LPCVD)干法多晶硅腐蝕、平面化以及用濕法和干法剝離(從溝槽的上部)而對任何介質(zhì)開槽。第一導(dǎo)電材料層202最好填充深溝槽200的大約85％。
沿溝槽200的壁，在襯底201的頂部和第一導(dǎo)電材料層202上，淀積頸圈氧化物203。頸圈氧化物是一種介質(zhì)，并可包含二氧化硅、氮氧化硅或其它相似的介電材料。圖2A所示的得到的結(jié)構(gòu)基本上與上面討論的圖1A所示的結(jié)構(gòu)相似。
如上面對于圖1C所討論的那樣，在例如各向異性干法反應(yīng)離子刻蝕(RIE)中，對頸圈氧化物203進(jìn)行腐蝕。這種RIE可以使用可包括C3F8、C2F6、He、CHF3、Ar、O2、C4F8和CO中的某些部分的氣體混合物。各向異性干法腐蝕，或側(cè)壁間隔腐蝕，沿垂直方向高速清除材料，但沿水平方向清除材料的速度較低。
然而，本發(fā)明與常規(guī)工藝不同，頸圈氧化物被過量腐蝕到條深度205，使頸圈氧化物203只保留在溝槽200的壁上，直到上面討論的平常代表常規(guī)第二多晶硅層110的頂部的點處(例如溝槽深度的95％)。條深度205被選擇成后續(xù)器件隔離深度(例如淺溝槽隔離235)的幾分之一。它還必須比常規(guī)第二層多晶硅210的后續(xù)凹下深度更深以確保條的電學(xué)連續(xù)性。
此外，為了在頸圈氧化物204與襯墊氮化物204膜之間提供腐蝕速率選擇性，從而使襯墊氮化物203的腐蝕最小，可以選擇干法腐蝕工藝條件。
隨后，用第二導(dǎo)電材料層210完全填充溝槽200的其余部分。導(dǎo)電材料仍然可以包含多晶硅、金屬或任何其它相似的導(dǎo)電材料。第一導(dǎo)電材料202可以與第二導(dǎo)電材料層210相同或不相同。用例如干法腐蝕工藝將第二導(dǎo)電材料層210開槽到襯墊氮化物204以下。此凹槽的深度最好是10-50nm，并提供與后續(xù)工藝中制作的柵導(dǎo)體區(qū)的電隔離。
圖2C所示的結(jié)構(gòu)在功能上等效于圖1E所示的常規(guī)結(jié)構(gòu)。但由于本發(fā)明只需要二個導(dǎo)電層淀積和腐蝕步驟，故本發(fā)明的生產(chǎn)比常規(guī)結(jié)構(gòu)明顯地便宜而簡單。
如同圖1E所示的上述結(jié)構(gòu)，圖2C所示的深溝槽200與圖2D所示的諸如MOSFET晶體管之類的晶體管230一起被制作。更具體地說，晶體管230包括柵231、柵氧化物232、漏區(qū)233、源區(qū)234和淺溝槽隔離區(qū)235。
如圖2D所示，第二導(dǎo)電層包含掩埋條并形成深溝槽電容器200與晶體管擴散區(qū)(例如漏區(qū)234)之間的電連接。組成晶體管230的具體元件及其制作方法仍然是本技術(shù)領(lǐng)域一般熟練人員眾所周知的，為簡明起見，此處不予討論。
雖然在圖2A-2D所示的例子中，說明了諸如動態(tài)隨機存取存儲器(DRAM)之類的深溝槽電容器，但本發(fā)明同樣能夠適用于淺溝槽器件以及任何其它相似情況的元件。
因此，如上所述，本發(fā)明比常規(guī)工藝明顯地更簡單，且因而更快速更便宜并比常規(guī)工藝產(chǎn)生更少的缺陷。
雖然根據(jù)最佳實施例已描述了本發(fā)明，但本技術(shù)領(lǐng)域熟練人員能夠理解，本發(fā)明可以在所附權(quán)利要求的構(gòu)思與范圍內(nèi)進(jìn)行修正實施。
權(quán)利要求
1．一種制作溝槽電容器的方法，它包含下列步驟在襯底中制作溝槽；用第一導(dǎo)電材料局部地填充所述溝槽；用頸圈材料在所述第一導(dǎo)電材料上鑲襯所述溝槽的一部分；將所述頸圈材料腐蝕到所述溝槽頂部以下的條深度；以及用第二導(dǎo)電材料填充所述溝槽，其中位于所述條深度與所述溝槽的所述頂部之間的所述第二導(dǎo)電材料的一部分包含掩埋條。
2．權(quán)利要求1的方法，其中所述掩埋條將所述第一導(dǎo)電材料和所述第二導(dǎo)電材料電連接到半導(dǎo)體晶體管的擴散區(qū)。
3．權(quán)利要求1的方法，其中制作所述溝槽的所述步驟，包含腐蝕所述襯底以為深溝槽電容器提供空間的步驟。
4．權(quán)利要求1的方法，其中腐蝕所述頸圈材料的所述步驟，包含所述頸圈材料的各向異性干法反應(yīng)離子刻蝕步驟。
5．權(quán)利要求1的方法，其中所述襯底包含硅襯底，所述頸圈材料包含頸圈氧化物，所述第一導(dǎo)電材料包含多晶硅，所述第二導(dǎo)電材料包含多晶硅。
6．一種制作溝槽電容器和半導(dǎo)體晶體管結(jié)構(gòu)的方法，它包含下列步驟在襯底中制作溝槽；用第一導(dǎo)電材料局部地填充所述溝槽；用頸圈材料在所述第一導(dǎo)電材料上鑲襯所述溝槽的一部分；將所述頸圈材料腐蝕到所述溝槽頂部以下的條深度；用第二導(dǎo)電材料填充所述溝槽，其中位于所述條深度與所述溝槽的所述頂部之間的所述第二導(dǎo)電材料的一部分包含掩埋條；制作具有擴散區(qū)的半導(dǎo)體晶體管；以及將所述掩埋條連接到所述半導(dǎo)體晶體管的所述擴散區(qū)。
7．權(quán)利要求6的方法，其中所述掩埋條將所述第一導(dǎo)電材料和所述第二導(dǎo)電材料電連接到所述半導(dǎo)體晶體管的所述擴散區(qū)。
8．權(quán)利要求6的方法，其中制作所述溝槽的所述步驟，包含腐蝕所述襯底以為深溝槽電容器提供空間的步驟。
9．權(quán)利要求6的方法，其中腐蝕所述頸圈材料的所述步驟，包含所述頸圈材料的各向異性干法反應(yīng)離子刻蝕步驟。
10．權(quán)利要求6的方法，其中所述襯底包含硅襯底，所述頸圈材料包含頸圈氧化物，所述第一導(dǎo)電材料包含多晶硅，所述第二導(dǎo)電材料包含多晶硅。
11．一種深溝槽電容器，它包含具有溝槽的襯底，所述溝槽具有下部區(qū)和上部區(qū)；位于所述溝槽的所述下部區(qū)中的第一導(dǎo)電層；所述溝槽的所述上部區(qū)中位于所述第一導(dǎo)電層上的第二導(dǎo)電層，所述第二導(dǎo)電層具有條區(qū)和所述條區(qū)以下的頸圈區(qū)；以及位于所述溝槽與所述第二導(dǎo)電層的所述頸圈區(qū)之間的頸圈層；其中所述第二導(dǎo)電層的所述條區(qū)包含掩埋條。
12．權(quán)利要求11的深溝槽電容器，其中所述第二導(dǎo)電層包含單一均勻結(jié)構(gòu)。
13．權(quán)利要求11的深溝槽電容器，其中所述掩埋條包含所述深溝槽電容器與外部器件之間的連接。
14．權(quán)利要求11的深溝槽電容器，其中所述第一導(dǎo)電層和所述第二導(dǎo)電層包含多晶硅，而所述頸圈材料包含頸圈氧化物。
15．權(quán)利要求11的深溝槽電容器，其中所述第一導(dǎo)電層被電連接到所述第二導(dǎo)電層。
16．一種半導(dǎo)體器件，它包含具有溝槽的襯底，所述溝槽具有下部區(qū)和上部區(qū)；位于所述溝槽的所述下部區(qū)中的第一導(dǎo)電層；所述溝槽的所述上部區(qū)中位于所述第一導(dǎo)電層上的第二導(dǎo)電層，所述第二導(dǎo)電層具有條區(qū)和所述條區(qū)以下的頸圈區(qū)；位于所述溝槽與所述第二導(dǎo)電層的所述頸圈區(qū)之間的頸圈層；連接于所述第二導(dǎo)電層的所述條區(qū)的半導(dǎo)體晶體管，其中所述第二導(dǎo)電層的所述條區(qū)包含掩埋條。
17．權(quán)利要求16的半導(dǎo)體器件，其中所述第二導(dǎo)電層包含單一均勻結(jié)構(gòu)。
18．權(quán)利要求16的半導(dǎo)體器件，其中所述半導(dǎo)體晶體管包括擴散區(qū)，所述掩埋條將所述第二導(dǎo)電層電連接到所述擴散區(qū)。
19．權(quán)利要求16的半導(dǎo)體器件，其中所述第一導(dǎo)電層和所述第二導(dǎo)電層包含多晶硅，而所述頸圈材料包含頸圈氧化物。
20．權(quán)利要求16的半導(dǎo)體器件，其中所述第一導(dǎo)電層被電連接到所述第二導(dǎo)電層。
全文摘要
一種制作溝槽電容器的方法,它包含下列步驟:在襯底中制作溝槽,用第一導(dǎo)電材料局部地填充溝槽,用頸圈材料在第一導(dǎo)電材料上鑲襯溝槽的一部分,將頸圈材料腐蝕到溝槽頂部以下的條深度,以及用第二導(dǎo)電材料填充溝槽,其中位于條深度與溝槽頂部之間的第二導(dǎo)電材料的一部分包含掩埋條。
文檔編號H01L21/70GK1281252SQ9911045
公開日2001年1月24日 申請日期1999年7月14日 優(yōu)先權(quán)日1999年7月14日
發(fā)明者加利·B·布郎奈爾, 卡爾·J·拉登, 于爾根·惠特曼 申請人:國際商業(yè)機器公司, 西門子公司