專利名稱：動態(tài)隨機存取存儲器的電容器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體存儲器的制造方法，且特別是涉及一種動態(tài)隨機存取存儲器(DRAM)電容器的制造方法。
集成電路制作工藝中集成度的不斷增加，提升動態(tài)隨機存取存儲器的集成密度已成為一趨勢，然而，動態(tài)隨機存取存儲器存儲單元的密度越高，電容器在動態(tài)隨機存取存儲器存儲單元所能利用的面積就越小。為了使電容器的面積減小的同時，仍能維持一可靠的標準，因此在電容器所占的空間(footprint)縮小的同時，仍能維持每個電容器的電容量是很重要的。近來，還發(fā)展出三維空間的電容器結(jié)構(gòu)用以增加存儲單元電容量，例如雙疊式(double-stacked)、鰭狀構(gòu)造(fin-structure)、分散堆疊式(spread-stacked)或皇冠型構(gòu)造(crown structure)等電容器。
對于如何發(fā)展出這些能將制作成本減至最低，且將半導體元件的制作成品率增至最高的電容器的制作方法而言，也成為研究開發(fā)上的一大挑戰(zhàn)。
有鑒于此，本發(fā)明的主要目的就是提供一種動態(tài)隨機存取存儲器存儲單元中電容器的制造方法，以便在減小電容器所占的空間的同時，保持充足的電容量。
為實現(xiàn)上述目的，本發(fā)明的動態(tài)隨機存取存儲器存儲單元中電容器的制造方法包括以下步驟首先，在一層間介電層中，形成一氮化物層，在該層間介電層以及該氮化物層上，形成一接觸窗開口，在該接觸窗開口以及該氮化物層上，形成一第一多晶硅層，在該第一多晶硅層上，形成一氧化層，限定及蝕刻該氧化層以及該第一多晶硅層，形成一中間堆疊結(jié)構(gòu)于接觸窗開口上方，在該中間堆疊結(jié)構(gòu)側(cè)壁形成一第一多晶硅間隙壁，去除部分該氧化層及該中間堆疊結(jié)構(gòu)，露出該第一多晶硅間隙壁的頂部，在該第一多晶硅間隙壁中，形成氮化物間隙壁，該氮化物間隙壁并不延伸至該第一多晶硅間隙壁的頂部，在該氮化物間隙壁及該第一多晶硅間隙壁上，形成一第二多晶硅間隙壁，去除該氧化層、該氮化物間隙壁及該氮化物層，形成下存儲節(jié)，并在下存儲節(jié)上形成一介電層以及一導電層。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖作詳細說明。附圖中

圖1至3是顯示一種現(xiàn)有技術(shù)的皇冠型電容(crown shaped capacitor)的制造流程剖面圖；以及圖4至9是顯示根據(jù)本發(fā)明的優(yōu)選實施例的電容制造流程剖面圖。
本發(fā)明提供一個用在位線上的電容器的制造方法，此電容器廣泛被應用在動態(tài)存取存儲器存儲單元上。
圖1A是以現(xiàn)有技術(shù)在半導體基底101上，形成一存取晶體管(accesstransistor)103，在存取晶體管103表面上形成一層間介電層(interlayerdielecrtic，ILD)105，典型的層間介電層105是由二氧化硅、硅酸四乙酯(Tetraethylorthosilicate，TEOS)以及硼磷硅酸鹽玻璃(borophosphosilicate glass，BPSG)層所組成，用以當作絕緣層及平坦化層(planarization)。之后，在層間介電層105上沉積一層氮化物層107，此氮化硅層107以氮化硅(Si3N4)為優(yōu)選，且優(yōu)選地利用化學氣相沉積法(Chemical Vapor Deposition，CVD)形成，并具有大約1500至2000埃范圍之間的厚度。接著，以現(xiàn)有技術(shù)在氮化物層107及層間介電層105中構(gòu)圖(patterning)及蝕刻(etching)形成一接觸窗開口(contact hole)。
請參照圖2，是利用化學氣相沉積法在一接觸窗開口上，形成一沉積且同時摻雜多晶硅(in-situ doped polysilicon)層111，厚度范圍界于1000至2000埃之間，此沉積且同時摻雜多晶硅層，還填滿底部的接觸窗開口，在接觸窗開口中形成一存儲節(jié)接觸窗109。接著，在第一多晶硅層107上形成一氧化層113，優(yōu)選的氧化層113是以現(xiàn)有方式所形成的硅酸四乙酯或硼磷硅酸鹽玻璃，厚度約為4000至6000埃，然后，構(gòu)圖及蝕刻氧化層113及第一多晶硅層111，形成中間堆疊(intermediate stack)結(jié)構(gòu)，如圖2所示。
接著，請參照圖3，在該第一多晶硅層111以及氧化層113的側(cè)壁形成多晶硅側(cè)壁間隙壁115，其中，多晶硅側(cè)壁間隙壁115的形成方式，可以采用現(xiàn)有方法沉積另一層厚度在500至2000埃之間的多晶硅層，再以回蝕刻法(etch back)蝕刻形成，如圖3所示，為現(xiàn)有的皇冠型結(jié)構(gòu)電容器。
接著，請參照圖4，以濕式沉浸氧化物蝕刻法(wet dip oxide etch)將部分氧化層113移除，該濕式沉浸氧化物蝕刻法的優(yōu)選選擇，是利用稀釋的氟化氫(HF)溶液或緩沖氧化蝕刻，而在多晶硅側(cè)壁間隙壁115之間殘留的氧化層113的優(yōu)選厚度范圍約在1000至2000埃。其中，氮化物層107是用以作為層間介電層105的濕式沉浸氧化物蝕刻法的阻擋層。
接著，請參照圖5，在圖4的該結(jié)構(gòu)上形成一氮化物層(以氮化硅為優(yōu)選)，厚度范圍約在500至2000埃之間，再以現(xiàn)有的各相異性蝕刻法(Anisotropic Etch)形成一氮化物間隙壁117，利用過蝕刻法(over etch)蝕刻暴露出多晶硅側(cè)壁間隙壁115頂部厚度范圍約在600至1500埃之間，過蝕刻法同時會去除厚度范圍約在600至1500埃之間的氮化物層107，因為過蝕刻后保留部分的氮化物層107是相當重要的，因此蝕刻之前必需形成具有足量的厚度的氮化物層107。
接著，請參照圖6，沉積一厚度范圍在500至1000埃之間的一第二多晶硅層，再以現(xiàn)有的各相異性蝕刻法在氮化物間隙壁117的側(cè)壁形成一第二多晶硅間隙壁119，此蝕刻最好利用在露出第一多晶硅間隙壁115頂部停止，這樣，使得第二多晶硅間隙壁119與暴露的第一多晶硅間隙壁115頂部之間彼此導通連接。
接著，請參照圖7，以濕式沉浸氧化物蝕刻法去除氧化層113，濕式沉浸氧化蝕刻的優(yōu)選選擇，是利用稀釋的氟化氫溶液或緩沖氧化蝕刻。其中，氮化物層107是用以作為層間介電層105的蝕刻阻擋層。
接著，請參照圖8，以濕式沉浸氮化物蝕刻法(wet dip nitride etch)去除氮化物層107和氮化物間隙壁117，其中，以使用熱磷酸(H3PO4)溶液為優(yōu)選，蝕刻完成后的結(jié)構(gòu)為如圖8所示的一動態(tài)隨機存取存儲器的電容下存儲節(jié)(bottom storage node)，此下存儲節(jié)通常為一具有蘑菇狀懸突的冠狀結(jié)構(gòu)(mushroom shaped overhangs)。雖然圖中顯示為剖面圖，但可由以上說明辨識出，下存儲節(jié)最好是一圓柱狀，而第二多晶硅間隙壁119為一半喇叭口形(halftoroidal shape)構(gòu)造。
最后，欲完成圖9所示的電容器，可以用任何現(xiàn)有電容器的介電層121，例如一氧化硅/氮化硅/氧化硅(Oxide/Nitride/Oxide，ONO)層，及形成一沉積且同時摻雜多晶硅上層123，請參照圖9，形成本實施例的電容器結(jié)構(gòu)。
綜上所述，本發(fā)明藉由改進現(xiàn)有的皇冠型電容器，獲得更多的電容器面積，且本發(fā)明將電容器的面積增大至約為現(xiàn)有皇冠型電容器的2至3倍。
雖然本發(fā)明已結(jié)合一優(yōu)選實施例揭露如上，但是其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出更動與潤飾。
權(quán)利要求
1.一種動態(tài)隨機存取存儲器存儲單元的電容器的制造方法，該制造方法包括下列步驟形成一層間介電層；在該層間介電層上，形成一氮化物層；在該層間介電層以及該氮化物層中，形成一接觸窗開口；在該氮化物層及該接觸窗開口上，形成一第一多晶硅層，并填滿該接觸窗開口，在該接觸窗開口中形成一存儲節(jié)接觸窗；在該第一多晶硅層上，形成一氧化層；限定及蝕刻該氧化層及該第一多晶硅層，在該存儲節(jié)接觸窗上方形成一中間堆疊結(jié)構(gòu)；在該中間堆疊結(jié)構(gòu)側(cè)壁形成一第一多晶硅間隙壁；去除部分該中間堆疊結(jié)構(gòu)的該氧化層，露出該第一多晶硅間隙壁的頂部；在該第一多晶硅間隙壁側(cè)壁，形成氮化物間隙壁，該氮化物間隙壁并不延伸至該第一多晶硅間隙壁的頂部；在該氮化物間隙壁及該第一多晶硅間隙壁上，形成一第二多晶硅間隙壁；去除該氧化層；去除該氮化物間隙壁及該氮化物層，形成一下存儲節(jié)；以及在該下存儲節(jié)上形成一薄電容器介電層以及一導電層。
2.如權(quán)利要求1所述的制造方法，其中，該層間介電層材料由氧化硅、硅酸四乙酯及硼磷硅玻璃組成。
3.如權(quán)利要求1所述的制造方法，其中，該第一及第二多晶硅間隙壁為一沉積且同時摻雜多晶硅。
4.如權(quán)利要求1所述的制造方法，其中，該氧化層具有4000至6000埃范圍之間的厚度，且為硼酸四乙酯以及硼磷硅玻璃之一。
5.如權(quán)利要求1所述的制造方法，其中，該氧化層的厚度在1500至2000埃范圍之間。
6.如權(quán)利要求1所述的制造方法，其中，將部分該氧化層去除，使剩余該氧化層厚度范圍在1000至2000埃之間。
7.如權(quán)利要求1所述的制造方法，其中，該氮化物層及該氮化物間隙壁為氮化硅。
8.如權(quán)利要求1所述的制造方法，氮化物間隙壁蝕刻時是利用過蝕刻法使第一多晶硅間隙壁頂部露出600至1500埃之間。
9.一種在一存儲節(jié)接觸窗上形成一下存儲節(jié)的制造方法，在一層間介電層及一氮化物層中形成該存儲節(jié)接觸窗，該方法包括下列步驟在該存儲節(jié)接觸窗及該氮化物層上形成一第一多晶硅層；在該第一多晶硅層上形成一氧化層；限定及蝕刻該氧化層及該第一多晶硅層，在該存儲節(jié)接觸窗上形成一中間堆疊結(jié)構(gòu)；在該中間堆疊結(jié)構(gòu)側(cè)壁形成一多晶硅間隙壁；去除部分該中間堆疊結(jié)構(gòu)的該氧化層，露出該第一多晶硅間隙壁的頂部；在該第一多晶硅間隙壁側(cè)壁，形成一氮化物間隙壁，該氮化物間隙壁并不延伸至該第一多晶硅間隙壁的頂部；在該多晶硅間隙壁及該氮化物間隙壁上，形成一第二多晶硅間隙壁；去除該氧化層；以及去除該氮化物間隙壁及該氮化物層。
10.如權(quán)利要求9所述的制造方法，其中，該氧化層具有4000至6000埃范圍之間的厚度，且為硅酸四乙酯及硼磷硅酸鹽玻璃兩者之一。
11.如權(quán)利要求9所述的制造方法，其中，該氧化層厚度在4000至6000埃之間。
12.如權(quán)利要求9所述的制造方法，其中，該氮化物層厚度在1500至2000埃之間。
13.如權(quán)利要求9所述的制造方法，其中，去除部分該氧化層使剩余該氧化物層厚度在1000至2000A之間。
14.如權(quán)利要求9所述的制造方法，其中，該氮化物層及該氮化物間隙壁為氮化硅。
15.如權(quán)利要求9所述的制造方法，氮化物間隙壁蝕刻時是利用過蝕刻法使第一多晶硅間隙壁頂部露出600至1500埃之間。
16.一種在一存儲節(jié)接觸窗上形成一下存儲節(jié)的制造方法，在一層間介電層及一氮化物層中形成該存儲節(jié)接觸窗，該方法包括下列步驟在該存儲節(jié)接觸窗上形成一皇冠型多晶硅結(jié)構(gòu)，該皇冠型多晶硅結(jié)構(gòu)已具有一氧化層填充部分該皇冠型多晶硅結(jié)構(gòu)；在該皇冠型多晶硅結(jié)構(gòu)的內(nèi)側(cè)及外側(cè)形成一氮化物間隙壁，該氮化物間隙壁并不延伸至該皇冠型多晶硅結(jié)構(gòu)的頂部；在該皇冠型多晶硅結(jié)構(gòu)及該氮化物間隙壁上，形成一第二多晶硅間隙壁；去除該氧化層；以及去除該氮化物間隙壁及該氮化物層。
17.如權(quán)利要求16所述的制造方法，其中，該氮化物層厚度在1500至2000埃之間。
18.如權(quán)利要求16所述的制造方法，其中，該氧化層厚度在1000至2000埃之間。
19.如權(quán)利要求16所述的制造方法，其中，該氮化物層及該氮化物間隙壁為氮化硅。
20.如權(quán)利要求16所述的制造方法，氮化物間隙壁蝕刻時是利用過蝕刻法使第一多晶硅間隙壁頂部露出600至1500埃之間。
全文摘要
一種DRAM存儲單元的電容器的制造方法包括:在層間介電層和氮化物層中形成接觸窗開口;以第一多晶硅層填滿接觸窗開口,形成存儲節(jié)接觸窗;形成一氧化層;限定及蝕刻以形成中間堆疊結(jié)構(gòu);在此結(jié)構(gòu)側(cè)壁形成第一多晶硅間隙壁;去除部分氧化層,露出第一多晶硅間隙壁的頂部;形成氮化物間隙壁,其并不延伸至第一多晶硅間隙壁的頂部;形成第二多晶硅間隙壁;去除氧化層;去除氮化物間隙壁及氮化物層,形成一下存儲節(jié);以及在下存儲節(jié)上形成一薄電容器介電層以及一導電層。
文檔編號H01L21/02GK1242601SQ9811961
公開日2000年1月26日 申請日期1998年9月17日 優(yōu)先權(quán)日1998年7月17日
發(fā)明者杜友倫, 羅吉進 申請人:世大積體電路股份有限公司