技術(shù)總結(jié)
本發(fā)明公開了一種芯片封裝結(jié)構(gòu)及其制備方法，涉及芯片封裝技術(shù)領(lǐng)域，其中，所述芯片封裝結(jié)構(gòu)包括：第一芯片，第一芯片的有源面設(shè)置有粘結(jié)層，所述粘結(jié)層對應(yīng)第一芯片的焊盤設(shè)置有粘結(jié)層盲孔，第一芯片非有源面的其他側(cè)面有包覆材料包封，介質(zhì)層，設(shè)置在粘結(jié)層上方，介質(zhì)層上設(shè)置有與粘結(jié)層盲孔對應(yīng)設(shè)置的介質(zhì)層盲孔，粘結(jié)層盲孔和介質(zhì)層盲孔中填充有導(dǎo)電材料，第一重布線層，與粘結(jié)層盲孔和介質(zhì)層盲孔中填充的導(dǎo)電材料電連接，焊球，與第一重布線層電連接。采用上述技術(shù)方案，第一芯片與第一重布線層通過介質(zhì)層盲孔和粘結(jié)層盲孔中的導(dǎo)電材料電連接，設(shè)置兩階盲孔，有效提高了封裝精度，避免貼片過程中對芯片造成損傷。

技術(shù)研發(fā)人員：郭學(xué)平;郝虎;于中堯
受保護(hù)的技術(shù)使用者：華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
文檔號碼：201611116597
技術(shù)研發(fā)日：2016.12.07
技術(shù)公布日：2017.05.31