本發(fā)明實施例涉及芯片封裝技術領域，尤其涉及一種芯片封裝結構及其制備方法。

背景技術：

隨著信息技術和半導體技術的不斷發(fā)展，手機、PAD、智能手表等電子設備逐漸呈現(xiàn)輕型化且功能相互融合的趨勢。這對電子設備中芯片的集成度要求越來越高，進而對芯片的封裝帶來前所未有的挑戰(zhàn)。不斷增長的互連間距的失配、加入具有不同功能的各種芯片以及在同樣的占用面積下減少封裝尺寸以便增加電池大小延長使用時間等均已為創(chuàng)新嵌入封裝技術打開了窗口。

受益于3D硅通孔(Through Silicon Vias，TSV)技術的開發(fā)，晶圓級封裝(Fan-Out Wafer Level Packaging，F(xiàn)OWLP)目前被認為最適合高要求的移動/無線市場，并且對其它關注高性能和小尺寸的市場，也具有很強的吸引力。晶圓級封裝是晶圓級加工的嵌入式封裝，它不用基板而在一個封裝中實現(xiàn)垂直和水平方向的多芯片集成。

目前的封裝技術主要是基于封裝廠的塑封及晶圓工藝制作的，加工成本高，使用范圍小，難以適用大規(guī)模的量產(chǎn)要求，并且現(xiàn)有的結構在制造過程中，多采用先埋置芯片再制備激光盲孔，容易造成芯片中焊板的損傷，降低芯片扇出的良率，且在制備過程中容易出現(xiàn)翹曲等問題，嚴重影響了芯片封裝結構的質(zhì)量及性能。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明實施例提供一種芯片封裝結構及其制備方法，以解決現(xiàn)有技術芯片封裝結構中封裝精度不高、容易造成芯片損傷的技術問題。

第一方面，本發(fā)明實施例提供了一種芯片封裝結構，包括：

第一芯片，所述第一芯片的有源面設置有粘結層，所述粘結層對應所述第一芯片的焊盤設置有粘結層盲孔，所述第一芯片非有源面的其他側面有包覆材料包封；

介質(zhì)層，設置在所述粘結層上方，所述介質(zhì)層上設置有與所述粘結層盲孔對應設置的介質(zhì)層盲孔，所述粘結層盲孔和所述介質(zhì)層盲孔中填充有導電材料；

第一重布線層，與所述粘結層盲孔和所述介質(zhì)層盲孔中填充的導電材料電連接；

焊球，與所述第一重布線層電連接。

第二方面，本發(fā)明實施例還提供了一種芯片封裝結構的制備方法，包括：

提供一載板，分別在所述載板的上下表面制備雙層剝離結構，所述雙層剝離結構包括上層結構和下層結構；

分別在所述雙層剝離結構上遠離所述載板的一側制備介質(zhì)層，所述介質(zhì)層覆蓋所述雙層剝離結構；

在所述介質(zhì)層預設位置處制備至少一個介質(zhì)層盲孔，所述介質(zhì)層盲孔貫穿所述介質(zhì)層；

在所述介質(zhì)層盲孔內(nèi)填充導電材料；

提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一個焊盤，所述第一芯片的有源面設置有粘結層，將所述第一芯片通過所述粘結層倒裝在所述介質(zhì)層上，所述焊盤與所述介質(zhì)層盲孔對應；

在所述第一芯片非有源面的其他側面制備包覆材料，所述包覆材料包封所述第一芯片；

將所述雙層剝離結構的上層結構和下層結構進行剝離，得到兩個芯片封裝結構，所述上層結構位于所述芯片封裝結構上，所述下層結構位于所述載板上；

刻蝕所述上層結構以及所述介質(zhì)層盲孔內(nèi)的導電材料，露出所述介質(zhì)層和所述粘結層；

刻蝕所述粘結層，形成至少一個粘結層盲孔，所述粘結層盲孔貫穿所述粘結層；

在所述介質(zhì)層盲孔和所述粘結層盲孔內(nèi)填充導電材料，并在所述介質(zhì)層上遠離所述第一芯片的一側制備第一重布線層，所述第一重布線層與所述介質(zhì)層盲孔對應設置；

在所述第一重布線層上遠離所述介質(zhì)層的一側制備焊球，所述焊球與所述第一重布線層電連接。

本發(fā)明實施例提供的芯片封裝結構及其制備方法，芯片封裝結構包括第一芯片，第一芯片的有源面設置有粘結層，粘結層對應第一芯片的焊盤設置有粘結層盲孔，介質(zhì)層，設置在粘結層上方，介質(zhì)層上設置有與粘結層盲孔對應設置的介質(zhì)層盲孔，粘結層盲孔和介質(zhì)層盲孔中填充有導電材料，第一重布線層，與粘結層盲孔和介質(zhì)層盲孔中填充的導電材料電連接。采用上述技術方案，在粘結層中設置粘結層盲孔，在介質(zhì)層設置介質(zhì)層盲孔，以使第一芯片和第一重布線層通過粘結層盲孔和介質(zhì)層盲孔這兩階盲孔中填充的導電材料實現(xiàn)電連接，保證第一芯片封裝結構的精確性，有效提高了封裝精度，避免在封裝結構中對第一芯片造成損傷。

附圖說明

為了更加清楚地說明本發(fā)明示例性實施例的技術方案，下面對描述實施例中所需要用到的附圖做一簡單介紹。顯然，所介紹的附圖只是本發(fā)明所要描述的一部分實施例的附圖，而不是全部的附圖，對于本領域普通技術人員，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖得到其他的附圖。

圖1是本發(fā)明實施例一提供的一種芯片封裝結構的剖面示意圖；

圖2是本發(fā)明實施例二提供的一種芯片封裝結構的剖面示意圖；

圖3是本發(fā)明實施例三提供的一種芯片封裝結構的制備方法的流程示意圖；

圖4是本發(fā)明實施例三提供的載板的剖面示意圖；

圖5是本發(fā)明實施例三提供的在載板上制備雙層剝離結構后的剖面示意圖；

圖6是本發(fā)明實施例三提供的在雙層剝離結構上制備介質(zhì)層的剖面示意圖；

圖7是本發(fā)明實施例三提供的在介質(zhì)層中形成至少一個介質(zhì)層盲孔的剖面示意圖；

圖8是本發(fā)明實施例三提供的在介質(zhì)層盲孔中填充導電材料的剖面示意圖；

圖9是本發(fā)明實施例三提供的第一芯片通過粘結層倒裝在介質(zhì)層的剖面示意圖；

圖10是本發(fā)明實施例三提供的在第一芯片非有源面的其他側面制備包覆材料的剖面示意圖；

圖11是本發(fā)明實施例三提供的剝離雙層剝離結構得到兩個芯片封裝結構的剖面示意圖；

圖12是本發(fā)明實施例三提供的單個芯片封裝結構的剖面示意圖；

圖13是本發(fā)明實施例三提供的刻蝕上層結構以及介質(zhì)層盲孔內(nèi)導電材料后的剖面示意圖；

圖14是本發(fā)明實施例三提供的刻蝕粘結層，形成至少一個粘結層盲孔的剖面示意圖；

圖15是本發(fā)明實施例三提供的在介質(zhì)層盲孔和粘結層盲孔內(nèi)填充導電材料并制備第一重布線層的剖面示意圖；

圖16是本發(fā)明實施例三提供的在第一重布線層上制備第一絕緣層的剖面示意圖；

圖17是本發(fā)明實施例三提供的通過第一絕緣層在第一重布線層上制備焊球的剖面示意圖；

圖18是本發(fā)明實施例四提供的一種芯片封裝結構的制備方法的流程示意圖；

圖19是本發(fā)明實施例提供的刻蝕粘結層形成粘結層盲孔和刻蝕介質(zhì)層與包覆材料形成通孔的剖面示意圖

圖20是本發(fā)明實施例提供的在介質(zhì)層盲孔、粘結層盲孔和通孔內(nèi)填充導電材料，并制備第一重布線層和第二重布線層的剖面示意圖；

圖21是本發(fā)明實施例提供的制備第一絕緣層和第二絕緣層的剖面示意圖；

圖22是本發(fā)明實施例提供的倒裝第二芯片，形成第二芯片封裝層的剖面示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，以下將結合本發(fā)明實施例中的附圖，通過具體實施方式，完整地描述本發(fā)明的技術方案。顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例，基于本發(fā)明的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下獲得的所有其他實施例，均落入本發(fā)明的保護范圍之內(nèi)。

實施例一

本發(fā)明實施例提供一種芯片封裝結構，圖1是本發(fā)明實施例一提供的一種芯片封裝結構的剖面示意圖，如圖1所示，本發(fā)明實施例提供的芯片封裝結構可以包括：

第一芯片101，第一芯片101的有源面設置有粘結層102，粘結層102對應第一芯片101的焊盤103設置有粘結層盲孔104，第一芯片101有源面的其他側面有包覆材料105包封；

介質(zhì)層106，設置在粘結層102上方，介質(zhì)層106上設置有與粘結層盲孔104對應設置的介質(zhì)層盲孔107，粘結層盲孔104和介質(zhì)層盲孔107中填充有導電材料；

第一重布線層108，與粘結層盲孔104和介質(zhì)層盲孔107中填充的導電材料電連接；

焊球109，與第一重布線層108電連接。

示例性的，第一芯片101包括有源面以及位于所述有源面上的至少一個焊盤103，焊盤103可為單層或多層金屬，如Ti，W，Al，Cu，Ni，Pt，Ag，Au或其合金等。在第一芯片101的有源面設置有粘結層102，粘結層102可以為有機材料或者復合材料。在粘結層102上設置有至少一個粘結層盲孔104，粘結層盲孔104與焊盤103對應設置，且粘結層盲孔104的數(shù)目可以與焊盤103的數(shù)目相同。在第一芯片101處有源面的其他面上，即非有源面上的其他側面均包封有包覆材料105，包覆材料105可以為有機材料，例如ABF、FR-4、BT樹脂或者聚丙烯。

介質(zhì)層106，設置在粘結層102遠離包覆材料105的一側，介質(zhì)層106的材料可以與包覆材料105的材料相同，例如ABF、FR-4、BT樹脂或者聚丙烯。在介質(zhì)層106上設置有與粘結層盲孔104對應的介質(zhì)層盲孔107，粘結層盲孔104和介質(zhì)層盲孔107中均填充有導電材料，所述導電材料可以為Cu，Ni，Ag，Au或其合金等，本發(fā)明實施例不對導電材料的具體類型進行限定。

第一重布線層108設置在介質(zhì)層106上遠離粘結層102的一側，第一重布線層108與介質(zhì)層盲孔107對應設置，第一重布線層108與粘結層盲孔104和介質(zhì)層盲孔107中填充的導電材料電連接?？蛇x的，第一重布線層108的材料可以與介質(zhì)層盲孔107和粘結層盲孔104內(nèi)填充的導電材料形同，例如Cu，Ni，Ag，Au或其合金等。

焊球109，與第一重布線層108對應設置，且與第一重布線層108電連接?？蛇x的，焊球109的材料可以為焊料金屬，例如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In及其合金。

可選的，所述芯片封裝結構還可以包括絕緣層110，絕緣層110位于第一重布線層108上遠離介質(zhì)層106的一側，第一絕緣層110上形成有第一開口，焊球109通過所述第一開口與第一重布線層108電連接。可選的，絕緣層110的材料可以為阻焊綠油或者有機材料。

本發(fā)明實施例一提供的芯片封裝結構，芯片封裝結構包括第一芯片，第一芯片的有源面設置有粘結層，粘結層對應第一芯片的焊盤設置有粘結層盲孔，介質(zhì)層，設置在粘結層上方，介質(zhì)層上設置有與粘結層盲孔對應設置的介質(zhì)層盲孔，粘結層盲孔和介質(zhì)層盲孔中填充有導電材料，第一重布線層，與粘結層盲孔和介質(zhì)層盲孔中填充的導電材料電連接。采用上述技術方案，在粘結層中設置粘結層盲孔，在介質(zhì)層設置介質(zhì)層盲孔，以使第一芯片和第一重布線層通過粘結層盲孔和介質(zhì)層盲孔這兩階盲孔中填充的導電材料實現(xiàn)電連接，保證第一芯片封裝結構的精確性，有效提高了封裝精度，避免在封裝結構中對第一芯片造成損傷。

實施例二

本發(fā)明實施例以上述實施例一為基礎，在實施例一的基礎上提供一種芯片封裝結構，具體為一種具有多層堆疊(Package on Package，POP)結構的芯片封裝結構，圖2是本發(fā)明實施例二提供的一種芯片封裝結構的剖面示意圖，如圖2所示，本發(fā)明實施例提供的芯片封裝結構可以包括：

第一芯片101、粘結層102、焊盤103、粘結層盲孔104、包覆材料105、介質(zhì)層106、介質(zhì)層盲孔107、第一重布線層108、焊球109以及第一絕緣層110；

進一步的，本發(fā)明實施例提供的芯片封裝結構還可以包括：

至少一個第二芯片封裝層，位于包覆材料105遠離第一芯片101的一側，所述第二芯片封裝層包括第二芯片201和第二重布線層208，第二芯片201與第二重布線層208電連接，第二重布線層208與第一重布線層108電連接。

示例性的，圖2是本發(fā)明實施例提供的另一種芯片封裝結構的剖面示意圖，如圖2所示，第一芯片101、粘結層102、焊板103、粘結層盲孔104、包覆材料105、介質(zhì)層106、介質(zhì)層盲孔107、第一重布線層108、焊球109以及第一絕緣層110可以形成第一芯片封裝層，在第一芯片封裝層上可以形成至少一個第二芯片封裝層，形成POP結構的芯片封裝結構。

可選的，第二芯片封裝層可以與第一芯片封裝層相同，即第二封裝層中第二芯片201可以通過兩階盲孔中填充的導電材料與第二重布線層208電連接，如圖2所示，第二芯片封裝層可以包括第二芯片201、第二粘結層202、第二焊板203、第二粘結層盲孔204、第二包覆材料205、第二介質(zhì)層206、第二介質(zhì)層通孔207以及第二重布線層208；或者第二芯片201的有源面上設置有焊盤、電連接凸起(圖中未示出)，第二芯片210通過焊盤和電連接凸起與第二重布線層208電連接(圖中未示出)。需要說明的是，本發(fā)明實施例不對第二芯片封裝層進行限定，只需第二芯片封裝層可以與第一芯片封裝層形成POP封裝即可?？蛇x的，第二重布線層208的材料可以與第一重布線層108的材料相同，例如Cu，Ni，Ag，Au或其合金等。

可選的，所述第二芯片封裝層還可以包括：

第二絕緣層210，位于第二芯片201與第二重布線層208之間，第二絕緣層210上形成有第二開口，第二芯片201和第二重布線層208通過所述第二開口電連接。

示例性的，第二絕緣層210的材料可以與第一絕緣層110的材料相同，例如阻焊綠油或者有機材料。

可選的，本發(fā)明實施例提供的芯片封裝結構還可以包括：

至少一個通孔111，通孔111位于第一芯片101兩端的包覆材料105和介質(zhì)層106中，本發(fā)明實施例以兩個通孔為例進行介紹。通孔111貫穿包覆材料105和介質(zhì)層106，通孔111的內(nèi)表面設置有導電材料，第一重布線層108和第二重布線層208通過通孔111內(nèi)表面設置的導電材料電連接。

示例性的，通孔111貫穿包覆材料105和介質(zhì)層106，以保證第一重布線層108和第二重布線層208可以通過通孔111內(nèi)表面設置的導電材料電連接?？蛇x的，通孔111內(nèi)表面的導電材料可以與粘結層盲孔104，和/或，介質(zhì)層盲孔107中的導電材料相同，例如為Cu，Ni，Ag，Au或其合金等。

需要說明的是，當芯片封裝結構包括多個第二芯片封裝層時，所述第二芯片封裝層中也可以包括通孔，第二芯片封裝層中的通孔可以與第一芯片封裝層中的通孔采用相同的設置，即設置在第二芯片的兩端，可以用于實現(xiàn)第二重布線層與第二重布線層之間的電連接。

綜上，本發(fā)明實施例提供的芯片封裝結構可以是POP結構的芯片封裝結構，位于POP結構的芯片封裝結構中底層的第一芯片封裝層采用兩階盲孔的設置實現(xiàn)第一芯片與第一重布線的層的電連接，保證封裝精度，避免對第一芯片造成損傷。至少一個第二芯片封裝層可以與第一芯片封裝層采用相同的封裝設置，同樣保證第二芯片封裝層的封裝精度，避免對于第二芯片造成損傷；至少一個第二芯片封裝層也可以與第一芯片封裝層采用不同的封裝設置，保證最終形成的芯片封裝結構包含多種形式的芯片封裝層，形成兼容性好的芯片封裝結構。進一步的，不同的芯片封裝層可以通過通孔實現(xiàn)電連接，保證整個芯片封裝結構的連接完整性，提升芯片封裝結構的可靠性和實用性。

實施例三

本發(fā)明實施例三提供一種芯片封裝結構的制備方法，與實施例一提供的芯片封裝結構對應，圖3是本發(fā)明實施例提供的一種芯片封裝結構的制備方法的流程示意圖，如圖3所示，本發(fā)明實施例提供的芯片封裝結構的制備方法可以包括：

S310、提供一載板，分別在所述載板的上、下表面制備雙層剝離結構，所述雙層剝離結構包括上層結構和下層結構。

示例性的，圖4是本發(fā)明實施例提供的載板的剖面示意圖，如圖4所示，載板112的材料可以是硅、二氧化硅、陶瓷、玻璃、金屬、合金以及有機材料等，載板112的形狀可以為矩形、圓形或者不規(guī)則形狀，本發(fā)明實施例中對載板112的材料和形狀不進行限定。

如圖5所示，圖5是本發(fā)明實施例提供的在載板上制備雙層剝離結構后的剖面示意圖，分別在載板112的上、下表面制備雙層剝離結構113，上層剝離結構113可以包括上層結構1131和下層結構1132，可以理解的是，雙層剝離結構113表示可以從上層結構1131和下層結構1132的界面處進行剝離分開的結構?？蛇x的，雙層剝離結構113可以為雙層剝離銅箔，雙層剝離銅箔可以包括上層銅箔和下層銅箔，上層銅箔和下層銅箔之間可以剝離分開?？蛇x的，上層銅箔和下層銅箔的厚度可以相同，也可以不同，例如上層銅箔的厚度大于下層銅箔的厚度。

S320、分別在所述雙層剝離結構上遠離所述載板的一側制備介質(zhì)層，所述介質(zhì)層覆蓋所述雙層剝離結構。

示例性的，雙層剝離結構113上遠離載板112的一側可以表示為雙層剝離結構113朝向外側的一側，在雙層剝離結構113遠離載板112的一側制備介質(zhì)層106，如圖6所示，圖6是本發(fā)明實施例提供的在雙層剝離結構上制備介質(zhì)層的剖面示意圖，介質(zhì)層106的材料可以為有機材料，例如ABF、FR-4、BT樹脂或者聚丙烯。

S330、在所述介質(zhì)層預設位置處制備至少一個介質(zhì)層盲孔，所述介質(zhì)層盲孔貫穿所述介質(zhì)層。

示例性的，圖7是本發(fā)明實施例提供的在介質(zhì)層中形成至少一個盲孔的剖面示意圖，這里以2個盲孔進行示例性說明。在介質(zhì)層106中預設區(qū)域進行圖形制作，形成至少一個開口，通過所述開口制備至少一個介質(zhì)層盲孔107，介質(zhì)層盲孔107貫穿介質(zhì)層106。

可選的，可以采用激光打孔或者刻蝕的方法在介質(zhì)層106中形成至少一個介質(zhì)層盲孔107，由于介質(zhì)層106可以為有機材料，這里優(yōu)選為采用激光刻蝕的方式，在介質(zhì)層106中制備至少一個介質(zhì)層盲孔107，且激光刻蝕時的能量可以為0.5-1.0mJ。

S340、在所述介質(zhì)層盲孔內(nèi)填充導電材料。

示例性的，圖8是本發(fā)明實施例提供的在介質(zhì)層盲孔中填充導電材料的剖面示意圖，如圖8所示，在介質(zhì)層盲孔107中填充導電材料，保證與介質(zhì)層盲孔107上下相連的元器件可以實現(xiàn)電連接。可選的，在介質(zhì)層盲孔107中填充導電材料可以是采用化學電鍍種子層和電鍍的方式在介質(zhì)層盲孔107中填充導電材料，導電材料可以為金屬。具體的，介質(zhì)層盲孔107中填充的金屬可以為Cu，Ni，Ag，Au或其合金等，本發(fā)明實施例不對介質(zhì)層盲孔107中填充的金屬進行限定，只需通過介質(zhì)層盲孔107中填充的導電材料實現(xiàn)介質(zhì)層盲孔107上、下元器件的電連接即可。

S350、提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一個焊盤，所述第一芯片的有源面設置有粘結層，將所述第一芯片通過所述粘結層倒裝在所述介質(zhì)層上，所述焊盤與所述介質(zhì)層盲孔對應。

示例性的，圖9是本發(fā)明實施例提供的第一芯片通過粘結層倒裝在介質(zhì)層的剖面示意圖，如圖9所示，第一芯片101包括有源面以及位于有源面上的至少一個焊盤103，焊盤103可為單層或多層金屬，如Ti，W，Al，Cu，Ni，Pt，Ag，Au或其合金等。在第一芯片101的有源面設置有粘結層102，粘結層102可以為有機材料或者復合材料?？蛇x的，可以采用旋涂、噴涂、滾壓、印刷、非旋轉(zhuǎn)涂覆、熱壓、真空壓合以及壓力貼合等方式在第一芯片101的有源面制備粘結層102?？蛇x的，將第一芯片101通過粘結層102倒裝在介質(zhì)層106上，可以是采用貼片機或者倒裝焊機將第一芯片101通過粘結層102倒裝在介質(zhì)層106上。

S360、在所述第一芯片非有源面的其他側面制備包覆材料，所述包覆材料包封所述第一芯片。

示例性的，圖10是本發(fā)明實施例提供的在第一芯片非有源面的其他側面制備包覆材料的剖面示意圖，如圖10所示，包覆材料105位于第一芯片101遠離介質(zhì)層107的一側，包覆材料105完全包封第一芯片101、焊板103以及粘結層102?？蛇x的，包覆材料105的材料可以與介質(zhì)層107的材料相同，例如ABF、FR-4、BT樹脂或者聚丙烯。

S370、將所述雙層剝離結構的上層結構和下層結構進行剝離，得到兩個芯片封裝結構，所述上層結構位于所述芯片封裝結構上，所述下層結構位于所述載板上。

示例性的，圖11是本發(fā)明實施例提供的剝離雙層剝離結構得到兩個芯片封裝結構的剖面示意圖，將雙層剝離結構113從上層結構1131和下層結構1132的界面處進行剝離，得到了兩個完全相同的芯片封裝結構。具體的，雙層剝離結構113的上層結構1131位于芯片封裝結構上，下層結構1132位于載板112上。

進一步的，圖12是本發(fā)明實施例提供的單個芯片封裝結構的剖面示意圖，如圖12所示，芯片封裝結構可以包括第一芯片101、位于第一芯片101有源面上的粘結層102和焊板103、包覆材料105、介質(zhì)層106、介質(zhì)層盲孔107以及上層結構1131。

S380、刻蝕所述上層結構以及所述介質(zhì)層盲孔內(nèi)的導電材料，露出所述介質(zhì)層和所述粘結層。

示例性的，圖13是本發(fā)明實施例提供的刻蝕上層結構以及介質(zhì)層盲孔內(nèi)導電材料后的剖面示意圖，如圖13所示，刻蝕上層結構1131和介質(zhì)層盲孔107內(nèi)的導電材料，將上層結構1131和介質(zhì)層盲孔107內(nèi)的導電材料完全刻蝕干凈，露出介質(zhì)層106以及粘結層102?？蛇x的，可以采用濕法刻蝕的方式刻蝕上層結構1131和介質(zhì)層盲孔107內(nèi)的導電材料。

S390、刻蝕所述粘結層，形成至少一個粘結層盲孔，所述粘結層盲孔貫穿所述粘結層。

示例性的，圖14是本發(fā)明實施例提供的刻蝕粘結層，形成至少一個粘結層盲孔的剖面示意圖，如圖14所示，在介質(zhì)層盲孔107內(nèi)刻蝕粘結層102，形成粘結層盲孔104，粘結層盲孔104貫穿粘結層102，粘結層盲孔104與介質(zhì)層盲孔107對應，且粘結層盲孔104的數(shù)目可以與介質(zhì)層盲孔107的數(shù)目相同?？蛇x的，可以采用激光打孔或者刻蝕的方法在粘結層102中形成至少一個粘結層盲孔104，由于粘結層102可以為有機材料，這里優(yōu)選為采用激光刻蝕的方式，在粘結層102中制備至少一個粘結層盲孔104，且激光刻蝕時的能量可以為0.1-0.3mJ。

S3100、在所述介質(zhì)層盲孔和所述粘結層盲孔內(nèi)填充導電材料，并在所述介質(zhì)層上遠離所述第一芯片的一側制備第一重布線層，所述第一重布線層與所述介質(zhì)層盲孔對應設置。

示例性的，圖15是本發(fā)明實施例提供的在介質(zhì)層盲孔和粘結層盲孔內(nèi)填充導電材料并制備第一重布線層的剖面示意圖，如圖15所示，在介質(zhì)層盲孔107和粘結層盲孔104內(nèi)填充導電材料，保證與介質(zhì)層盲孔107和粘結層盲孔104上下相連的元器件可以實現(xiàn)電連接?？蛇x的，在介質(zhì)層盲孔107和粘結層盲孔104內(nèi)填充導電材料可以是采用化學電鍍種子層和電鍍的方式填充導電材料，導電材料可以為金屬，例如Cu，Ni，Ag，Au或其合金等。

第一重布線層108與粘結層盲孔104和介質(zhì)層盲孔107對應設置，第一重布線層108的材料可以與介質(zhì)層盲孔107和粘結層盲孔104內(nèi)填充的導電材料相同，例如Cu，Ni，Ag，Au或其合金等。

可選的，在制備第一重布線層108結束后，可以在第一重布線層108遠離介質(zhì)層106的一側制備第一絕緣層110，如圖16所示，第一絕緣層110覆蓋第一重布線層108和介質(zhì)層106，且第一絕緣層108上形成有第一開口。

S3110、在所述第一重布線層上遠離所述介質(zhì)層的一側制備焊球，所述焊球與所述第一重布線層電連接。

示例性的，圖17是本發(fā)明實施例提供的通過第一絕緣層在第一重布線層上制備焊球的剖面示意圖，如圖17所示，在第一重布線層108上遠離介質(zhì)層106的一側制備焊球109，具體可以是通過第一絕緣層110上的第一開口，在第一重布線層108上遠離介質(zhì)層106的一側制備焊球109，焊球109通過所述第一開口與第一重布線層108電連接。

可選的，焊球109的材料可以為焊料金屬，例如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In及其合金。

綜上，本發(fā)明實施例三提供的芯片封裝結構的制備方法，通過在載板上制備雙層剝離結構，分別在雙層剝離結構上制備介質(zhì)層，在介質(zhì)層預設位置處制備至少一個介質(zhì)層盲孔并填充導電材料，采用倒裝的方式將第一芯片通過粘結膠倒裝在介質(zhì)層上，保證第一芯片上的焊板與介質(zhì)層盲孔對應設置，制備包覆材料包覆第一芯片，之后通過雙層剝離結構剝離得到兩個芯片封裝結構，之后制備粘結層盲孔并在粘結層盲孔和介質(zhì)層盲孔內(nèi)填充導電材料，制備第一重布線層，保證第一芯片與第一重布線層通過介質(zhì)層盲孔和粘結層盲孔的內(nèi)填充的導電材料實現(xiàn)電連接，最后制備焊球。采用上述技術方案，第一芯片和第一重布線層通過兩階盲孔內(nèi)填充的導電材料實現(xiàn)電連接，先使用較大的能量制備介質(zhì)層盲孔，然后使用較小的能量制備粘結層盲孔，且在制備粘結層盲孔時由于使用的能量較小，不會對第一芯片造成損傷，有效提高了貼片精度。同時，在制備過程中避免bonding、debonding等工藝流程，具有工藝簡單、工藝成熟等特點；并且芯片通過標準的倒裝焊接工藝倒裝在介質(zhì)層上，工藝成熟，制備介質(zhì)層盲孔時直接在第一介質(zhì)層上制作，避免了介質(zhì)層盲孔直接在芯片上進行加工的風險，避免芯片損傷，更好的提高了芯片封裝結構可靠性要求。而且，采用了基于載板兩側同時進行工藝開展，工藝效率比較高，可以一次得到兩個芯片封裝結構，擴大扇出面積的利用率，也可以更好的控制了工藝過程中的翹曲同時降低成本。進一步的，該制備過程中使用的材料均為規(guī)?；慨a(chǎn)的材料，并且在制備過程中所采用的工藝均為規(guī)?；慨a(chǎn)的成熟的工藝流程，所以具有材料成本低、工藝成本低等特點。

實施例四

本發(fā)明實施例四提供一種芯片封裝結構的制備方法，具體提供一種具有POP結構的芯片封裝結構的制備方法，本發(fā)明實施例四提供的芯片封裝結構的制備方法以上述實施例三為基礎，與實施例二提供的芯片封裝結構對應。

具體的，本發(fā)明實施例四提供的芯片封裝結構的制備方法，與實施例三提供的芯片封裝結構的制備方法區(qū)別在于：

在第一重布線層108上遠離介質(zhì)層106的一側制備焊球109之后，還可以包括：

在包覆材料105上遠離第一芯片101的一側制備至少一個第二芯片封裝層，所述第二芯片封裝層包括第二芯片201和第二重布線層208，第二芯片201和第二重布線層208電連接，第二重布線層208和第一重布線層108電連接；

在刻蝕粘結層102，粘結層盲孔103的同時，還可以包括：

刻蝕介質(zhì)層106和包覆材料105，形成至少一個通孔111，通孔111貫穿介質(zhì)層106和包覆材料105；

在介質(zhì)層盲孔107和粘結層盲孔104內(nèi)填充導電材料，并在所述介質(zhì)層上遠離所述第一芯片的一側制備第一重布線層的同時，還可以包括：

在通孔111內(nèi)表面填充導電材料；

在包覆材料105上遠離第一芯片101的一側制備第二重布線層208；

在包覆材料105上遠離第一芯片101的一側制備第二重布線層208之后，還可以包括：

在第二重布線層208上遠離包覆材料105的一側制備第二絕緣層210，第二絕緣層210上形成有第二開口，第二芯片201和第二重布線層208通過第二開口電連接。

具體的，圖18是本發(fā)明實施例四提供的一種芯片封裝結構的制備方法的流程示意圖，如圖18所示，本發(fā)明實施例提供的芯片封裝結構的制備方法可以包括：

S410、提供一載板，分別在所述載板的上、下表面制備雙層剝離結構，所述雙層剝離結構包括上層結構和下層結構。

S420、分別在所述雙層剝離結構上遠離所述載板的一側制備介質(zhì)層，所述介質(zhì)層覆蓋所述雙層剝離結構。

S430、在所述介質(zhì)層預設位置處制備至少一個介質(zhì)層盲孔，所述介質(zhì)層盲孔貫穿所述介質(zhì)層。

S440、在所述介質(zhì)層盲孔內(nèi)填充導電材料。

S550、提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一個焊盤，所述第一芯片的有源面設置有粘結層，將所述第一芯片通過所述粘結層倒裝在所述介質(zhì)層上，所述焊盤與所述介質(zhì)層盲孔對應。

S460、在所述第一芯片非有源面的其他側面制備包覆材料，所述包覆材料包封所述第一芯片。

S470、將所述雙層剝離結構的上層結構和下層結構進行剝離，得到兩個芯片封裝結構，所述上層結構位于所述芯片封裝結構上，所述下層結構位于所述載板上。

S480、刻蝕所述上層結構以及所述介質(zhì)層盲孔內(nèi)的導電材料，露出所述介質(zhì)層和所述粘結層。

S490、刻蝕所述粘結層，形成至少一個粘結層盲孔，所述粘結層盲孔貫穿所述粘結層，刻蝕所述介質(zhì)層和所述包覆材料，形成至少一個通孔，所述通孔貫穿所述介質(zhì)層和所述包覆材料。

示例性的，圖19是本發(fā)明實施例提供的刻蝕粘結層形成粘結層盲孔和刻蝕介質(zhì)層與包覆材料形成通孔的剖面示意圖，如圖19所示，刻蝕粘結層102，形成粘結層盲孔104，粘結層盲孔104貫穿粘結層102；刻蝕介質(zhì)層106和包覆材料105，形成通孔111，通孔111貫穿介質(zhì)層106和包覆材料105。可選的，可以使用激光刻蝕的方式刻蝕粘結層102，使用機械刻蝕的方式刻蝕介質(zhì)層105和包覆材料106。

S4100、在所述介質(zhì)層盲孔、所述粘結層盲孔和所述通孔內(nèi)填充導電材料，在所述介質(zhì)層上遠離所述第一芯片的一側制備第一重布線層，在所述包覆材料遠離所述第一芯片的一側制備所述第二重布線層。

示例性的，圖20是本發(fā)明實施例提供的在介質(zhì)層盲孔、粘結層盲孔和通孔內(nèi)填充導電材料，并制備第一重布線層和第二重布線層的剖面示意圖，如圖20所示，在介質(zhì)層盲孔107和粘結層盲孔104內(nèi)填充導電材料，保證與介質(zhì)層盲孔107和粘結層盲孔104上下相連的元器件可以實現(xiàn)電連接。

第一重布線層108與粘結層盲孔104和介質(zhì)層盲孔107對應設置，第一重布線層108的材料可以與介質(zhì)層盲孔107和粘結層盲孔104內(nèi)填充的導電材料相同，例如Cu，Ni，Ag，Au或其合金等。

第二重布線層208可以與第一重布線層108的材料相同，例如Cu，Ni，Ag，Au或其合金等。

通孔111的內(nèi)表面填充有導電材料，用于實現(xiàn)第一重布線層108與第二重布線層208之間電連接。

可選的，在制備第一重布線層108和第二重布線層208結束后，可以在第一重布線層108遠離介質(zhì)層106的一側制備第一絕緣層110，在第二重布線層208上遠離包覆材料105的一側制備第二絕緣層210，如圖21所示，第一絕緣層110覆蓋第一重布線層108和介質(zhì)層106，且第一絕緣層108上形成有第一開口；第二絕緣層210上形成有第二開口，第二芯片201和第二重布線層208通過第二開口電連接?？蛇x的，第一絕緣層110和第二絕緣層210的材料可以相同，例如阻焊綠油或者有機材料。

可選的，在通孔111內(nèi)除形成有導電材料之外的區(qū)域填充絕緣物質(zhì)，所述絕緣物質(zhì)可以與第一絕緣層110或者第二絕緣層210的材料相同，例如阻焊綠油或者有機材料。由于工業(yè)制備過程中是一次制備多個芯片封裝結構的，因此可以沿通孔111的正中心沿豎直方向進行切割，即得到兩個POP結構的芯片封裝結構，這樣，通孔111內(nèi)表面的導電材料分別用于兩個不同的POP結構的芯片封裝結構中，用于實現(xiàn)第一重布線層108和第二重布線層208之間的電連接。

S4110、在所述第一重布線層上遠離所述介質(zhì)層的一側制備焊球，所述焊球與所述第一重布線層電連接。

S4120、在所述第二重布線層上遠離所述包覆材料的一側倒裝所述第二芯片，所述第二芯片、第二重布線層和第二絕緣層組成第二芯片封裝層。

示例性的，如22是本發(fā)明實施例提供的倒裝第二芯片，形成第二芯片封裝層的剖面示意圖，如圖22所示，第二芯片201可以與第一芯片101相同，通過兩階盲孔中填充的導電材料與第二重布線層208電連接，如圖22所示，第二芯片封裝層可以包括第二芯片201、第二粘結層202、第二焊板203、第二粘結層盲孔204、第二包覆材料205、第二介質(zhì)層206、第二介質(zhì)層通孔207以及第二重布線層208，其制備方法與第一芯片封裝層中個元器件的制備方法可以相同；或者第二芯片201的有源面上設置有焊盤、電連接凸起(圖中未示出)，第二芯片210通過焊盤和電連接凸起與第二重布線層208電連接(圖中未示出)。需要說明的是，本發(fā)明實施例不對第二芯片封裝層進行限定，只需第二芯片封裝層可以與第一芯片封裝層形成POP封裝即可。

可以理解的是，當芯片封裝結構包括多個第二芯片封裝層時，所述第二芯片封裝層中也可以包括通孔，第二芯片封裝層中的通孔的制備方法可以與第一芯片封裝結構中的通孔制備方法相同，這里不再贅述。

綜上，本發(fā)明實施例提供的芯片封裝結構可以是POP結構的芯片封裝結構，本發(fā)明實施例提供的POP結構的芯片封裝結構的制備方法，不僅具備實施例三中芯片封裝結構的制備方法的全部有益效果，并且本發(fā)明實施例提供的芯片封裝結構的制備方法，能夠方便地實現(xiàn)兩層甚至多層芯片封裝層的堆疊，實現(xiàn)了更高的系統(tǒng)集成封裝。

注意，上述僅為本發(fā)明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調(diào)整和替代而不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權利要求范圍決定。