本申請(qǐng)享有以日本專利申請(qǐng)2015-179329號(hào)(申請(qǐng)日：2015年9月11日)作為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部內(nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置的制造方法。

背景技術(shù)：

作為兼顧高耐壓及低導(dǎo)通電阻的電力控制用半導(dǎo)體裝置，存在如下縱型MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)：具備將p型(或n型)半導(dǎo)體層嵌入至n型(或p型)半導(dǎo)體層，而使n型區(qū)域與p型區(qū)域交替地排列的超級(jí)結(jié)構(gòu)造(以下也稱為“SJ(Super Junction)構(gòu)造”)。在SJ構(gòu)造中，通過使n型區(qū)域所包含的n型雜質(zhì)量與p型區(qū)域所包含的p型雜質(zhì)量相等，而擬似地制作非摻雜區(qū)域，實(shí)現(xiàn)高耐壓。同時(shí)，通過對(duì)高雜質(zhì)濃度區(qū)域流通電流，能夠?qū)崿F(xiàn)低導(dǎo)通電阻。為了穩(wěn)定地實(shí)現(xiàn)高耐壓，理想的是均勻地形成n型區(qū)域及p型區(qū)域的雜質(zhì)濃度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式在于提供一種能夠?qū)崿F(xiàn)高耐壓的半導(dǎo)體裝置的制造方法。

實(shí)施方式的半導(dǎo)體裝置的制造方法是在第1SiC層上通過外延生長形成第1導(dǎo)電型的第2SiC層；在所述第2SiC層中選擇性地離子注入第2導(dǎo)電型的第1雜質(zhì)，而形成第2導(dǎo)電型的第1區(qū)域；去除所述第1區(qū)域的一部分；在所述第2SiC層上通過外延生長形成第1導(dǎo)電型的第3SiC層；在所述第3SiC層中選擇性地離子注入第2導(dǎo)電型的第2雜質(zhì)，而在所述第1區(qū)域上形成第2導(dǎo)電型的第2區(qū)域。

附圖說明

圖1是通過第1實(shí)施方式的半導(dǎo)體裝置的制造方法所制造的半導(dǎo)體裝置的示意剖視圖。

圖2～圖4是第1實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

圖5是第1實(shí)施方式的半導(dǎo)體裝置的制造方法的說明圖。

圖6～圖13是第1實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

圖14是通過比較方式的半導(dǎo)體裝置的制造方法所制造的半導(dǎo)體裝置的示意剖視圖。

圖15～圖23是第2實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

圖24～圖32是第4實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

圖33是通過第5實(shí)施方式的半導(dǎo)體裝置的制造方法所制造的半導(dǎo)體裝置的示意剖視圖。

圖34～圖44是第5實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

具體實(shí)施方式

以下，一邊參照附圖一邊對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。此外，在以下的說明中，對(duì)相同或類似的部件等標(biāo)注相同的符號(hào)，對(duì)說明過一次的部件等適當(dāng)省略其說明。

另外，在以下的說明中，n⁺、n、n^-、及p⁺、p、p^-的記法表示各導(dǎo)電型的雜質(zhì)濃度的相對(duì)性的高低。即，表示n⁺與n相比n型雜質(zhì)濃度相對(duì)較高，n^-與n相比n型雜質(zhì)濃度相對(duì)較低。另外，表示p⁺與p相比p型雜質(zhì)濃度相對(duì)較高，p^-與p相比p型雜質(zhì)濃度相對(duì)較低。此外，也存在將n⁺型、n^-型簡單地記載為n型，將p⁺型、p^-型簡單地記載為p型的情況。

(第1實(shí)施方式)

本實(shí)施方式的半導(dǎo)體裝置的制造方法是通過外延生長在第1SiC層上形成第1導(dǎo)電型的第2SiC層；在第2SiC層中選擇性地離子注入第2導(dǎo)電型的第1雜質(zhì)，而形成第2導(dǎo)電型的第1區(qū)域；去除第1區(qū)域的一部分；通過外延生長在第2SiC層上形成第1導(dǎo)電型的第3SiC層；在第3SiC層中選擇性地離子注入第2導(dǎo)電型的第2雜質(zhì)，而在第1區(qū)域上形成第2導(dǎo)電型的第2區(qū)域。

圖1是通過本實(shí)施方式的半導(dǎo)體裝置的制造方法所制造的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置是具備使用SiC(碳化硅)的超級(jí)結(jié)構(gòu)造的縱型MOSFET100。 以下，以第1導(dǎo)電型為n型、第2導(dǎo)電型為p型的情況為例進(jìn)行說明。

MOSFET100具備n⁺型SiC基板10、n^-型緩沖層12、n^-型漂移區(qū)域14、p^-型支柱區(qū)域16、p型主體區(qū)域18、n⁺型源極區(qū)域20、p⁺型接觸區(qū)域22、柵極絕緣膜24、柵極電極26、層間膜28、源極電極30、及漏極電極32。

MOSFET100是在進(jìn)行斷開動(dòng)作時(shí)，使n^-型漂移區(qū)域14及p^-型支柱區(qū)域16空乏化，擬似地制作非摻雜區(qū)域，實(shí)現(xiàn)高耐壓。另外，通過設(shè)置p^-型支柱區(qū)域16，能夠提高n^-型漂移區(qū)域14的雜質(zhì)濃度。因此，在進(jìn)行導(dǎo)通動(dòng)作時(shí)，能夠?qū)崿F(xiàn)低導(dǎo)通電阻。

n^-型漂移區(qū)域14含有n型雜質(zhì)。n型雜質(zhì)例如為氮(N)。n型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁵cm^-3以上且1×10¹⁷cm^-3以下。

p^-型支柱區(qū)域16含有p型雜質(zhì)。p型雜質(zhì)例如為鋁(Al)。p型雜質(zhì)的雜質(zhì)濃度例如為1×10¹⁵cm^-3以上且1×10¹⁸cm^-3以下。

圖2～圖4、圖6～圖13是本實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。圖5是實(shí)施方式的半導(dǎo)體裝置的制造方法的說明圖。

首先，準(zhǔn)備n⁺型SiC基板10。SiC基板10例如為4H-SiC單晶基板。SiC基板10的表面例如為相對(duì)于(0001)面傾斜0度以上且8度以下的面。

接著，在SiC基板10上，形成n^-型緩沖層(第1SiC層)12(圖2)。緩沖層12是通過外延生長法而形成。緩沖層12的膜厚例如為0.1μm以上且1.0μm以下。

接著，在緩沖層12上，形成n^-型的第1n型外延層(第2SiC層)50(圖3)。第1n型外延層50是通過外延生長法而形成。第1n型外延層50的膜厚例如為0.1μm以上且1.0μm以下。

接著，在第1n型外延層50上形成掩模材60。掩模材60例如為氧化硅膜。

接著，以掩模材60作為掩模，在第1n型外延層50中選擇性地離子注入鋁(第1雜質(zhì))(圖4)。通過鋁的離子注入，p^-型的第1p型區(qū)域(第1區(qū)域)70形成在第1n型外延層50中。第1p型區(qū)域70具備高雜質(zhì)濃度區(qū)域70a及低雜質(zhì)濃度區(qū)域70b。

鋁的離子注入也可以使第1p型區(qū)域70中的鋁濃度沿膜厚方向成為均勻的方式，改變加速能量而進(jìn)行多次。

圖5是表示在SiC中離子注入鋁時(shí)的深度方向的濃度分布的一例的圖。在距表面約0.2μm的位置存在峰值濃度的情況下，在距表面0.1μm左右的范圍內(nèi)，例如形成鋁濃度成為峰值濃度的一半以下的低雜質(zhì)濃度區(qū)域。

SiC中的雜質(zhì)的擴(kuò)散系數(shù)例如比Si(硅)中的雜質(zhì)的擴(kuò)散系數(shù)小。特別是，鋁在SiC中的擴(kuò)散系數(shù)極小。因此，即便在離子注入后進(jìn)行了雜質(zhì)的活化退火，從剛進(jìn)行離子注 入后的濃度分布的變化也極小。

接著，剝離掩模材60(圖6)。掩模材的剝離例如通過濕式蝕刻而進(jìn)行。

接著，進(jìn)行使離子注入的鋁活化的活化退火。活化退火例如在非氧化性環(huán)境下，以1700℃以上且1900℃以下的溫度進(jìn)行。

接著，通過CMP(Chemical Mechanical Polishing，化學(xué)機(jī)械拋光)對(duì)第1n型外延層50的表面進(jìn)行研磨，去除作為第1p型區(qū)域70的一部分的低雜質(zhì)濃度區(qū)域70b(圖7)。

理想的是，在通過CMP去除第1p型區(qū)域70的一部分時(shí)，去除第1p型區(qū)域70中的存在鋁的峰值濃度位置的區(qū)域。要去除的第1p型區(qū)域70的厚度例如為0.05μm以上且0.2μm以下。

理想的是，以化學(xué)蝕刻成分較高的工藝條件進(jìn)行CMP。例如，理想的是使?jié){料含有雙氧水(H₂O₂)。

理想的是，在通過CMP去除第1p型區(qū)域70的一部分后，進(jìn)行各向同性干式蝕刻。通過各向同性干式蝕刻，去除第1n型外延層50的一部分。

在通過各向同性干式蝕刻，去除因CMP而在第1n型外延層50產(chǎn)生的刮痕等損傷后，在第1n型外延層50上外延生長的SiC層的結(jié)晶性提高。

各向同性干式蝕刻例如為CDE(Chemical Dry Etching，化學(xué)干式蝕刻)。

理想的是，在通過CMP去除第1p型區(qū)域70的一部分后，進(jìn)行使用化學(xué)作用較強(qiáng)的條件的各向異性干式蝕刻。通過化學(xué)作用較強(qiáng)的各向異性干式蝕刻，去除第1n型外延層50的一部分。

在通過使用化學(xué)作用較強(qiáng)的條件的各向異性干式蝕刻，去除因CMP而在第1n型外延層50產(chǎn)生的刮痕等損傷后，在第1n型外延層50上外延生長的SiC層的結(jié)晶性提高。

使用化學(xué)作用較強(qiáng)的條件的各向異性干式蝕刻例如為使用六氟化硫(SF₆)氣體、或四氟化碳(CF₄)氣體的RIE(Reactive Ion Etching，反應(yīng)性離子蝕刻)。

理想的是，在通過CMP去除第1p型區(qū)域70的一部分后，在第1n型外延層50上形成熱氧化膜，然后剝離熱氧化膜。通過熱氧化膜的形成及熱氧化膜的剝離，去除第1n型外延層50的一部分。

在通過熱氧化膜的形成及熱氧化膜的剝離，去除因CMP而在第1n型外延層50產(chǎn)生的刮痕等損傷后，在第1n型外延層50上外延生長的SiC層的結(jié)晶性提高。

理想的是，在通過CMP去除第1p型區(qū)域70的一部分后，進(jìn)行濕式蝕刻。通過濕式蝕刻，去除第1n型外延層50的一部分。

在通過濕式蝕刻，去除因CMP而在第1n型外延層50產(chǎn)生的刮痕等損傷后，在第 1n型外延層50上外延生長的SiC層的結(jié)晶性提高。

濕式蝕刻例如為將硝氟酸(HF+HNO₃)用作藥液的蝕刻。

此外，關(guān)于通過CMP去除第1p型區(qū)域70的一部分后的CMP、各向同性干式蝕刻、使用化學(xué)作用較強(qiáng)的條件的各向異性干式蝕刻、以及熱氧化膜的形成及熱氧化膜的剝離，可進(jìn)行任一種處理，也可組合2種以上而進(jìn)行。

接著，在第1n型外延層50上，形成n^-型的第2n型外延層(第3SiC層)52(圖8)。第2n型外延層52是通過外延生長法而形成。第2n型外延層52的膜厚例如為0.1μm以上且1.0μm以下。

接著，以掩模材62作為掩模，在第2n型外延層52中選擇性地離子注入鋁(第2雜質(zhì))(圖9)。通過鋁的離子注入，p^-型的第2p型區(qū)域(第2區(qū)域)72形成在第2n型外延層52中。第2p型區(qū)域72具備高雜質(zhì)濃度區(qū)域72a及低雜質(zhì)濃度區(qū)域72b。第2p型區(qū)域72形成在第1p型區(qū)域70上。

鋁的離子注入也可以使第2p型區(qū)域72中的鋁濃度沿膜厚方向成為均勻的方式，改變加速能量而進(jìn)行多次。

接著，剝離掩模材62。接著，通過CMP對(duì)第2n型外延層52的表面進(jìn)行研磨，去除作為第2p型區(qū)域72的一部分的低雜質(zhì)濃度區(qū)域72b(圖10)。

接著，進(jìn)行使離子注入的鋁活化的活化退火?；罨嘶鹄缭诜茄趸原h(huán)境下，以1700℃以上且1900℃以下的溫度進(jìn)行。接著，在第2n型外延層52上，形成n^-型的第3n型外延層54。第3n型外延層54是通過外延生長法而形成。第3n型外延層54的膜厚例如為0.1μm以上且1.0μm以下。

接著，以掩模材64作為掩模，在第3n型外延層54中選擇性地離子注入鋁(圖11)。通過鋁的離子注入，p^-型的第3p型區(qū)域74形成在第3n型外延層54中。第3p型區(qū)域74具備高雜質(zhì)濃度區(qū)域74a及低雜質(zhì)濃度區(qū)域74b。第3p型區(qū)域74形成在第2p型區(qū)域72上。

鋁的離子注入也可以改變加速能量而進(jìn)行多次，使第3p型區(qū)域74中的鋁濃度沿膜厚方向變得均勻。

接著，剝離掩模材64。接著，通過CMP對(duì)第3n型外延層54的表面進(jìn)行研磨，去除作為第3p型區(qū)域74的一部分的低雜質(zhì)濃度區(qū)域74b(圖12)。

接著，進(jìn)行使離子注入的鋁活化的活化退火?；罨嘶鹄缭诜茄趸原h(huán)境下，以1700℃以上且1900℃以下的溫度進(jìn)行。

接著，在第3n型外延層54上，形成n^-型的表面層56(圖13)。表面層56是通過外 延生長法而形成。表面層56的膜厚例如為0.1μm以上且1.0μm以下。

然后，通過公知的工藝，形成p型主體區(qū)域18、n⁺型源極區(qū)域20、p⁺型接觸區(qū)域22、柵極絕緣膜24、柵極電極26、層間膜28、源極電極30、及漏極電極32。通過以上的制造方法，可形成圖1所示的MOSFET100。

接著，針對(duì)本實(shí)施方式的半導(dǎo)體裝置的制造方法的作用及效果進(jìn)行說明。圖14是通過比較方式的半導(dǎo)體裝置的制造方法所制造的半導(dǎo)體裝置的示意剖視圖。比較方式的半導(dǎo)體裝置是具備使用SiC(碳化硅)的超級(jí)結(jié)構(gòu)造的縱型MOSFET900。

比較方式的半導(dǎo)體裝置的制造方法相對(duì)于本實(shí)施方式的半導(dǎo)體裝置的制造方法，在不進(jìn)行低雜質(zhì)濃度區(qū)域70b、72b、74b的去除方面不同。因此，MOSFET900在p^-型支柱區(qū)域16存在低雜質(zhì)濃度區(qū)域70b、72b、74b區(qū)域。

如果在MOSFET900的p^-型支柱區(qū)域16存在低雜質(zhì)濃度區(qū)域70b、72b、74b，那么在進(jìn)行MOSFET900的斷開動(dòng)作時(shí)，在n^-型漂移區(qū)域14及p^-型支柱區(qū)域16中延伸的空乏層變得不均勻。因此，有如下?lián)鷳n：MOSFET900的耐壓變得不穩(wěn)定，耐壓降低。

在通過本實(shí)施方式的制造方法所制造的MOSFET100中，不存在低雜質(zhì)濃度區(qū)域70b、72b、74b區(qū)域。換句話說，p^-型支柱區(qū)域16的p型雜質(zhì)濃度變得均勻。因此，在進(jìn)行MOSFET100的斷開動(dòng)作時(shí)，在n^-型漂移區(qū)域14及p^-型支柱區(qū)域16中延伸的空乏層變得均勻。因此，MOSFET100的耐壓穩(wěn)定，能夠?qū)崿F(xiàn)高耐壓。

另外，如果是本實(shí)施方式的制造方法，那么在進(jìn)行第1外延層50、第2外延層52、及第3外延層54各自的外延生長時(shí)，能夠通過CMP使形成在表面上的臺(tái)階集群(step bunching)等凹凸平坦化。因此，在各個(gè)層之后形成的外延生長層的結(jié)晶性提高。

以上，根據(jù)本實(shí)施方式，可提供一種能夠?qū)崿F(xiàn)高耐壓的半導(dǎo)體裝置的制造方法。

(第2實(shí)施方式)

本實(shí)施方式的半導(dǎo)體裝置的制造方法在如下方面與第1實(shí)施方式不同，即：第1區(qū)域的一部分的去除并非通過CMP進(jìn)行，而是通過在第1區(qū)域上形成熱氧化膜并剝離熱氧化膜而進(jìn)行。關(guān)于與第1實(shí)施方式重復(fù)的內(nèi)容，省略一部分記述。

圖15～圖23是本實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

首先，準(zhǔn)備n⁺型的SiC基板10。接著，在SiC基板10上，形成n^-型緩沖層(第1SiC層)12(圖15)。

接著，在緩沖層12上，形成n^-型第1n型外延層(第2SiC層)50(圖16)。

接著，在第1n型外延層50上形成掩模材60。掩模材60例如為氧化硅膜。

接著，以掩模材60作為掩模，在第1n型外延層50中選擇性地離子注入鋁(第1雜質(zhì))(圖17)。通過鋁的離子注入，p^-型的第1p型區(qū)域(第1區(qū)域)70形成在第1n型外延層50中。第1p型區(qū)域70具備高雜質(zhì)濃度區(qū)域70a及低雜質(zhì)濃度區(qū)域70b。

接著，剝離掩模材60(圖18)。接著，進(jìn)行使離子注入的鋁活化的活化退火。

接著，通過熱氧化在第1n型外延層50的表面形成熱氧化膜80(圖19)。通過熱氧化，作為第1p型區(qū)域70的一部分的低雜質(zhì)濃度區(qū)域70b被氧化。

接著，剝離熱氧化膜80。熱氧化膜80例如通過以氫氟酸作為藥液的濕式蝕刻而去除。通過熱氧化膜80的剝離，去除低雜質(zhì)濃度區(qū)域70b(圖20)。

理想的是，在通過熱氧化膜80的形成及熱氧化膜80的剝離，去除第1p型區(qū)域70的一部分時(shí)，去除第1p型區(qū)域70中的存在鋁的峰值濃度位置的區(qū)域。要去除的第1p型區(qū)域70的厚度例如為0.05μm以上且0.2μm以下。

接著，在第1n型外延層50上，形成n^-型的第2n型外延層(第3SiC層)52(圖21)。

接著，以掩模材62作為掩模，在第2n型外延層52中選擇性地離子注入鋁(第2雜質(zhì))(圖22)。通過鋁的離子注入，p^-型的第2p型區(qū)域(第2區(qū)域)72形成在第2n型外延層52中。第2p型區(qū)域72具備高雜質(zhì)濃度區(qū)域72a及低雜質(zhì)濃度區(qū)域72b。

接著，剝離掩模材62。接著，進(jìn)行使離子注入的鋁活化的活化退火。

接著，通過熱氧化在第2n型外延層52的表面形成熱氧化膜。通過熱氧化，作為第2p型區(qū)域72的一部分的低雜質(zhì)濃度區(qū)域72b被氧化。

接著，剝離熱氧化膜。通過熱氧化膜的剝離，去除低雜質(zhì)濃度區(qū)域72b。

接著，在第2n型外延層52上形成n^-型的第3n型外延層54。

接著，以掩模材作為掩模，在第3n型外延層54中選擇性地離子注入鋁。

接著，通過熱氧化在第3n型外延層54的表面形成熱氧化膜。接著，剝離熱氧化膜。

接著，在第3n型外延層54上，形成n^-型表面層56(圖23)。

然后，通過公知的工藝，形成p型主體區(qū)域18、n⁺型源極區(qū)域20、p⁺型接觸區(qū)域22、柵極絕緣膜24、柵極電極26、層間膜28、源極電極30、及漏極電極32。通過以上的制造方法，可形成圖1所示的MOSFET100。

根據(jù)本實(shí)施方式，可提供一種能夠通過與第1實(shí)施方式相同的作用實(shí)現(xiàn)高耐壓的半導(dǎo)體裝置的制造方法。

(第3實(shí)施方式)

本實(shí)施方式的半導(dǎo)體裝置的制造方法在如下方面與第1實(shí)施方式不同，即：第1區(qū)域的一部分的去除并非通過CMP進(jìn)行，而是通過干式蝕刻進(jìn)行。關(guān)于與第1實(shí)施方式 重復(fù)的內(nèi)容，省略一部分記述。

在本實(shí)施方式中，通過干式蝕刻進(jìn)行低雜質(zhì)濃度區(qū)域70b、低雜質(zhì)濃度區(qū)域72b、低雜質(zhì)濃度區(qū)域74b的去除。干式蝕刻例如為RIE(Reactive Ion Etching)。

根據(jù)本實(shí)施方式，可提供一種能夠通過與第1實(shí)施方式相同的作用實(shí)現(xiàn)高耐壓的半導(dǎo)體裝置的制造方法。

(第4實(shí)施方式)

本實(shí)施方式的半導(dǎo)體裝置的制造方法是通過外延生長在第1SiC層上形成第1導(dǎo)電型的第2SiC層；在第2SiC層中選擇性地離子注入第2導(dǎo)電型的第1雜質(zhì)，而形成第2導(dǎo)電型的第1區(qū)域；通過外延生長在第2SiC層上形成第1導(dǎo)電型的第3SiC層；在第3SiC層中選擇性地離子注入第2導(dǎo)電型的第2雜質(zhì)，而在第1區(qū)域上形成第2導(dǎo)電型的第2區(qū)域，并在第1區(qū)域中形成第2雜質(zhì)的峰值濃度位置。

圖24～圖32是本實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

首先，準(zhǔn)備n⁺型的SiC基板10。SiC基板10例如為4H-SiC單晶基板。SiC基板10的表面例如為相對(duì)于(0001)面傾斜0度以上且8度以下的面。

接著，在SiC基板10上，形成n^-型緩沖層(第1SiC層)12(圖24)。緩沖層12是通過外延生長法而形成。緩沖層12的膜厚例如為0.1μm以上且1.0μm以下。

接著，在緩沖層12上，形成n^-型的第1n型外延層(第2SiC層)50(圖25)。第1n型外延層50是通過外延生長法而形成。第1n型外延層50的膜厚例如為0.1μm以上且1.0μm以下。

接著，在第1n型外延層50上形成掩模材60。掩模材60例如為氧化硅膜。

接著，以掩模材60作為掩模，在第1n型外延層50中選擇性地離子注入鋁(第1雜質(zhì))(圖26)。通過鋁的離子注入，p^-型的第1p型區(qū)域(第1區(qū)域)70形成在第1n型外延層50中。第1p型區(qū)域70具備高雜質(zhì)濃度區(qū)域70a及低雜質(zhì)濃度區(qū)域70b。

鋁的離子注入也可以使第1p型區(qū)域70中的鋁濃度沿膜厚方向成為均勻的方式，改變加速能量而進(jìn)行多次。

接著，剝離掩模材60(圖27)。掩模材的剝離例如通過濕式蝕刻而進(jìn)行。

接著，進(jìn)行使離子注入的鋁活化的活化退火?；罨嘶鹄缬诜茄趸原h(huán)境下，以1700℃以上且1900℃以下的溫度進(jìn)行。

接著，在第1n型外延層50上，形成n^-型的第2n型外延層(第3SiC層)52(圖28)。第2n型外延層52是通過外延生長法而形成。第2n型外延層52的膜厚例如為0.1μm以 上且1.0μm以下。

接著，以掩模材62作為掩模，在第2n型外延層52中選擇性地離子注入鋁(第2雜質(zhì))(圖29)。通過鋁的離子注入，p^-型的第2p型區(qū)域(第2區(qū)域)72形成在第2n型外延層52中。第2p型區(qū)域72具備高雜質(zhì)濃度區(qū)域72a及低雜質(zhì)濃度區(qū)域72b。

第2p型區(qū)域72形成在第1p型區(qū)域70上。在第1p型區(qū)域70中設(shè)置離子注入的鋁(第2雜質(zhì))的峰值濃度位置。通過在進(jìn)行鋁的離子注入時(shí)調(diào)整加速能量，而調(diào)整鋁的峰值濃度位置。例如，設(shè)定加速能量以使鋁的投影射程(projected range)(Rp)變得比第2n型外延層52的膜厚更深。第1p型區(qū)域70的低雜質(zhì)濃度區(qū)域70b中的鋁濃度變高，例如低雜質(zhì)濃度區(qū)域70b消失。

鋁的離子注入也可以改變加速能量而進(jìn)行多次，使第2p型區(qū)域72中的鋁濃度沿膜厚方向變得均勻。在進(jìn)行多次離子注入的情況下，例如使通過最高加速能量的離子注入而形成的鋁的峰值位置來到第1p型區(qū)域70中。

接著，剝離掩模材62(圖30)。

接著，進(jìn)行使離子注入的鋁活化的活化退火?；罨嘶鹄缭诜茄趸原h(huán)境下，以1700℃以上且1900℃以下的溫度進(jìn)行。

接著，在第2n型外延層52上，形成n^-型的第3n型外延層54(圖31)。第3n型外延層54是通過外延生長法而形成。第3n型外延層54的膜厚例如為0.1μm以上且1.0μm以下。

接著，以掩模材64作為掩模，在第3n型外延層54中選擇性地離子注入鋁(圖32)。通過鋁的離子注入，p^-型的第3p型區(qū)域74形成在第3n型外延層54中。第3p型區(qū)域74具備高雜質(zhì)濃度區(qū)域74a及低雜質(zhì)濃度區(qū)域74b。

第3p型區(qū)域74形成在第2p型區(qū)域72上。在第2p型區(qū)域72中設(shè)置離子注入的鋁的峰值濃度位置。通過在進(jìn)行鋁的離子注入時(shí)調(diào)整加速能量，而調(diào)整鋁的峰值濃度位置。例如，設(shè)定加速能量以使鋁的投影射程(Rp)變得比第3n型外延層54的膜厚更深。第2p型區(qū)域72的低雜質(zhì)濃度區(qū)域72b的鋁濃度變高，例如，低雜質(zhì)濃度區(qū)域72b消失。

鋁的離子注入也可以改變加速能量而進(jìn)行多次，使第3p型區(qū)域74中的鋁濃度沿膜厚方向變得均勻。在進(jìn)行多次離子注入的情況下，例如使通過最高加速能量的離子注入而形成的鋁的峰值位置來到第2p型區(qū)域72中。

接著，剝離掩模材64。接著，在第3n型外延層54上，形成n^-型表面層56。表面層56是通過外延生長法而形成。表面層56的膜厚例如為0.1μm以上且1.0μm以下。

接著，進(jìn)行使離子注入的鋁活化的活化退火。活化退火例如在非氧化性環(huán)境下，以 1700℃以上且1900℃以下的溫度進(jìn)行。

然后，通過公知的工藝，形成p型主體區(qū)域18、n⁺型源極區(qū)域20、p⁺型接觸區(qū)域22、柵極絕緣膜24、柵極電極26、層間膜28、源極電極30、及漏極電極32。通過以上的制造方法，形成圖1所示的MOSFET100。

在本實(shí)施方式的制造方法中，于進(jìn)行在上層的外延層中形成p型區(qū)域時(shí)的鋁的離子注入時(shí)，在下層的外延層中的p型區(qū)域中也注入鋁。因此，下層的外延層中的低雜質(zhì)濃度區(qū)域的鋁濃度被補(bǔ)充，而鋁濃度變高。

在通過本實(shí)施方式的制造方法所制造的MOSFET100中，不存在低雜質(zhì)濃度區(qū)域70b、72b、74b區(qū)域。換句話說，p^-型支柱區(qū)域16的p型雜質(zhì)濃度變得均勻。因此，在進(jìn)行MOSFET100的斷開動(dòng)作時(shí)，在n^-型漂移區(qū)域14及p^-型支柱區(qū)域16中延伸的空乏層變得均勻。因此，MOSFET100的耐壓穩(wěn)定，能夠?qū)崿F(xiàn)高耐壓。

以上，根據(jù)本實(shí)施方式，可提供一種能夠?qū)崿F(xiàn)高耐壓的半導(dǎo)體裝置的制造方法。

(第5實(shí)施方式)

本實(shí)施方式的半導(dǎo)體裝置的制造方法在如下方面與第2實(shí)施方式不同，即：在去除第1區(qū)域的一部分時(shí)，選擇性地去除第1區(qū)域的一部分，而在第2SiC層的表面形成溝槽。以下，關(guān)于與第2實(shí)施方式重復(fù)的內(nèi)容省略記述。

圖33是通過本實(shí)施方式的半導(dǎo)體裝置的制造方法所制造的半導(dǎo)體裝置的示意剖視圖。本實(shí)施方式的半導(dǎo)體裝置是具備使用SiC(碳化硅)的超級(jí)結(jié)構(gòu)造的縱型MOSFET200。以下，以第1導(dǎo)電型為n型、第2導(dǎo)電型為p型的情況為例進(jìn)行說明。

MOSFET200具備n⁺型SiC基板10、n^-型緩沖層12、n^-型漂移區(qū)域14、p^-型支柱區(qū)域16、p型主體區(qū)域18、n⁺型源極區(qū)域20、p⁺型接觸區(qū)域22、柵極絕緣膜24、柵極電極26、層間膜28、源極電極30、及漏極電極32。MOSFET200是在溝槽內(nèi)形成著源極電極30的溝槽接觸型MOSFET。

圖34～圖44是本實(shí)施方式的半導(dǎo)體裝置的制造方法的制造中途的半導(dǎo)體裝置的示意剖視圖。

首先，準(zhǔn)備n⁺型SiC基板10。接著，在SiC基板10上，形成n^-型緩沖層(第1SiC層)12(圖34)。

接著，在緩沖層12上，形成n^-型的第1n型外延層(第2SiC層)50。接著，在第1n型外延層50上形成掩模材60。掩模材60例如為氧化硅膜。

接著，以掩模材60作為掩模，在第1n型外延層50中選擇性地離子注入鋁(第1雜質(zhì))(圖35)。通過鋁的離子注入，p^-型的第1p型區(qū)域(第1區(qū)域)70形成在第1n型外延層 50中。第1p型區(qū)域70具備高雜質(zhì)濃度區(qū)域70a及低雜質(zhì)濃度區(qū)域70b。

接著，剝離掩模材60(圖36)。接著，進(jìn)行使離子注入的鋁活化的活化退火。

接著，通過熱氧化在第1n型外延層50的表面形成熱氧化膜82(圖37)。通過熱氧化，作為第1p型區(qū)域70的一部分的低雜質(zhì)濃度區(qū)域70b比第1n型外延層50更厚地被氧化。以含有鋁的低雜質(zhì)濃度區(qū)域70b相對(duì)于不含有鋁的第1n型外延層50而氧化速率變高的氧化條件進(jìn)行氧化。

接著，剝離熱氧化膜82。熱氧化膜82例如通過以氫氟酸作為藥液的濕式蝕刻而去除。通過熱氧化膜82的剝離，去除低雜質(zhì)濃度區(qū)域70b(圖38)。此時(shí)，在第1p型區(qū)域70上形成溝槽90。在第1n型外延層50的表面形成溝槽90。

理想的是，在通過熱氧化膜82的形成及熱氧化膜82的剝離，去除第1p型區(qū)域70的一部分時(shí)，去除第1p型區(qū)域70中的存在鋁的峰值濃度位置的區(qū)域。要去除的第1p型區(qū)域70的厚度例如為0.05μm以上且0.2μm以下。

接著，在第1n型外延層50上，形成n^-型的第2n型外延層(第3SiC層)52(圖39)。溝槽90被轉(zhuǎn)印至第2n型外延層52的表面。

接著，以掩模材62作為掩模，在第2n型外延層52中選擇性地離子注入鋁(第2雜質(zhì))(圖40)。通過鋁的離子注入，p^-型的第2p型區(qū)域(第2區(qū)域)72形成在第2n型外延層52中。第2p型區(qū)域72具備高雜質(zhì)濃度區(qū)域72a及低雜質(zhì)濃度區(qū)域72b。

接著，剝離掩模材62。接著，進(jìn)行使離子注入的鋁活化的活化退火。

接著，通過熱氧化在第2n型外延層52的表面形成熱氧化膜84(圖41)。通過熱氧化，作為第2p型區(qū)域72的一部分的低雜質(zhì)濃度區(qū)域72b比第2n型外延層52更厚地被氧化。以含有鋁的低雜質(zhì)濃度區(qū)域72b相對(duì)于不含有鋁的第2n型外延層52而氧化速率變高的氧化條件進(jìn)行氧化。

接著，剝離熱氧化膜84。熱氧化膜84例如通過以氫氟酸作為藥液的濕式蝕刻而去除。通過熱氧化膜84的剝離，去除低雜質(zhì)濃度區(qū)域72b(圖42)。此時(shí)，第2p型區(qū)域72上的溝槽90變得更深。

理想的是，在通過熱氧化膜84的形成及熱氧化膜84的剝離，去除第2p型區(qū)域72的一部分時(shí)，去除第2p型區(qū)域72中的存在鋁的峰值濃度位置的區(qū)域。要去除的第2p型區(qū)域72的厚度例如為0.05μm以上且0.2μm以下。

接著，在第2n型外延層52上，形成n^-型的第3n型外延層54(圖43)。溝槽90被轉(zhuǎn)印至第3n型外延層54的表面。

接著，以掩模材作為掩模，在第3n型外延層54中選擇性地離子注入鋁。通過鋁的 離子注入，p^-型的第3p型區(qū)域形成在第3n型外延層54中。第3p型區(qū)域具備高雜質(zhì)濃度區(qū)域74a及低雜質(zhì)濃度區(qū)域。

接著，剝離掩模材。接著，進(jìn)行使離子注入的鋁活化的活化退火。

接著，通過熱氧化在第3n型外延層54的表面形成熱氧化膜。通過熱氧化，作為第3p型區(qū)域的一部分的低雜質(zhì)濃度區(qū)域比第3n型外延層54更厚地被氧化。

接著，剝離熱氧化膜。通過熱氧化膜的剝離，去除低雜質(zhì)濃度區(qū)域。此時(shí)，第3p型區(qū)域上的溝槽90變得更深。

接著，在第3n型外延層54上，形成n^-型表面層56。溝槽90被轉(zhuǎn)印至表面層56的表面。

接著，以掩模材作為掩模，在表面層56中選擇性地離子注入鋁。通過鋁的離子注入，p^-型的第4p型區(qū)域76形成在表面層56中。第4p型區(qū)域76具備高雜質(zhì)濃度區(qū)域76a及低雜質(zhì)濃度區(qū)域76b。

接著，剝離掩模材(圖44)。接著，進(jìn)行使離子注入的鋁活化的活化退火。

然后，通過公知的工藝，形成p型主體區(qū)域18、n⁺型源極區(qū)域20、p⁺型接觸區(qū)域22、柵極絕緣膜24、柵極電極26、層間膜28、源極電極30、及漏極電極32。

源極電極30形成于形成在表面層56的表面的溝槽90內(nèi)。通過以上的制造方法，可形成圖33所示的MOSFET200。

根據(jù)本實(shí)施方式，可提供一種能夠通過與第1實(shí)施方式相同的作用實(shí)現(xiàn)高耐壓的半導(dǎo)體裝置的制造方法。

進(jìn)而，變?yōu)闊o需如下工藝：通過干式蝕刻等形成用以形成溝槽接觸的溝槽。因此，變?yōu)槟軌蛉菀椎刂圃炀邆銼J構(gòu)造的溝槽接觸型MOSFET。

此外，在本實(shí)施方式中，以通過熱氧化將低雜質(zhì)濃度區(qū)域相對(duì)于外延生長層而選擇性地去除的情況為例進(jìn)行了說明，但例如也可通過干式蝕刻而將低雜質(zhì)濃度區(qū)域相對(duì)于外延生長層而選擇性地去除。例如，也可與以鋁的離子注入的掩模材作為掩模而進(jìn)行離子注入后即刻去除低雜質(zhì)濃度區(qū)域同時(shí)，在外延生長層的表面形成溝槽。

在第1至第5實(shí)施方式中，作為SiC的結(jié)晶構(gòu)造以4H-SiC的情況為例進(jìn)行了說明，但本發(fā)明也可應(yīng)用于6H-SiC、3C-SiC等使用其它結(jié)晶構(gòu)造的SiC的裝置。另外，也可應(yīng)用具有除(0001)面以外的面的SiC基板。

在第1至第5實(shí)施方式中，以第1導(dǎo)電型為n型、第2導(dǎo)電型為p型的情況為例進(jìn)行了說明，但也可將第1導(dǎo)電型設(shè)為p型，將第2導(dǎo)電型設(shè)為n型。

在第1至第5實(shí)施方式中，作為p型雜質(zhì)，例示了鋁(Al)，但也可使用硼(B)。另外， 作為n型雜質(zhì)，例示了氮(N)，但也可應(yīng)用磷(P)、砷(As)、銻(Sb)等。

在第1至第5實(shí)施方式中，以平面柵極型MOSFET為例進(jìn)行了說明，但也可將本發(fā)明應(yīng)用于溝槽柵極型MOSFET。

在第1至第5實(shí)施方式中，以用以形成p支柱區(qū)域16的外延層數(shù)量為3層的情況為例進(jìn)行了說明，但外延層數(shù)量并不限于3層，只要為2層以上的層數(shù)，便可應(yīng)用于任意層數(shù)。

對(duì)本發(fā)明的若干個(gè)實(shí)施方式進(jìn)行了說明，但這些實(shí)施方式是作為示例而提出的，并不意圖限定發(fā)明的范圍。這些新穎的實(shí)施方式能以其它各種方式實(shí)施，可在不脫離發(fā)明主旨的范圍內(nèi)，進(jìn)行各種省略、替換、變更。例如，也可將一實(shí)施方式的構(gòu)成要素替換或變更成另一實(shí)施方式的構(gòu)成要素。這些實(shí)施方式或其變化包含在發(fā)明的范圍或主旨內(nèi)，并且包含在權(quán)利要求書所記載的發(fā)明及其均等的范圍內(nèi)。

[符號(hào)的說明]

12 n^-型緩沖層(第1SiC層)

50 n^-型的第1n型外延層(第2SiC層)

52 n^-型的第2n型外延層(第3SiC層)

70 p^-型的第1p型區(qū)域(第1區(qū)域)

72 p^-型的第2p型區(qū)域(第2區(qū)域)

80 熱氧化膜

90 溝槽

100 MOSFET(半導(dǎo)體裝置)

200 MOSFET(半導(dǎo)體裝置)