倒裝芯片的測(cè)試結(jié)構(gòu)、倒裝芯片和倒裝芯片的制作方法
【專利摘要】本發(fā)明提供一種倒裝芯片的測(cè)試結(jié)構(gòu)、倒裝芯片和倒裝芯片的制作方法。所述倒裝芯片的測(cè)試結(jié)構(gòu)中所述倒裝芯片包括晶元和封裝基板，所述測(cè)試結(jié)構(gòu)包括：一個(gè)或多個(gè)通孔鏈結(jié)構(gòu)，設(shè)置在所述晶元內(nèi)；多個(gè)電連接單元，設(shè)置在所述晶元的功能面上且連接所述通孔鏈結(jié)構(gòu)，多個(gè)所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起；兩條測(cè)試引線，固定在所述封裝基板上，所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。所述倒裝芯片的測(cè)試結(jié)構(gòu)能夠同時(shí)測(cè)試封裝效果和封裝后晶元是否發(fā)生翹曲或漏電，不僅實(shí)現(xiàn)對(duì)倒裝芯片良率的精確監(jiān)控，而且提高了測(cè)試效率。
【專利說(shuō)明】倒裝芯片的測(cè)試結(jié)構(gòu)、倒裝芯片和倒裝芯片的制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別是涉及一種倒裝芯片的測(cè)試結(jié)構(gòu)、倒裝芯片和倒裝芯片的制作方法。

【背景技術(shù)】
[0002]倒裝芯片(flip-chip)封裝技術(shù)是將晶元(die)的功能面朝下直接電性連結(jié)于基板進(jìn)行封裝的一種封裝技術(shù)。倒裝芯片封裝技術(shù)具有封裝精度高，封裝體積小，輸入輸出端口(I/O)密度高，互連線短和引線寄生參數(shù)小等優(yōu)點(diǎn)，因此倒裝芯片封裝技術(shù)己迅速取代傳統(tǒng)的引線鍵合(wire bonding)技術(shù)成為一種主流的半導(dǎo)體封裝技術(shù)。
[0003]通常倒裝芯片需要設(shè)置測(cè)試結(jié)構(gòu)以對(duì)封裝效果進(jìn)行測(cè)試?，F(xiàn)有倒裝芯片的測(cè)試結(jié)構(gòu)僅能用于測(cè)試封裝效果，其無(wú)法用于測(cè)試封裝后晶元性能是否發(fā)生翹曲(warpage)或漏電(leakage)?，F(xiàn)有倒裝芯片中，晶元是否發(fā)生翹曲或漏電通常是在晶元制作過(guò)程中用單獨(dú)的晶元測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試?，F(xiàn)有倒裝芯片的測(cè)試結(jié)構(gòu)無(wú)法同時(shí)對(duì)封裝效果以及封裝后晶元是否發(fā)生翹曲或漏電進(jìn)行測(cè)試，因此，一方面導(dǎo)致測(cè)試效率低；另一方面，封裝過(guò)程中可能對(duì)晶元造成破壞而導(dǎo)致晶元發(fā)生翹曲或漏電，由于無(wú)法測(cè)試在封裝后晶元是否發(fā)生翹曲或漏電，因此無(wú)法實(shí)現(xiàn)對(duì)倒裝芯片良率進(jìn)行精確監(jiān)控。
[0004]因此，亟需一種倒裝芯片的測(cè)試結(jié)構(gòu)、倒裝芯片和倒裝芯片的制作方法，以解決現(xiàn)有倒裝芯片的測(cè)試結(jié)構(gòu)和倒裝芯片無(wú)法同時(shí)測(cè)試封裝效果和封裝后晶元是否發(fā)生翹曲或漏電的問(wèn)題。


【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問(wèn)題是提供一種倒裝芯片的測(cè)試結(jié)構(gòu)、倒裝芯片和倒裝芯片的制作方法，以實(shí)現(xiàn)同時(shí)對(duì)封裝效果和封裝后晶元是否發(fā)生翹曲或漏電進(jìn)行測(cè)試。
[0006]為解決上述問(wèn)題，本發(fā)明提供一種倒裝芯片的測(cè)試結(jié)構(gòu)，所述倒裝芯片包括晶元和封裝基板，所述測(cè)試結(jié)構(gòu)包括:
[0007]—個(gè)或多個(gè)通孔鏈結(jié)構(gòu)，設(shè)置在所述晶元內(nèi)；
[0008]多個(gè)電連接單元，設(shè)置在所述晶元的功能面上且連接所述通孔鏈結(jié)構(gòu)，多個(gè)所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起；
[0009]兩條測(cè)試引線，固定在所述封裝基板上，所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。
[0010]可選的，所述通孔鏈結(jié)構(gòu)為多個(gè)，所述測(cè)試結(jié)構(gòu)還包括:一個(gè)或多個(gè)導(dǎo)線，固定在所述封裝基板上，且每個(gè)所述導(dǎo)線連接位于中部位置的相鄰兩個(gè)所述電連接單元，所述電連接單元同時(shí)通過(guò)所述導(dǎo)線和所述通孔鏈結(jié)構(gòu)串聯(lián)在一起。
[0011]可選的，所述電連接單元包括設(shè)置在所述芯片的功能面上的金屬焊墊和設(shè)置在所述金屬焊墊上的金屬凸塊，所述通孔鏈結(jié)構(gòu)與所述金屬焊墊連接，所述導(dǎo)線與位于中部位置的所述金屬凸塊連接，所述測(cè)試引線與位于首尾位置的所述金屬凸塊連接。
[0012]可選的，所述通孔鏈結(jié)構(gòu)包括金屬互連結(jié)構(gòu)和多個(gè)金屬測(cè)試塊，多個(gè)所述金屬測(cè)試塊通過(guò)所述金屬互連結(jié)構(gòu)串聯(lián)在一起，所述金屬測(cè)試塊通過(guò)所述金屬互連結(jié)構(gòu)與所述電連接單元連接。
[0013]為解決上述問(wèn)題，本發(fā)明還提供了一種倒裝芯片，包括晶元、封裝基板以及如上所述的測(cè)試結(jié)構(gòu)。
[0014]可選的，所述測(cè)試結(jié)構(gòu)為多個(gè)，多個(gè)所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影形狀相同。
[0015]可選的，所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影位于所述晶元功能面的中央?yún)^(qū)域。
[0016]可選的，所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影呈折線形，并且所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影位于所述晶元功能面的邊角區(qū)域。
[0017]可選的，所述倒裝芯片還包括位于所述金屬測(cè)試塊之間的偽測(cè)試塊，所述偽測(cè)試塊的材料與所述金屬測(cè)試塊的材料相同。
[0018]為解決上述問(wèn)題，本發(fā)明還提供了一種倒裝芯片的制作方法，包括:
[0019]提供晶元，并在所述晶元的功能面形成多個(gè)電連接單元，所述晶元內(nèi)部設(shè)置有一個(gè)或多個(gè)通孔鏈結(jié)構(gòu)，多個(gè)所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起；
[0020]提供基板，并在所述基板表面形成兩條測(cè)試引線；
[0021]對(duì)所述晶元和所述基板進(jìn)行封裝處理，所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。
[0022]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0023]本發(fā)明所提供的倒裝芯片的測(cè)試結(jié)構(gòu)具有位于晶元內(nèi)的通孔鏈結(jié)構(gòu)和位于晶元功能面的電連接單元，所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起，同時(shí)首尾位置的所述電連接單元分別與測(cè)試引線連接。由于所述倒裝芯片的測(cè)試結(jié)構(gòu)具有位于晶元內(nèi)的通孔鏈結(jié)構(gòu)，因此可以利用所述通孔鏈結(jié)構(gòu)測(cè)試在封裝之后晶元是否發(fā)生翹曲或漏電；由于所述倒裝芯片的測(cè)試結(jié)構(gòu)具有位于晶元功能面的所述電連接單元，并且所述電連接單元結(jié)構(gòu)和性質(zhì)與封裝結(jié)構(gòu)中的導(dǎo)電單元結(jié)構(gòu)和性質(zhì)相同，因此可以利用所述電連接單元對(duì)封裝效果進(jìn)行測(cè)試。因此，所述倒裝芯片的測(cè)試結(jié)構(gòu)能夠同時(shí)測(cè)試封裝效果和封裝后晶元是否發(fā)生翹曲或漏電，不僅實(shí)現(xiàn)對(duì)倒裝芯片良率的精確監(jiān)控，而且提高了測(cè)試效率。
[0024]本發(fā)明所提供的倒裝芯片由于具有上述測(cè)試結(jié)構(gòu)，因此所述倒裝芯片能夠同時(shí)接受封裝效果和封裝后晶元是否發(fā)生翹曲或漏電的測(cè)試，從而使得所述倒裝芯片具有良率易于精確監(jiān)控和測(cè)試效率高的優(yōu)點(diǎn)。
[0025]本發(fā)明所提供的倒裝芯片的制作方法首先提供晶元，并在所述晶元的功能面形成多個(gè)電連接單元，所述晶元內(nèi)部設(shè)置有一個(gè)或多個(gè)通孔鏈結(jié)構(gòu)，多個(gè)所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起，然后提供基板，并在所述基板表面形成兩條測(cè)試引線，最后對(duì)所述晶元和所述基板進(jìn)行封裝處理，所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。所述晶元具有位于其內(nèi)部的通孔鏈結(jié)構(gòu)和位于其表面的電連接單元的晶元，所述基板具有位于其表面的兩條測(cè)試引線，然后將所述晶元和所述基板進(jìn)行封裝處理，從而制作出具有本發(fā)明所提供的測(cè)試結(jié)構(gòu)的倒裝芯片，所述倒裝芯片能夠?qū)Ψ庋b效果和封裝之后晶元是否發(fā)生翹曲或漏電進(jìn)行測(cè)試，由此可知所述制作方法制作得到的所述倒裝芯片的良率易于精確控制，并且所述制作方法制作得到的所述倒裝芯片的測(cè)試效率高。

【專利附圖】

【附圖說(shuō)明】
[0026]圖1是本發(fā)明實(shí)施例一倒裝芯片的測(cè)試結(jié)構(gòu)的示意圖；
[0027]圖2是本發(fā)明實(shí)施例二倒裝芯片的測(cè)試結(jié)構(gòu)的示意圖；
[0028]圖3是本發(fā)明實(shí)施例三倒裝芯片的示意圖；
[0029]圖4是本發(fā)明實(shí)施例四倒裝芯片的示意圖。

【具體實(shí)施方式】
[0030]現(xiàn)有倒裝芯片的測(cè)試結(jié)構(gòu)無(wú)法測(cè)試封裝后晶元是否發(fā)生翹曲或漏電，因此現(xiàn)有倒裝芯片的測(cè)試結(jié)構(gòu)無(wú)法精確地對(duì)倒裝芯片的良率進(jìn)行監(jiān)控。同時(shí)，由于需要使用不同測(cè)試結(jié)構(gòu)分次對(duì)晶元的性能和倒裝芯片的封裝效果進(jìn)行測(cè)試，因此現(xiàn)有倒裝芯片的測(cè)試結(jié)構(gòu)還存在測(cè)試效率低的缺點(diǎn)。
[0031]本發(fā)明提供一種倒裝芯片的測(cè)試結(jié)構(gòu)，所述倒裝芯片的測(cè)試結(jié)構(gòu)同時(shí)具有通孔鏈結(jié)構(gòu)和電連接單元，其中電連接單元可運(yùn)用于測(cè)試封裝效果，而通孔鏈結(jié)構(gòu)可運(yùn)用于在封裝之后測(cè)試晶元是否發(fā)生翹曲或漏電，因此，所述倒裝芯片的測(cè)試結(jié)構(gòu)能夠同時(shí)測(cè)試封裝效果和封裝后晶元是否發(fā)生翹曲或漏電，達(dá)到對(duì)倒裝芯片良率的精確監(jiān)控，并且同時(shí)提高了測(cè)試效率。
[0032]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0033]參考圖1所示，本發(fā)明實(shí)施例一提供一種倒裝芯片的測(cè)試結(jié)構(gòu)。其中，所述倒裝芯片包括封裝在一起的晶兀I和封裝基板2。
[0034]晶元I是倒裝芯片的核心功能部分，其可以包括晶體管、二極管、存儲(chǔ)器、電阻、電容或者電感等多種半導(dǎo)體器件(device)，還可以包括互連結(jié)構(gòu)和介質(zhì)層，本發(fā)明對(duì)此不作限定。
[0035]封裝基板2用于封裝晶元1，封裝基板2的材料可以是陶瓷材料、環(huán)氧樹(shù)脂或聚酰亞胺。圖1中雖然沒(méi)有顯示，但封裝基板2與晶元I相背離的一面可以包括導(dǎo)電走線和導(dǎo)電焊球等結(jié)構(gòu)，這些結(jié)構(gòu)用于后續(xù)倒裝芯片與PCB (印刷電路板)或者FPC (柔性印刷電路板)的連接。
[0036]請(qǐng)繼續(xù)參考圖1，所述倒裝芯片的測(cè)試結(jié)構(gòu)包括設(shè)置在晶元I內(nèi)的一個(gè)通孔鏈結(jié)構(gòu)11和設(shè)置在晶元I的功能面上的兩個(gè)電連接單元12，兩個(gè)電連接單元12通過(guò)一個(gè)通孔鏈結(jié)構(gòu)11串聯(lián)在一起。所述倒裝芯片的測(cè)試結(jié)構(gòu)還包括測(cè)試引線21a和測(cè)試引線21b，測(cè)試引線21a和測(cè)試引線21b均固定在封裝基板2上，并且測(cè)試引線21a和測(cè)試引線21b與兩個(gè)電連接單元12分別一一對(duì)應(yīng)連接。
[0037]需要說(shuō)明的是，在本發(fā)明的其它實(shí)施例中，所述倒裝芯片的測(cè)試結(jié)構(gòu)可以包括更多的電連接單元12和更多的通孔鏈結(jié)構(gòu)11，但是，仍然保持兩個(gè)電連接單元12通過(guò)一個(gè)通孔鏈結(jié)構(gòu)11串聯(lián)在一起的結(jié)構(gòu)，即電連接單元12的數(shù)目始終為通孔鏈結(jié)構(gòu)11數(shù)目的兩倍。
[0038]本實(shí)施例中每個(gè)通孔鏈結(jié)構(gòu)11包括二十二個(gè)金屬測(cè)試塊111和互連結(jié)構(gòu)，所述互連結(jié)構(gòu)包括第一導(dǎo)電插塞112、金屬互連線113和第二導(dǎo)電插塞114。二十二個(gè)金屬測(cè)試塊111呈陣列排列分布在六個(gè)不同層中，其中五層中都具有四個(gè)金屬測(cè)試塊111，而最底層具有兩個(gè)金屬測(cè)試塊111，因此，全部二十二個(gè)金屬測(cè)試塊111呈6行X4列分布，其中第一列和第四列具有六個(gè)金屬測(cè)試塊111，第二列和第三列具有五個(gè)金屬測(cè)試塊111。同一行(即同一層)之間的金屬測(cè)試塊111具有一定距離，同一列(即不同層)之間的金屬測(cè)試塊111之間也具有一定距離，同一行之間的相鄰金屬測(cè)試塊111以介質(zhì)層(未標(biāo)記)隔開(kāi)，同一列之間的金屬測(cè)試塊111也以介質(zhì)層隔開(kāi)。第一導(dǎo)電插塞112連接同一列之間相鄰的兩個(gè)金屬測(cè)試塊111，而金屬互連線113連接均位于最頂端或最底端的同一行中相鄰兩個(gè)第一導(dǎo)電插塞112，從而使得所有金屬測(cè)試塊111通過(guò)所述互連結(jié)構(gòu)串聯(lián)在一起。此外，第二導(dǎo)電插塞114連接位于最頂層的金屬測(cè)試塊111和設(shè)置在晶元I功能面上的電連接單元12，從而使得兩個(gè)電連接單元12通過(guò)通孔鏈結(jié)構(gòu)11串聯(lián)在一起。
[0039]本實(shí)施例中，通孔鏈結(jié)構(gòu)11具有首尾順次連接的4列，這種通孔鏈結(jié)構(gòu)11長(zhǎng)度較大，從而使得后續(xù)測(cè)得通孔鏈結(jié)構(gòu)11的電阻值更加準(zhǔn)確。但是，在本發(fā)明的其它實(shí)施例中，根據(jù)需要通孔鏈結(jié)構(gòu)11也可以只有首尾順次連接的2列，或首尾順次連接的6列，總之，通孔鏈結(jié)構(gòu)11可以具有首尾順次連接的N列金屬測(cè)試塊111，其中N為正偶數(shù)，而每一列金屬測(cè)試塊111個(gè)數(shù)可以根據(jù)需要具體設(shè)定。
[0040]本實(shí)施例中，通孔鏈結(jié)構(gòu)11可以設(shè)置在晶元I周邊區(qū)(periphery reg1n)內(nèi)部，或者設(shè)置在晶元I通過(guò)切割道(scribe line)定義出的無(wú)效區(qū)(dummy reg1n)內(nèi)部，以避免通孔鏈結(jié)構(gòu)11對(duì)晶元I內(nèi)部器件造成影響。
[0041]請(qǐng)繼續(xù)參考圖1，電連接單元12包括設(shè)置在晶元I的功能面上的金屬焊墊121和設(shè)置在金屬焊墊121上的金屬凸塊122。
[0042]金屬焊墊121 —方面用于與第二導(dǎo)電插塞114連接，另一方面用于與其上的金屬凸塊122連接。金屬焊墊121可以通過(guò)下述過(guò)程形成:在晶元I的功能面上沉積金屬材料層(未圖示)，然后在金屬材料層上形成圖案化的光刻膠層，再以圖案化的光刻膠層為掩膜蝕刻所述金屬材料層得到金屬焊墊121，并去除所述光刻膠層。金屬凸塊122可以通過(guò)蒸鍍(evaporat1n)、電鍍(electroplating)、無(wú)電電鍍(electroless plating)、派鍍(sputtering)或印刷法(stencil printing)方法形成在金屬焊墊121上。
[0043]本實(shí)施例所提供的測(cè)試結(jié)構(gòu)還包括測(cè)試引線21a和測(cè)試引線21b。測(cè)試引線21a和測(cè)試引線21b均固定在封裝基板2上，具體的，測(cè)試引線21a和測(cè)試引線21b固定在封裝基板2面向晶元I的表面上，并且測(cè)試引線21a和測(cè)試引線21b與位于首尾位置的電連接單元12分別一一對(duì)應(yīng)連接，即測(cè)試引線21a與位于首部位置的電連接單元12連接，測(cè)試引線21b與位于尾部位置的電連接單元12連接，如圖1所示。
[0044]設(shè)置測(cè)試引線21a和測(cè)試引線21b是為了使本實(shí)施例所提供的測(cè)試結(jié)構(gòu)能夠與外界電連接。一方面測(cè)試引線21a和測(cè)試引線21b與位于首尾位置的電連接單元12分別一一對(duì)應(yīng)連接，另一方面，封裝基板2上還包括將測(cè)試引線21a和測(cè)試引線21b連接到倒裝芯片外表面的導(dǎo)電線路(未示出)，后續(xù)測(cè)試設(shè)備(未示出)可通過(guò)所述導(dǎo)電線路電連接測(cè)試引線21a和測(cè)試引線21b，進(jìn)而與通孔鏈結(jié)構(gòu)11和電連接單元12構(gòu)成測(cè)試回路。
[0045]需要說(shuō)明的是，所述首尾位置的電連接單元12是相對(duì)于通孔鏈結(jié)構(gòu)11和電連接單元12連接而成的電路結(jié)構(gòu)而言，首尾位置是指串聯(lián)電路結(jié)構(gòu)兩端所在位置，因此首尾位置的電連接單元12是指串聯(lián)電路結(jié)構(gòu)兩端所在位置的電連接單元12，在本實(shí)施例中，由于僅包括兩個(gè)電連接單元12，因此，可將其中任意一個(gè)當(dāng)成位于首部位置的電連接單元12，將另一個(gè)當(dāng)成位于尾部位置的電連接單元12，而當(dāng)電連接單元12有多個(gè)時(shí)，則需要根據(jù)具體的串聯(lián)結(jié)構(gòu)確定位于首尾位置的電連接單元12。
[0046]本實(shí)施例中晶元I內(nèi)部還包括位于同行的相鄰兩個(gè)金屬測(cè)試塊111之間的偽測(cè)試塊10，偽測(cè)試塊10的材料與所述金屬測(cè)試塊111的材料相同。可以在晶元I內(nèi)部形成金屬測(cè)試塊111的同時(shí)利用相同工藝步驟形成偽測(cè)試塊10。偽測(cè)試塊10的設(shè)置可以使得在晶元I內(nèi)部中，通孔鏈結(jié)構(gòu)11所在區(qū)域的密度較為均一，防止因通孔鏈結(jié)構(gòu)11的設(shè)置導(dǎo)致晶元I出現(xiàn)缺陷，偽測(cè)試塊10還可以防止通孔鏈結(jié)構(gòu)11發(fā)生變形，因此偽測(cè)試塊10的設(shè)置可以提高整個(gè)測(cè)試結(jié)構(gòu)的測(cè)試準(zhǔn)確度。
[0047]需要說(shuō)明的是，本發(fā)明所提供的倒裝芯片的測(cè)試結(jié)構(gòu)具有位于晶元I內(nèi)的結(jié)構(gòu)和位于封裝基板2的結(jié)構(gòu)，因此，在生產(chǎn)過(guò)程中，可使得晶圓加工廠和芯片封裝廠進(jìn)行配合，以制作出所述倒裝芯片的測(cè)試結(jié)構(gòu)。
[0048]本實(shí)施例中，由于通孔鏈結(jié)構(gòu)11位于晶元I內(nèi)部，因此對(duì)通孔鏈結(jié)構(gòu)11的電阻進(jìn)行測(cè)試就可以測(cè)試出晶元I是否發(fā)生漏電；由于通孔鏈結(jié)構(gòu)11通過(guò)第二導(dǎo)電插塞114連接至晶元I功能面，因此通過(guò)對(duì)多個(gè)通孔鏈結(jié)構(gòu)11的電阻進(jìn)行測(cè)試和比較還可以檢測(cè)出晶元I是否發(fā)生翹曲。
[0049]本實(shí)施例中，設(shè)置金屬測(cè)試塊111、第一導(dǎo)電插塞112、金屬互連線113和第二導(dǎo)電插塞114的材料與晶元I功能區(qū)(funct1nal area)中對(duì)應(yīng)結(jié)構(gòu)的材料相同，從而使得通孔鏈結(jié)構(gòu)11能夠準(zhǔn)確反映出晶元I功能區(qū)的情況。例如晶元I功能區(qū)中互連結(jié)構(gòu)的材料為銅，則第一導(dǎo)電插塞112、第二導(dǎo)電插塞114和金屬互連線113的材料也為銅，并且金屬測(cè)試塊111可以在晶元I功能區(qū)形成半導(dǎo)體器件的過(guò)程中使用相同工藝步驟同時(shí)形成，而第一導(dǎo)電插塞112、第二導(dǎo)電插塞114和金屬互連線113可以在晶兀I功能區(qū)形成互連結(jié)構(gòu)和介質(zhì)層時(shí)使用相同工藝步驟同時(shí)形成，從而節(jié)省工藝步驟，節(jié)省成本。
[0050]本實(shí)施例中，電連接單元12與在倒封裝過(guò)程中在晶片I功能面上制作的導(dǎo)電單元(包括導(dǎo)電焊墊和導(dǎo)電凸塊，未示出)相同，并且兩者可以在同一工藝步驟形成。導(dǎo)電單元是倒裝芯片封裝中的主要封裝部件，因此，對(duì)電連接單元12的電阻進(jìn)行測(cè)試等同于對(duì)導(dǎo)電單元進(jìn)行測(cè)試，也就等同于對(duì)倒裝芯片的封裝效果進(jìn)行測(cè)試。
[0051]綜上可知，本實(shí)施例所提供的測(cè)試結(jié)構(gòu)具有一個(gè)通孔鏈結(jié)構(gòu)11和兩個(gè)電連接單元12，以及測(cè)試引線21a和測(cè)試引線21b。其中兩個(gè)電連接單元12通過(guò)一個(gè)通孔鏈結(jié)構(gòu)11串聯(lián)在一起，而測(cè)試引線21a和測(cè)試引線21b分別對(duì)應(yīng)與一個(gè)電連接單元12連接，構(gòu)成所述測(cè)試結(jié)構(gòu)。在利用所述測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試時(shí)，能夠同時(shí)對(duì)通孔鏈結(jié)構(gòu)11和電連接單元12進(jìn)行測(cè)試。而對(duì)通孔鏈結(jié)構(gòu)11進(jìn)行測(cè)試也就是對(duì)晶元I的性能進(jìn)行測(cè)試，對(duì)電連接單元12進(jìn)行測(cè)試也就是對(duì)倒裝芯片的封裝效果進(jìn)行測(cè)試，因此，所述測(cè)試結(jié)構(gòu)能夠同時(shí)對(duì)晶元I的性能和倒裝芯片的封裝效果進(jìn)行測(cè)試。本實(shí)施例所提供的倒裝芯片的測(cè)試結(jié)構(gòu)可以對(duì)封裝后倒裝芯片內(nèi)的晶元I是否發(fā)生翹曲或漏電進(jìn)行測(cè)試，因此可以實(shí)現(xiàn)對(duì)倒裝芯片良率的精確監(jiān)控，并且同時(shí)提高了測(cè)試效率。
[0052]本發(fā)明實(shí)施例二提供另一種倒裝芯片的測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)與實(shí)施例一所提供的測(cè)試結(jié)構(gòu)多有相同之處，相同之處可以參考實(shí)施例一的相應(yīng)內(nèi)容。
[0053]請(qǐng)參考圖2，本實(shí)施例所提供的倒裝芯片的測(cè)試結(jié)構(gòu)中，倒裝芯片包括晶元3和封裝基板4。晶兀3和封裝基板4的結(jié)構(gòu)和性質(zhì)可以參考實(shí)施例一相應(yīng)的內(nèi)容。
[0054]測(cè)試結(jié)構(gòu)包括兩個(gè)通孔鏈結(jié)構(gòu)31和四個(gè)電連接單元32，以及一個(gè)測(cè)試引線41a和一個(gè)測(cè)試引線41b。本實(shí)施例所提供的倒裝芯片的測(cè)試結(jié)構(gòu)還包括一個(gè)導(dǎo)線42。
[0055]每個(gè)通孔鏈結(jié)構(gòu)31包括四十四個(gè)金屬測(cè)試塊311和互連結(jié)構(gòu)，所述互連結(jié)構(gòu)包括第一導(dǎo)電插塞312、金屬互連線313和第二導(dǎo)電插塞314。
[0056]四十四個(gè)金屬測(cè)試塊311呈兩個(gè)陣列并列排列，每個(gè)矩陣具有二十二個(gè)金屬測(cè)試塊，且二十二個(gè)金屬測(cè)試塊呈6行4列分布，6行即分布在六個(gè)層中，每層中所具有的列數(shù)即該層中金屬測(cè)試塊311的個(gè)數(shù)。4列金屬測(cè)試塊311中的第一列和第四列具有六個(gè)金屬測(cè)試塊311，第二列和第三列具有五個(gè)金屬測(cè)試塊311。每個(gè)矩陣中，同一行(即同一層)之間的金屬測(cè)試塊311具有一定距離，同一列(即不同層)之間的金屬測(cè)試塊311之間也具有一定距離，同一行之間的相鄰金屬測(cè)試塊311以介質(zhì)層(未標(biāo)記)隔開(kāi)，同一列之間的金屬測(cè)試塊311也以介質(zhì)層隔開(kāi)。
[0057]每個(gè)通孔鏈結(jié)構(gòu)31中,第一導(dǎo)電插塞312連接同一列之間相鄰的金屬測(cè)試塊311,而金屬互連線313連接均位于最頂行或最底行的相鄰兩個(gè)第一導(dǎo)電插塞312，從而使得所有金屬測(cè)試塊311通過(guò)所述互連結(jié)構(gòu)串聯(lián)在一起。此外，第二導(dǎo)電插塞314連接位于最頂層的金屬測(cè)試塊311和設(shè)置在晶元I功能面上的電連接單元32，從而使得兩個(gè)電連接單元32通過(guò)一個(gè)通孔鏈結(jié)構(gòu)31串聯(lián)在一起。
[0058]電連接單元32包括設(shè)置在晶元3的功能面上的金屬焊墊321和設(shè)置在金屬焊墊321上的金屬凸塊322。其中，上述第二導(dǎo)電插塞314連接金屬焊墊321，以使得一個(gè)通孔鏈結(jié)構(gòu)31串聯(lián)兩個(gè)電連接單元32。電連接單元32的結(jié)構(gòu)和性質(zhì)可以參考實(shí)施例一中的電連接單元12。
[0059]測(cè)試引線41a和測(cè)試引線41b均固定在封裝基板4上，具體的，測(cè)試引線41a和測(cè)試引線41b固定在封裝基板4面向晶元3的表面上，并且測(cè)試引線41a和測(cè)試引線41b與位于首尾位置的電連接單元32分別一一對(duì)應(yīng)連接，即測(cè)試引線41a與位于首部位置的電連接單元32連接，測(cè)試引線41b與位于尾部位置的電連接單元32連接。
[0060]導(dǎo)線42固定在封裝基板4上，且導(dǎo)線42通過(guò)與金屬凸塊322連接而將中部位置的相鄰兩個(gè)電連接單元32串聯(lián)在一起。本實(shí)施例中，四個(gè)電連接單元32通過(guò)兩個(gè)通孔鏈結(jié)構(gòu)31和一條導(dǎo)線42全部串聯(lián)在一起。需要說(shuō)明的是，被所述導(dǎo)線42串聯(lián)在一起的電連接單元32不是位于首尾位置的電連接單元32，即被所述導(dǎo)線42串聯(lián)在一起的電連接單元32不與測(cè)試引線41a或測(cè)試引線41b連接。本實(shí)施例中，首尾位置的電連接單元32與實(shí)施例一中首尾位置的電連接單元12意義相同，首尾位置指串聯(lián)電路結(jié)構(gòu)兩端所在位置，中部位置是指除首尾位置以外的位置。因此首尾位置的電連接單元32指串聯(lián)電路結(jié)構(gòu)兩端所在位置的電連接單元32，而中部位置的電連接單元32是指除首尾位置電連接單元32以外的電連接單元32。
[0061]需要說(shuō)明的是，在本發(fā)明其它實(shí)施例中，可以包括更多的通孔鏈結(jié)構(gòu)31、更多的電連接單元32和更多的導(dǎo)線42，每個(gè)通孔鏈結(jié)構(gòu)31通過(guò)金屬焊墊321連接兩個(gè)電連接單元32，每條導(dǎo)線42通過(guò)金屬凸塊322連接兩個(gè)電連接單元32，最終使全部電連接單元32通過(guò)全部通孔鏈結(jié)構(gòu)31和全部導(dǎo)線42串聯(lián)在一起，并使得任意的連續(xù)三個(gè)電連接單元32之間，通過(guò)一個(gè)通孔鏈結(jié)構(gòu)31和一個(gè)導(dǎo)線42串聯(lián)在一起。
[0062]本實(shí)施例中，包括兩個(gè)通孔鏈結(jié)構(gòu)31、四個(gè)電連接單元32、一條導(dǎo)線42，以及測(cè)試引線41a和測(cè)試引線41b，因此整個(gè)測(cè)試結(jié)構(gòu)的長(zhǎng)度進(jìn)一步增加，而測(cè)試結(jié)構(gòu)的長(zhǎng)度越大，所測(cè)得的電阻值越大，所述電阻值越具有參考價(jià)值，得到的測(cè)試結(jié)果越準(zhǔn)確。同時(shí)，由于具有四個(gè)電連接單元32，相比于實(shí)施例一的兩個(gè)電連接單元12而言，本實(shí)施例的所述測(cè)試結(jié)構(gòu)可以更加準(zhǔn)確地測(cè)試出所述倒裝芯片的封裝效果。
[0063]本發(fā)明實(shí)施例三提供了一種倒裝芯片，所述倒裝芯片具有本發(fā)明所提供的倒裝芯片的測(cè)試結(jié)構(gòu)。
[0064]請(qǐng)參考圖3，圖3顯示了所述倒裝芯片中晶元5的功能面，所述倒裝芯片除了晶元5之外，還包括有封裝基板(未示出)。本實(shí)施例所提供的倒裝芯片具有三個(gè)測(cè)試結(jié)構(gòu)，圖3將倒裝芯片的測(cè)試結(jié)構(gòu)各部分均投影到晶元5的功能面。
[0065]第一個(gè)測(cè)試結(jié)構(gòu)包括電連接單元511、通孔鏈結(jié)構(gòu)512、導(dǎo)線513、測(cè)試引線51a以及測(cè)試引線51b。
[0066]電連接單元511包括位于晶元5的功能面上的測(cè)試焊墊和位于所述測(cè)試焊墊上的測(cè)試凸塊，為方便顯示，圖3將測(cè)試焊墊和測(cè)試凸塊一并顯示為電連接單元511。電連接單元511更加詳細(xì)的結(jié)構(gòu)和性質(zhì)可參考實(shí)施例一和實(shí)施例二相關(guān)內(nèi)容。
[0067]通孔鏈結(jié)構(gòu)512位于晶兀5內(nèi)，通孔鏈結(jié)構(gòu)512可以包括金屬測(cè)試塊和互連結(jié)構(gòu)，所述互連結(jié)構(gòu)可以包括第一導(dǎo)電插塞、第二導(dǎo)電插塞和金屬互連線。
[0068]通孔鏈結(jié)構(gòu)512更加詳細(xì)的結(jié)構(gòu)和性質(zhì)可以參考實(shí)施例二相關(guān)內(nèi)容。在圖3所示的晶元5的功能面上，通孔鏈結(jié)構(gòu)512用虛線表示。
[0069]導(dǎo)線513固定在封裝基板上，在圖3所示的晶元5的功能面上，導(dǎo)線513用實(shí)現(xiàn)表示。導(dǎo)線513的結(jié)構(gòu)和性質(zhì)可參考實(shí)施例二相關(guān)內(nèi)容。
[0070]測(cè)試引線51a和測(cè)試引線51b同樣固定在封裝基板上，并且測(cè)試引線51a和測(cè)試引線51b分別與位于首尾位置的電連接單元512分別一一對(duì)應(yīng)連接。測(cè)試引線51a和測(cè)試引線51b的結(jié)構(gòu)和性質(zhì)可以參考實(shí)施例二相關(guān)內(nèi)容。
[0071]第二個(gè)測(cè)試結(jié)構(gòu)包括電連接單元521、通孔鏈結(jié)構(gòu)522、導(dǎo)線523、測(cè)試引線52a以及測(cè)試引線52b。第二個(gè)測(cè)試結(jié)構(gòu)的具體結(jié)構(gòu)及其在晶元5的功能面上的顯示方式可以參考上述第一個(gè)測(cè)試結(jié)構(gòu)的內(nèi)容。
[0072]第三個(gè)測(cè)試結(jié)構(gòu)包括電連接單元531、通孔鏈結(jié)構(gòu)532、導(dǎo)線533、測(cè)試引線53a以及測(cè)試引線53b。第三個(gè)測(cè)試結(jié)構(gòu)的具體結(jié)構(gòu)及其在晶元5的功能面上的顯示方式可以參考上述第一個(gè)測(cè)試結(jié)構(gòu)的內(nèi)容。
[0073]本實(shí)施例中，上述三個(gè)測(cè)試結(jié)構(gòu)在晶元5功能面上的投影形狀相同。其中，第一個(gè)測(cè)試結(jié)構(gòu)位于晶元5功能面中央?yún)^(qū)域，第三個(gè)測(cè)試結(jié)構(gòu)位于晶元5功能面邊緣區(qū)域，而第二個(gè)測(cè)試結(jié)構(gòu)位于晶元5功能面中第一個(gè)測(cè)試結(jié)構(gòu)和第三個(gè)測(cè)試結(jié)構(gòu)之間且較靠近第一個(gè)測(cè)試結(jié)構(gòu)的位置?？芍?，第一個(gè)測(cè)試結(jié)構(gòu)的尺寸小于第二個(gè)測(cè)試結(jié)構(gòu)的尺寸，第二個(gè)測(cè)試結(jié)構(gòu)的尺寸小于第三個(gè)測(cè)試結(jié)構(gòu)的尺寸。將第二個(gè)測(cè)試結(jié)構(gòu)設(shè)置為較靠近第一個(gè)測(cè)試結(jié)構(gòu)的位置是因?yàn)椋绻г?發(fā)生翹曲，通常功能面中央?yún)^(qū)域的翹曲程度較嚴(yán)重，因此提高翹曲程度較嚴(yán)重的區(qū)域中測(cè)試結(jié)構(gòu)的數(shù)目可以更清楚地獲取封裝之后晶元的性能。
[0074]在利用上述三個(gè)測(cè)試結(jié)構(gòu)對(duì)倒裝芯片進(jìn)行測(cè)試時(shí)，假設(shè)對(duì)三個(gè)測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試，得到的電阻分別為Rp R2和R3，三個(gè)測(cè)試結(jié)構(gòu)在晶元5功能面上的投影形狀的長(zhǎng)度分別為L(zhǎng)pL2和L3,由于三個(gè)測(cè)試結(jié)構(gòu)具有組成相似和形狀相同等特點(diǎn)，在晶元5不發(fā)生翹曲或者漏電，并且倒裝芯片的封裝效果不出現(xiàn)問(wèn)題時(shí)，會(huì)有IVL1=R2Zl2=IVL3tj如果R1ZlAR2/!^R1/L1>R3/L3或R2/L2>R3/L3，則可知晶元5內(nèi)部存在漏電，而一旦VWWL3,并且R1/U、R2/L2和R3/L3三個(gè)比值相差較小，則晶元5很可能是發(fā)生翹曲，進(jìn)一步判斷，如果R1ZlpR2/L2和R3/L3的值與三個(gè)測(cè)試結(jié)構(gòu)在晶元5功能面上的投影形狀離晶元5功能面中心點(diǎn)的距離接近正比，則可認(rèn)定是晶元5發(fā)生翹曲。而如果RpR2和R3中，有任意一個(gè)值接近無(wú)窮大，則可知倒裝芯片的封裝效果存在問(wèn)題。
[0075]本實(shí)施例中，上述三個(gè)測(cè)試結(jié)構(gòu)在晶元5功能面上的投影形狀與晶元5功能面的形狀相似，即晶元5功能面呈矩形，上述三個(gè)測(cè)試結(jié)構(gòu)在晶元5功能面上的投影形狀呈類似于矩形的形狀，具體為帶有缺口的矩形形狀。在這種情況有助于三個(gè)測(cè)試結(jié)構(gòu)更加準(zhǔn)確地測(cè)試出倒裝芯片的翹曲情況。但是，在其它實(shí)施例中，三個(gè)測(cè)試結(jié)構(gòu)在晶元5功能面上的投影形狀也可以是任意其它形狀。在另外一些實(shí)施例中，測(cè)試結(jié)構(gòu)的數(shù)量也可以是兩個(gè)、四個(gè)或者更多。
[0076]圖3中雖然沒(méi)有顯示，但是在本發(fā)明所提供的倒裝芯片中，還包括位于各個(gè)金屬測(cè)試塊之間的偽測(cè)試塊，所述偽測(cè)試塊的材料與所述金屬測(cè)試塊的材料相同，可參考實(shí)施例一相關(guān)內(nèi)容。需要說(shuō)明的是，本實(shí)施例省略顯示了原來(lái)位于晶元5功能面上的其它結(jié)構(gòu)，例如金屬凸塊和金屬線等。
[0077]本實(shí)施例提供的倒裝芯片由于具有本發(fā)明所提供的測(cè)試結(jié)構(gòu)，因此，能夠同時(shí)對(duì)晶元5的性能和倒裝芯片的封裝效果進(jìn)行測(cè)試，不僅提高了測(cè)試效率，而且使得所述倒裝芯片具有容易接受測(cè)試和良率易于精確監(jiān)控的優(yōu)點(diǎn)。
[0078]本發(fā)明實(shí)施例四提供了另外一種倒裝芯片，所述倒裝芯片具有本發(fā)明所提供的倒裝芯片的測(cè)試結(jié)構(gòu)。
[0079]請(qǐng)參考圖4，圖4顯示了所述倒裝芯片中晶元6功能面的邊角區(qū)域，并且，圖4將所述測(cè)試結(jié)構(gòu)的各部分均投影到晶元6的功能面。所述倒裝芯片除了晶元6之外，還包括有封裝基板(未示出)。
[0080]本實(shí)施例所提供的倒裝芯片具有四個(gè)測(cè)試結(jié)構(gòu)，第一個(gè)測(cè)試結(jié)構(gòu)包括電連接單元611、通孔鏈結(jié)構(gòu)612、導(dǎo)線613、測(cè)試引線61a以及測(cè)試引線61b。第二個(gè)測(cè)試結(jié)構(gòu)包括電連接單元621、通孔鏈結(jié)構(gòu)622、導(dǎo)線623、測(cè)試引線62a以及測(cè)試引線62b。第三個(gè)測(cè)試結(jié)構(gòu)包括電連接單元631、通孔鏈結(jié)構(gòu)632、導(dǎo)線633、測(cè)試引線63a以及測(cè)試引線63b。第四個(gè)測(cè)試結(jié)構(gòu)包括電連接單元641、通孔鏈結(jié)構(gòu)642、導(dǎo)線643、測(cè)試引線64a以及測(cè)試引線64b。所述四個(gè)測(cè)試結(jié)構(gòu)的結(jié)構(gòu)和性質(zhì)與實(shí)施例三所提供的測(cè)試結(jié)構(gòu)的結(jié)構(gòu)和性質(zhì)多有相同之處，可參考實(shí)施例三相關(guān)內(nèi)容。需要說(shuō)明的是，本實(shí)施例省略顯示了原來(lái)位于晶元6功能面上的其它結(jié)構(gòu)，例如金屬凸塊和金屬線等。
[0081]本實(shí)施例中，上述四個(gè)測(cè)試結(jié)構(gòu)在晶元6功能面上的投影形狀呈L型并列，所述四個(gè)L型投影形狀中，每個(gè)測(cè)試結(jié)構(gòu)最上端的電連接單元位于同一條直線，并且相鄰電連接單元之間的距離相等；每個(gè)測(cè)試結(jié)構(gòu)最右端的電連接單元位于同一條直線，并且相鄰電連接單元之間的距離相等。這種排布方式有助于四個(gè)測(cè)試結(jié)構(gòu)全面覆蓋晶元6功能面的邊角區(qū)域，進(jìn)而有利用對(duì)晶元6漏電的檢測(cè)。但是，在其它實(shí)施例中，四個(gè)測(cè)試結(jié)構(gòu)在晶元6功能面上的投影形狀也可以是任意其它形狀。此外，在其它實(shí)施例中，測(cè)試結(jié)構(gòu)的數(shù)量也可以是兩個(gè)、三個(gè)、五個(gè)或更多。
[0082]在利用上述四個(gè)測(cè)試結(jié)構(gòu)對(duì)倒裝芯片進(jìn)行測(cè)試時(shí)，假設(shè)對(duì)四個(gè)測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試，得到的電阻分別為R 1、Rn、Rm和Rw，四個(gè)測(cè)試結(jié)構(gòu)在晶元6功能面上的投影形狀的長(zhǎng)度分別為L(zhǎng) ,、Lu、LU#P Lw，由于四個(gè)測(cè)試結(jié)構(gòu)具有組成相似和形狀相同等特點(diǎn)，在晶元6不發(fā)生翹曲或者漏電，并且倒裝芯片的封裝效果不出現(xiàn)問(wèn)題時(shí)，有R丨/L I =R11/L11 =Rm/Liii=Riv/L W。如果R i /L i =R u/L n =RmZlm=Riv/Lw中，有任何一個(gè)等式不成立,則可知晶元6內(nèi)部存在翹曲或者漏電，如果R1 /Lm R11/Lu、Rm/Lm和Rw/Lw四個(gè)比值相差較大，貝U可以判斷晶元6內(nèi)部發(fā)生了漏電，如果R丨/L丨、R u /L u、Rm/Lm和R w /L w四個(gè)比值相差不大，并且R丨/L丨、R u /L u、Rm/Lu#P Rw /Lw四個(gè)比值與四個(gè)測(cè)試結(jié)構(gòu)在晶元6功能面上的投影形狀離晶元6功能面中心點(diǎn)的距離接近正比，則可認(rèn)定是晶元6發(fā)生翹曲。而如果R丨、Rn、RujP Rw中,有任意一個(gè)值接近無(wú)窮大,則可知倒裝芯片的封裝效果存在問(wèn)題。
[0083]本實(shí)施例所提供的倒裝芯片具有位于晶元6功能面的邊角區(qū)域的測(cè)試結(jié)構(gòu)，邊角區(qū)域是晶片較易發(fā)生漏電的地方，因此將測(cè)試結(jié)構(gòu)設(shè)置在此區(qū)域不僅同時(shí)可以對(duì)倒裝芯片的封裝效果和晶元6是否發(fā)生翹曲或漏電，而且可以著重對(duì)晶元6邊角區(qū)域是否發(fā)生漏電進(jìn)行測(cè)試。
[0084]本發(fā)明實(shí)施例五還提供一種倒裝芯片的制作方法，包括以下步驟:
[0085]提供晶元，并在所述晶元的功能面形成多個(gè)電連接單元，所述晶元內(nèi)部設(shè)置有一個(gè)或多個(gè)通孔鏈結(jié)構(gòu)，多個(gè)所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起。具體的，所述通孔鏈結(jié)構(gòu)可以包括多個(gè)金屬測(cè)試塊和串聯(lián)所述金屬測(cè)試塊的互連結(jié)構(gòu)，所述互連結(jié)構(gòu)同時(shí)使得所述金屬測(cè)試塊與所述電連接單元串聯(lián)，從而使得所述通孔鏈結(jié)構(gòu)和所述電連接單元串聯(lián)，可參考以上實(shí)施例中相應(yīng)的內(nèi)容。
[0086]提供基板，并在所述基板表面形成兩條測(cè)試引線，當(dāng)電連接單元多于兩個(gè)時(shí)，所述基板還可以包括固定在其表面的導(dǎo)線，可參考以上實(shí)施例中的相應(yīng)內(nèi)容。
[0087]對(duì)所述晶元和所述基板進(jìn)行封裝處理，所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。
[0088]采用任意封裝技術(shù)對(duì)所述晶元和所述基板進(jìn)行封裝處理，使所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。如果存在所述導(dǎo)線，則所述導(dǎo)線連接位于中部位置的相鄰兩個(gè)導(dǎo)電連接單元，從而使得所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)和所述導(dǎo)線串聯(lián)在一起，例如當(dāng)所述通孔鏈結(jié)構(gòu)為一個(gè)時(shí)，所述電連接單元為兩個(gè)，兩個(gè)所述電連接單元通過(guò)一個(gè)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起；又例如當(dāng)所述通孔鏈結(jié)構(gòu)為兩個(gè)時(shí)，所述電連接單元為四個(gè)，此時(shí)還包括一條導(dǎo)線，兩個(gè)所述通孔鏈結(jié)構(gòu)各自分別連接兩個(gè)所述電連接單元，而所述導(dǎo)線連接位于中部位置的兩個(gè)所述電連接單元，從而使得四個(gè)所述電連接單元通過(guò)兩個(gè)所述通孔鏈結(jié)構(gòu)和一條所述導(dǎo)線串聯(lián)在一起。通過(guò)封裝處理之后，可以得到倒裝芯片，所述倒裝芯片具有本發(fā)明所提供的測(cè)試結(jié)構(gòu)，因此能夠?qū)Ψ庋b效果和封裝之后晶元是否發(fā)生翹曲或漏電進(jìn)行測(cè)試，可參考以上實(shí)施例中的相應(yīng)內(nèi)容。
[0089]本實(shí)施例所提供的倒裝芯片的制作方法能夠制作出具有本發(fā)明所提供的測(cè)試結(jié)構(gòu)的倒裝芯片，所述倒裝芯片能夠?qū)Ψ庋b效果和封裝之后晶元是否發(fā)生翹曲或漏電進(jìn)行測(cè)試，由此可知所述制作方法制作得到的所述倒裝芯片的良率易于精確控制，并且所述制作方法制作得到的所述倒裝芯片的測(cè)試效率高。本實(shí)施例所提供的倒裝芯片的制作方法可以運(yùn)用于任意封裝方法，因此具有方便靈活的優(yōu)點(diǎn)，并且所述制作方法步驟簡(jiǎn)單，制作成本低。
[0090]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種倒裝芯片的測(cè)試結(jié)構(gòu)，所述倒裝芯片包括晶元和封裝基板，其特征在于，所述測(cè)試結(jié)構(gòu)包括: 一個(gè)或多個(gè)通孔鏈結(jié)構(gòu)，設(shè)置在所述晶元內(nèi)； 多個(gè)電連接單元，設(shè)置在所述晶元的功能面上且連接所述通孔鏈結(jié)構(gòu)，多個(gè)所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起； 兩條測(cè)試引線，固定在所述封裝基板上，所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。
2.如權(quán)利要求1所述的倒裝芯片的測(cè)試結(jié)構(gòu)，其特征在于，所述通孔鏈結(jié)構(gòu)為多個(gè)，所述測(cè)試結(jié)構(gòu)還包括:一個(gè)或多個(gè)導(dǎo)線，固定在所述封裝基板上，且每個(gè)所述導(dǎo)線連接位于中部位置的相鄰兩個(gè)所述電連接單元，所述電連接單元同時(shí)通過(guò)所述導(dǎo)線和所述通孔鏈結(jié)構(gòu)串聯(lián)在一起。
3.如權(quán)利要求2所述的倒裝芯片的測(cè)試結(jié)構(gòu)，其特征在于，所述電連接單元包括設(shè)置在所述芯片的功能面上的金屬焊墊和設(shè)置在所述金屬焊墊上的金屬凸塊，所述通孔鏈結(jié)構(gòu)與所述金屬焊墊連接，所述導(dǎo)線與位于中部位置的所述金屬凸塊連接，所述測(cè)試引線與位于首尾位置的所述金屬凸塊連接。
4.如權(quán)利要求3所述的倒裝芯片的測(cè)試結(jié)構(gòu)，其特征在于，所述通孔鏈結(jié)構(gòu)包括金屬互連結(jié)構(gòu)和多個(gè)金屬測(cè)試塊，多個(gè)所述金屬測(cè)試塊通過(guò)所述金屬互連結(jié)構(gòu)串聯(lián)在一起，所述金屬測(cè)試塊通過(guò)所述金屬互連結(jié)構(gòu)與所述電連接單元連接。
5.一種倒裝芯片，其特征在于，包括晶元、封裝基板以及如權(quán)利要求1至4任一項(xiàng)所述的測(cè)試結(jié)構(gòu)。
6.如權(quán)利要求5所述的倒裝芯片，其特征在于，所述測(cè)試結(jié)構(gòu)為多個(gè)，多個(gè)所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影形狀相同。
7.如權(quán)利要求5或者6所述的倒裝芯片，其特征在于，所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影位于所述晶元功能面的中央?yún)^(qū)域。
8.如權(quán)利要求5或者6所述的倒裝芯片，其特征在于，所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影呈折線形，并且所述測(cè)試結(jié)構(gòu)在所述晶元功能面上的投影位于所述晶元功能面的邊角區(qū)域。
9.如權(quán)利要求5所述的倒裝芯片，其特征在于，所述倒裝芯片還包括位于所述金屬測(cè)試塊之間的偽測(cè)試塊，所述偽測(cè)試塊的材料與所述金屬測(cè)試塊的材料相同。
10.一種倒裝芯片的制作方法，其特征在于，包括: 提供晶元，并在所述晶元的功能面形成多個(gè)電連接單元，所述晶元內(nèi)部設(shè)置有一個(gè)或多個(gè)通孔鏈結(jié)構(gòu)，多個(gè)所述電連接單元通過(guò)所述通孔鏈結(jié)構(gòu)串聯(lián)在一起； 提供基板，并在所述基板表面形成兩條測(cè)試引線； 對(duì)所述晶元和所述基板進(jìn)行封裝處理，所述測(cè)試引線與位于首尾位置的所述電連接單元分別一一對(duì)應(yīng)連接。
【文檔編號(hào)】H01L23/544GK104299959SQ201310298103
【公開(kāi)日】2015年1月21日 申請(qǐng)日期:2013年7月16日 優(yōu)先權(quán)日:2013年7月16日
【發(fā)明者】彭冰清 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司