多層陶瓷電容器及其制造方法
【專利摘要】本發(fā)明提供了一種多層陶瓷電容器及其制造方法，所述電容器包括：具有彼此面對(duì)的第一側(cè)表面和第二側(cè)表面以及連接第一側(cè)表面和第二側(cè)表面的第三末端表面和第四末端表面的陶瓷主體，在陶瓷主體中形成并且具有其一個(gè)末端暴露于第三末端表面或第四末端表面的多個(gè)內(nèi)部電極，和形成的第一側(cè)邊緣部分和第二側(cè)邊緣部分，使得從第一側(cè)表面和第二側(cè)表面到內(nèi)部電極的邊緣的平均厚度為18μm或更小。本發(fā)明的電容器具有高可靠性和高電容以及提高的耐濕特性。
【專利說明】多層陶瓷電容器及其制造方法
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求2013年4月8日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)?zhí)?10-2013-0038321的優(yōu)先權(quán)，其內(nèi)容通過參考并入本文。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明涉及一種多層陶瓷電容器及其制造方法，更具體地，本發(fā)明涉及一種具有 優(yōu)良的可靠性的高電容多層陶瓷電容器及其制造方法。

【背景技術(shù)】
[0004] 通常，使用陶瓷材料的電子部件（例如電容器、感應(yīng)器、壓電元件、變阻器、熱敏電 阻器等）包括由陶瓷材料制成的陶瓷主體、在陶瓷主體中形成的內(nèi)部電極和在陶瓷主體的 外表面上安裝以與內(nèi)部電極連接的外部電極。
[0005] 在陶瓷電子部件中，多層陶瓷電容器包括多個(gè)堆疊的介電層、其間具有介電層的 彼此面對(duì)設(shè)置的內(nèi)部電極和與內(nèi)部電極電連接的外部電極。
[0006] 由于其優(yōu)點(diǎn)（例如小尺寸、高電容、容易安裝等），多層陶瓷電容器廣泛用作移動(dòng) 通訊設(shè)備中的部件，例如筆記本電腦、個(gè)人數(shù)字助理（PDAs)、移動(dòng)電話等。
[0007] 近來，由于電子產(chǎn)品已微型化和多功能化，芯片部件也傾向于微型化和多功能化。 結(jié)果是，需要使多層陶瓷電容器微型化并提高其電容。
[0008] 為了提高多層陶瓷電容器的電容，已考慮使其介電層變薄、堆疊變薄的介電層和 改進(jìn)內(nèi)部電極的覆蓋度的方法。此外，已考慮改進(jìn)用于形成電容的重疊的內(nèi)部電極的面積 的方法。
[0009] 總的來說，如下制造多層陶瓷電容器。首先，制備陶瓷生片，并在陶瓷生片上印刷 傳導(dǎo)糊膏，以形成內(nèi)部電極。具有在其上形成的內(nèi)部電極的陶瓷生片以幾十層至幾百層的 量堆疊，以制造生陶瓷多層主體。隨后，在高溫和高壓的條件下壓制生陶瓷多層主體，以制 造硬的生陶瓷多層主體，并在陶瓷多層主體上實(shí)施切割過程，以制造生芯片。接著，將生芯 片煅燒和燒結(jié)，在其上形成外部電極，以完成多層陶瓷電容器。
[0010] 在通過上述制造方法制造多層陶瓷電容器的情況下，由于難以顯著降低在其上不 形成內(nèi)部電極的介電層的邊緣部分區(qū)域，在增加內(nèi)部電極的重疊面積方面存在限制。此外， 由于形成的多層陶瓷電容器的邊緣的邊緣部分比在其它區(qū)域中的邊緣部分厚，在煅燒和燒 結(jié)時(shí)不容易從中除去碳。
[0011] 為了解決上述限制，已考慮一種方法，其中在前面制造的陶瓷多層主體中形成在 其上不形成內(nèi)部電極的邊緣部分區(qū)域，但是，該方法具有缺陷，在于由于在陶瓷多層主體和 邊緣部分之間的非壓縮區(qū)域，陶瓷多層主體具有降低的耐濕特性并且不耐沖擊。
[0012] 以下相關(guān)的技術(shù)文件變化地控制構(gòu)成電容部分的介電晶粒的平均晶粒尺寸和構(gòu) 成特定的電容部分的介電晶粒的平均晶粒尺寸，但是未解決上述缺陷。
[0013] [相關(guān)的技術(shù)文件]
[0014] (專利文件 l)W〇2〇〇3-〇l7356


【發(fā)明內(nèi)容】

[0015] 本發(fā)明的一方面提供了一種具有優(yōu)良的可靠性的高電容多層陶瓷電容器及其制 造方法。
[0016] 根據(jù)本發(fā)明的一方面，提供了一種多層陶瓷電容器，所述電容器包括：具有彼此面 對(duì)的第一側(cè)表面和第二側(cè)表面以及連接第一側(cè)表面和第二側(cè)表面的第三末端表面和第四 末端表面的陶瓷主體；在陶瓷主體中形成并且具有其一個(gè)末端暴露于第三末端表面或第四 末端表面的多個(gè)內(nèi)部電極；和形成的第一側(cè)邊緣部分和第二側(cè)邊緣部分，使得從第一側(cè)表 面和第二側(cè)表面到內(nèi)部電極的邊緣的平均厚度為18 μ m或更小，并且其中，陶瓷主體包括 有助于電容形成的有效層和在所述有效層的上部和下部的至少一個(gè)上提供的覆蓋層，并且 當(dāng)在第一側(cè)邊緣部分和第二側(cè)邊緣部分中的介電晶粒的平均晶粒尺寸定義為Gw，在覆蓋層 中的介電晶粒的平均晶粒尺寸定義為Gt，和在有效層中的介電晶粒的平均晶粒尺寸定義為 Ga 時(shí)，滿足 Gw < Gt < Ga。
[0017] 在第一側(cè)邊緣部分和第二側(cè)邊緣部分中的介電晶粒的平均晶粒尺寸Gw可為 100_120nm。
[0018] 在有效層中的介電晶粒的平均晶粒尺寸Ga可為150-160nm。
[0019] 第一側(cè)邊緣部分和第二側(cè)邊緣部分可由陶瓷漿料形成。
[0020] 內(nèi)部電極可包括第一內(nèi)部電極和第二內(nèi)部電極，第一內(nèi)部電極具有一個(gè)末端暴露 于第三末端表面，而形成另一個(gè)末端使得與第四末端表面具有預(yù)定的間隔，第二內(nèi)部電極 具有一個(gè)末端暴露于第四末端表面，而形成另一個(gè)末端使得與第三末端表面具有預(yù)定的間 隔。
[0021] 根據(jù)本發(fā)明的另一方面，提供了一種制造多層陶瓷電容器的方法，該方法包括：通 過使用含有第一陶瓷介電粉末的第一陶瓷漿料形成多個(gè)陶瓷生片；在各自的陶瓷生片上 印刷第一內(nèi)部電極圖案或第二內(nèi)部電極圖案；堆疊多個(gè)陶瓷生片，使得第一內(nèi)部電極圖案 和第二內(nèi)部電極圖案交替堆疊，以形成有助于電容形成的有效層，并在所述有效層的上部 和下部的至少一個(gè)上，堆疊通過使用含有第二陶瓷介電粉末的第二陶瓷漿料形成的陶瓷生 片，以形成覆蓋層，第二陶瓷介電粉末的晶粒尺寸小于第一陶瓷介電粉末的晶粒尺寸，從而 制備具有彼此面對(duì)的第一側(cè)表面和第二側(cè)表面以及連接第一側(cè)表面和第二側(cè)表面的第三 末端表面和第四末端表面的陶瓷主體；和通過向各自的第一側(cè)表面和第二側(cè)表面施用含有 第三陶瓷介電粉末的第三陶瓷漿料，形成第一側(cè)邊緣部分和第二側(cè)邊緣部分，第三陶瓷介 電粉末的晶粒尺寸小于第二陶瓷介電粉末的晶粒尺寸。
[0022] 當(dāng)在第一側(cè)邊緣部分和第二側(cè)邊緣部分中的介電晶粒的平均晶粒尺寸定義為Gw， 在覆蓋層中的介電晶粒的平均晶粒尺寸定義為Gt，和在有效層中的介電晶粒的平均晶粒尺 寸定義為Ga時(shí)，可滿足Gw < Gt < Ga。
[0023] 在第一側(cè)邊緣部分和第二側(cè)邊緣部分中的介電晶粒的平均晶粒尺寸Gw可為 100_120nm。
[0024] 在有效層中的介電晶粒的平均晶粒尺寸Ga可為150_160nm。
[0025] 多個(gè)陶瓷生片、第一側(cè)邊緣部分和第二側(cè)邊緣部分可在800-1200°C溫度下燒結(jié)。
[0026] 所述方法還可包括形成第一外部電極和第二外部電極，第一外部電極和第二外部 電極分別與暴露于第三末端表面的第一內(nèi)部電極圖案和暴露于第四末端表面的第二內(nèi)部 電極圖案連接。
[0027] 第一側(cè)邊緣部分和第二側(cè)邊緣部分的平均厚度可為18 μ m或更小。

【專利附圖】

【附圖說明】
[0028] 結(jié)合附圖，由以下詳細(xì)說明，可以更清楚地理解本發(fā)明的以上和其它方面、特征和 其它優(yōu)點(diǎn)，其中：
[0029] 圖1為顯示根據(jù)本發(fā)明的一種實(shí)施方式的多層陶瓷電容器的示意性透視圖；
[0030] 圖2為沿著圖1的線B-B'的橫截面圖；
[0031] 圖3為圖2的區(qū)域Q的放大圖；
[0032] 圖4為沿著圖1的線A-A'的橫截面圖，和圖5為顯示構(gòu)成示于圖1的多層陶瓷電 容器的一個(gè)介電層的上平面圖；和
[0033] 圖6A至圖6F為示意性顯示根據(jù)本發(fā)明的一種實(shí)施方式制造多層陶瓷電容器的方 法的橫截面圖和透視圖。

【具體實(shí)施方式】
[0034] 下文中，將參考附圖來詳細(xì)描述本發(fā)明的實(shí)施方式。然而，本發(fā)明可以許多不同的 形式體現(xiàn)，并且不應(yīng)看作是局限于本文描述的實(shí)施方式。而是，提供這些實(shí)施方式，使得本 公開充分和完整，并且將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在附圖中，為了清楚， 可能夸大元件的形狀和尺寸，并且從始至終使用相同的附圖標(biāo)記來指示相同的或類似的元 件。
[0035] 圖1為顯示根據(jù)本發(fā)明的一種實(shí)施方式的多層陶瓷電容器的示意性透視圖。
[0036] 圖2為沿著圖1的線B-B'的橫截面圖。
[0037] 圖3為圖2的區(qū)域Q的放大圖。
[0038] 圖4為沿著圖1的線A-A'的橫截面圖，和圖5為顯示構(gòu)成示于圖1的多層陶瓷電 容器的一個(gè)介電層的上平面圖。
[0039] 參考圖1至圖5,根據(jù)本發(fā)明的實(shí)施方式的多層陶瓷電容器可包括陶瓷主體110 ; 在陶瓷主體中形成的多個(gè)內(nèi)部電極121和122 ;和在陶瓷主體的外表面上形成的外部電極 131 和 132。
[0040] 陶瓷主體110可具有彼此相對(duì)的第一側(cè)表面1和第二側(cè)表面2以及將第一側(cè)表面 和第二側(cè)表面彼此連接的第三末端表面3和第四末端表面4。
[0041] 從形狀的角度，不特別限制陶瓷主體110,但是通?？删哂虚L(zhǎng)方體形狀。
[0042] 在陶瓷主體110中形成的多個(gè)內(nèi)部電極121和122可具有各自的一個(gè)末端暴露于 陶瓷主體的第三末端表面3或第四末端表面4。
[0043] 內(nèi)部電極121和122可由一對(duì)具有相對(duì)極性的第一內(nèi)部電極121和第二內(nèi)部電極 122構(gòu)成。第一內(nèi)部電極121的一個(gè)末端可暴露于第三末端表面3,而第二內(nèi)部電極122的 一個(gè)末端可暴露于第四末端表面4。可形成第一內(nèi)部電極121和第二內(nèi)部電極122的另一 個(gè)末端，以與第三末端表面3或第四末端表面4具有預(yù)定的間隔。以下將描述其詳細(xì)說明。
[0044] 陶瓷主體的第三末端表面3和第四末端表面4可具有在其上形成的第一外部電極 131和第二外部電極132,以與內(nèi)部電極電連接。
[0045] 多個(gè)內(nèi)部電極可在陶瓷主體中形成，并且從多個(gè)內(nèi)部電極的各自的邊緣到第一側(cè) 表面或第二側(cè)表面的距離dl可為18 μ m或更小。這意味著從多個(gè)內(nèi)部電極的邊緣到第一 側(cè)表面或第二表面的距離dl平均為18 μ m或更小。
[0046] 內(nèi)部電極的邊緣可為與陶瓷主體的第一側(cè)表面1或第二側(cè)表面2相鄰的內(nèi)部電極 的側(cè)面。從內(nèi)部電極的邊緣到第一側(cè)表面或第二側(cè)表面的區(qū)域可稱為第一側(cè)邊緣部分113 或第二側(cè)邊緣部分114。
[0047] 在多個(gè)內(nèi)部電極之間，從內(nèi)部電極的邊緣到第一側(cè)表面1或第二側(cè)表面2的距離 dl可稍有差別，但是根據(jù)本發(fā)明的實(shí)施方式，距離dl的差別可能小或者可能不產(chǎn)生差別。 [0048] 通過根據(jù)本發(fā)明的實(shí)施方式制造多層陶瓷電容器的方法，可更清楚地理解上述特 征。
[0049] 根據(jù)本發(fā)明的實(shí)施方式，陶瓷主體110可包括具有多個(gè)其中堆疊的介電層112的 多層主體111和在多層主體的兩個(gè)側(cè)表面上形成的第一側(cè)邊緣部分113和第二側(cè)邊緣部分 114。在這種情況下，從多個(gè)內(nèi)部電極的各自的邊緣到第一側(cè)表面或第二側(cè)表面的距離dl 通過第一側(cè)邊緣部分113和第二側(cè)邊緣部分114形成，并且dl相應(yīng)于第一側(cè)邊緣部分113 或第二側(cè)邊緣部分114的厚度。
[0050] 構(gòu)成多層主體111的多個(gè)介電層112可為燒結(jié)狀態(tài)并且可集成，使得不能確定在 彼此相鄰的介電層之間的邊界。
[0051] 多層主體111的長(zhǎng)度相應(yīng)于陶瓷主體110的長(zhǎng)度，并且陶瓷主體110的長(zhǎng)度相應(yīng) 于從陶瓷主體的第三末端表面3到第四末端表面4的距離。也就是，陶瓷主體110的第三 末端表面和第四末端表面可認(rèn)為是多層主體111的第三末端表面和第四末端表面。
[0052] 通過堆疊多個(gè)介電層112形成多層主體111，并且介電層112的長(zhǎng)度相應(yīng)于從陶瓷 主體的第三末端表面3到第四末端表面4的距離。
[0053] 根據(jù)本發(fā)明的實(shí)施方式，陶瓷主體的長(zhǎng)度可為400-1400 μ m，但是本發(fā)明不局限于 此。更具體地，陶瓷主體的長(zhǎng)度可為400-800 μ m或600-1400 μ m。
[0054] 內(nèi)部電極121和122可在介電層上通過燒結(jié)形成，并且內(nèi)部電極121和122可在 陶瓷主體中形成，同時(shí)其間具有一個(gè)介電層。
[0055] 參考圖5,第一內(nèi)部電極121可在介電層112上形成。第一內(nèi)部電極121沿介電層 的長(zhǎng)度方向不完全形成。也就是，可形成第一內(nèi)部電極121的一個(gè)末端以與陶瓷主體的第 四末端表面4具有預(yù)定的間隔d2,可形成第一內(nèi)部電極121的另一個(gè)末端到第三末端表面 3,從而另一個(gè)末端暴露于第三末端表面3。
[0056] 暴露于多層主體的第三末端表面3的第一內(nèi)部電極的另一個(gè)末端可與第一外部 電極131連接。
[0057] 與第一內(nèi)部電極相反，可形成第二內(nèi)部電極122的一個(gè)末端以與第三末端表面3 具有預(yù)定的間隔，第二內(nèi)部電極122的另一個(gè)末端可暴露于第四末端表面4,從而與第二外 部電極132連接。
[0058] 介電層112可具有與第一內(nèi)部電極121相同的寬度。也就是，可沿其寬度方向在 介電層112上完全形成第一內(nèi)部電極121。介電層的寬度和內(nèi)部電極的寬度可基于陶瓷主 體的第一側(cè)表面和第二側(cè)表面。
[0059] 根據(jù)本發(fā)明的實(shí)施方式，介電層的寬度和內(nèi)部電極的寬度可為100-900 μ m，但 是本發(fā)明不局限于此。更具體地，介電層的寬度和內(nèi)部電極的寬度可為100-500μπι或 100-900 μ m〇
[0060] 當(dāng)陶瓷主體微型化時(shí)，側(cè)邊緣部分的厚度可對(duì)多層陶瓷電容器的電性質(zhì)具有影 響。根據(jù)本發(fā)明的實(shí)施方式，側(cè)邊緣部分的厚度形成為18 μ m或更小，從而改進(jìn)微型化的多 層陶瓷電容器的電性質(zhì)。
[0061] 在本發(fā)明的實(shí)施方式中，內(nèi)部電極和介電層可同時(shí)切割形成，并且可具有相同的 寬度。以下將描述其更詳細(xì)的說明。
[0062] 在本發(fā)明的實(shí)施方式中，介電層的寬度與內(nèi)部電極的寬度相同，并且內(nèi)部電極的 邊緣可暴露于多層主體的第一側(cè)表面和第二側(cè)表面。內(nèi)部電極的邊緣暴露于的多層主體的 兩個(gè)側(cè)表面可提供有第一側(cè)邊緣部分113和第二側(cè)邊緣部分114。
[0063] 如上所述，從多個(gè)內(nèi)部電極的各自的邊緣到第一側(cè)表面或第二側(cè)表面的距離dl 相應(yīng)于第一側(cè)邊緣部分113或第二側(cè)邊緣部分114的厚度。
[0064] 第一側(cè)邊緣部分113和第二側(cè)邊緣部分114的厚度可為18 μ m或更小。當(dāng)?shù)谝粋?cè) 邊緣部分113或第二側(cè)邊緣部分114的厚度降低時(shí)，在陶瓷主體中形成的內(nèi)部電極的重疊 面積可相對(duì)增加。
[0065] 只要第一側(cè)邊緣部分113和第二側(cè)邊緣部分114具有足以防止暴露于多層主體 111的側(cè)表面的內(nèi)部電極短路的厚度，不特別限制第一側(cè)邊緣部分113或第二側(cè)邊緣部分 114的厚度。例如，第一側(cè)邊緣部分113和第二側(cè)邊緣部分114的厚度可為2μπι或更大。 [0066] 在其中第一側(cè)邊緣部分和第二側(cè)邊緣部分的厚度小于2μπι的情況下，針對(duì)外部 沖擊的機(jī)械強(qiáng)度可劣化，并且在其中第一側(cè)邊緣部分和第二側(cè)邊緣部分的厚度超過18 μ m 的情況下，內(nèi)部電極的重疊面積相對(duì)降低，使得可難以確保多層陶瓷電容器的高電容。
[0067] 根據(jù)本發(fā)明的實(shí)施方式，第一側(cè)邊緣部分113和第二側(cè)邊緣部分114可由陶瓷漿 料形成。通過控制陶瓷漿料的量，容易控制第一側(cè)邊緣部分113和第二側(cè)邊緣部分114的 厚度，并且其厚度可為18 μ m或更小，為小厚度。
[0068] 第一側(cè)邊緣部分113和第二側(cè)邊緣部分114的厚度可指邊緣部分的平均厚度。
[0069] 使用掃描電子顯微鏡（SEM)，通過沿其寬度方向掃描陶瓷主體110的橫截面的圖 像，可測(cè)量第一側(cè)邊緣部分113和第二側(cè)邊緣部分114的平均厚度。
[0070] 例如，關(guān)于從圖像提取的第一側(cè)邊緣部分113和第二側(cè)邊緣部分114,該圖像使用 如圖5所示的SEM，通過沿長(zhǎng)度（L)方向在陶瓷主體110的中心部分中切割的寬度-厚度 (W-T)方向掃描陶瓷主體110的橫截面而得到，可測(cè)量沿陶瓷主體的厚度方向在邊緣部分 的上、中和下部的任何三個(gè)點(diǎn)的厚度，以得到平均值，如圖5所示。
[0071] 為了顯著提高多層陶瓷電容器的電容，已考慮使介電層變薄、堆疊變薄的介電層 和改進(jìn)內(nèi)部電極的覆蓋度的方法。此外，已考慮增加形成電容的內(nèi)部電極的重疊面積的方 法。為了增加內(nèi)部電極的重疊面積，其中顯著降低不形成內(nèi)部電極的邊緣部分。特別是，當(dāng) 多層陶瓷電容器微型化時(shí)，需要顯著降低邊緣部分，以便增加內(nèi)部電極的重疊面積。
[0072] 根據(jù)本發(fā)明的實(shí)施方式，沿其寬度方向橫過整個(gè)介電層形成內(nèi)部電極，并且側(cè)邊 緣部分的厚度設(shè)定為18 μ m或更小，使得內(nèi)部電極的重疊面積大。
[0073] 總的來說，當(dāng)介電層高度堆疊時(shí)，介電層和內(nèi)部電極的厚度降低。因此，在內(nèi)部電 極之間可頻繁發(fā)生短路。此外，在其中在介電層上部形成內(nèi)部電極的情況下，通過內(nèi)部電極 可產(chǎn)生步驟部分，以劣化絕緣電阻的加速壽命或可靠性。
[0074] 然而，根據(jù)本發(fā)明的實(shí)施方式，即使在內(nèi)部電極和介電層形成為具有降低的厚度 的情況下，由于沿其寬度方向橫過介電層完全形成內(nèi)部電極，可增加內(nèi)部電極的重疊面積， 以顯著增大多層陶瓷電容器的電容。
[0075] 此外，降低通過內(nèi)部電極產(chǎn)生的步驟部分，以改進(jìn)絕緣電阻的加速壽命，使得可提 供具有優(yōu)良的電容性質(zhì)和優(yōu)良的可靠性的多層陶瓷電容器。
[0076] 同時(shí)，陶瓷主體110可包括有助于電容形成的有效層和在所述有效層的上部和下 部的至少一個(gè)上提供的覆蓋層C。
[0077] 根據(jù)本發(fā)明的實(shí)施方式，當(dāng)在第一側(cè)邊緣部分113和第二側(cè)邊緣部分114中的介 電晶粒的平均晶粒尺寸定義為Gw，在覆蓋層中的介電晶粒的平均晶粒尺寸C定義為Gt，和 有效層的介電晶粒的平均晶粒尺寸定義為Ga時(shí)，可滿足Gw < Gt < Ga。
[0078] 如上所述，由于通過控制對(duì)于每個(gè)區(qū)域的介電晶粒的平均晶粒尺寸，可防止在陶 瓷主體和側(cè)邊緣部分之間的非壓縮區(qū)域，降低耐濕特性，從而實(shí)現(xiàn)具有高電容的多層陶瓷 電容器。
[0079] 具體地，根據(jù)本發(fā)明的實(shí)施方式，在第一側(cè)邊緣部分113和第二側(cè)邊緣部分114中 的介電晶粒的平均晶粒尺寸Gw小于在覆蓋層C中的介電晶粒的平均晶粒尺寸，并且覆蓋層 C的介電晶粒的平均晶粒尺寸Gt小于有效層的介電晶粒的平均晶粒尺寸Ga。
[0080] 如上所述控制對(duì)于各自的區(qū)域的介電晶粒的平均晶粒尺寸，使得考慮在燒結(jié)陶瓷 主體時(shí)對(duì)于各自的區(qū)域的燒結(jié)收縮行為的差別，可解決在陶瓷主體和側(cè)邊緣部分之間的非 壓縮區(qū)域的缺陷。
[0081] 也就是，以從有效層到覆蓋層和側(cè)邊緣部分的順序，可實(shí)施在陶瓷主體中的燒結(jié) 收縮行為，并且在這種情況下，當(dāng)在各自的區(qū)域中的介電晶粒的平均晶粒尺寸彼此相同或 類似時(shí)，由于燒結(jié)收縮的差別，在陶瓷主體和側(cè)邊緣部分之間可產(chǎn)生非壓縮區(qū)域。
[0082] 參考圖3,側(cè)邊緣部分可與有效層和覆蓋層接觸，并且由于燒結(jié)收縮的差別，在陶 瓷主體和側(cè)邊緣部分之間可產(chǎn)生非壓縮區(qū)域。
[0083] 因此，在其中控制在各自的區(qū)域中的介電晶粒的平均晶粒尺寸的情況下，可顯著 降低各區(qū)域之間的燒結(jié)收縮的差別，以防止由于在陶瓷主體和側(cè)邊緣部分之間的非壓縮區(qū) 域而降低耐濕特性。
[0084] 不特別限制在第一側(cè)邊緣部分113和第二側(cè)邊緣部分114中的介電晶粒的平均晶 粒尺寸Gw，但是例如，可為100_120nm。
[0085] 在其中在第一側(cè)邊緣部分113和第二側(cè)邊緣部分114中的介電晶粒的平均晶粒尺 寸Gw小于100nm的情況下，在燒結(jié)時(shí)可出現(xiàn)裂縫。
[0086] 此外，在其中在第一側(cè)邊緣部分113和第二側(cè)邊緣部分114中的介電晶粒的平均 晶粒尺寸Gw大于120nm的情況下，耐濕特性可劣化，因此，制造的陶瓷多層主體可能不耐外 部沖擊。
[0087] 不特別限制在有效層中的介電晶粒的平均晶粒尺寸Ga，但是例如，可為 150_160nm。
[0088] 在其中在有效層中的介電晶粒的平均晶粒尺寸Ga小于150nm的情況下，在燒結(jié)時(shí) 可出現(xiàn)裂縫。
[0089] 在其中在有效層中的介電晶粒的平均晶粒尺寸Ga大于160nm的情況下，耐濕特性 可劣化，并且制造的陶瓷多層主體可能不耐外部沖擊。
[0090] 不特別限制在覆蓋層C中的介電晶粒的平均晶粒尺寸Gt，并且可大于在第一側(cè)邊 緣部分113和第二側(cè)邊緣部分114中的介電晶粒的平均晶粒尺寸Gw或小于在有效層中的 介電晶粒的平均晶粒尺寸Ga。
[0091] 根據(jù)本發(fā)明的目的，可適當(dāng)控制在覆蓋層C中的介電晶粒的平均晶粒尺寸Gt，但 是不局限于此。
[0092] 通過控制在制造多層陶瓷電容器時(shí)使用的對(duì)于各自的區(qū)域的陶瓷晶粒的平均晶 粒尺寸，可控制對(duì)于各自的區(qū)域的介電晶粒的平均晶粒尺寸。
[0093] 也就是，根據(jù)本發(fā)明的實(shí)施方式，當(dāng)制造多層陶瓷電容器以實(shí)現(xiàn)對(duì)于各自的區(qū)域 的介電晶粒的平均晶粒尺寸時(shí)，陶瓷晶粒的平均晶粒尺寸可有差別地施用于各自的區(qū)域。 [0094] 以下將描述其詳細(xì)說明。
[0095] 根據(jù)本發(fā)明的一種實(shí)施方式制造多層陶瓷電容器的方法可包括：通過使用含有第 一陶瓷介電粉末的第一陶瓷漿料形成多個(gè)陶瓷生片；在各自的陶瓷生片上印刷第一內(nèi)部電 極圖案或第二內(nèi)部電極圖案；堆疊多個(gè)陶瓷生片，使得第一內(nèi)部電極圖案和第二內(nèi)部電極 圖案交替堆疊，以形成有助于電容形成的有效層，并在所述有效層的上部和下部的至少一 個(gè)上，堆疊通過使用含有第二陶瓷介電粉末的第二陶瓷漿料形成的陶瓷生片，以形成覆蓋 層，該第二陶瓷介電粉末的晶粒尺寸小于第一陶瓷介電粉末的晶粒尺寸，從而制備具有彼 此面對(duì)的第一側(cè)表面和第二側(cè)表面以及連接第一側(cè)表面和第二側(cè)表面的第三末端表面和 第四末端表面的陶瓷主體；和通過向各自的第一側(cè)表面和第二側(cè)表面施用含有第三陶瓷介 電粉末的第三陶瓷漿料，形成第一側(cè)邊緣部分和第二側(cè)邊緣部分，第三陶瓷介電粉末的晶 粒尺寸小于第二陶瓷介電粉末的晶粒尺寸。
[0096] 下文中，將描述根據(jù)本發(fā)明的一種實(shí)施方式制造多層陶瓷電容器的方法。
[0097] 圖6A至圖6F為示意性顯示根據(jù)本發(fā)明的一種實(shí)施方式制造多層陶瓷電容器的方 法的橫截面圖和透視圖。
[0098] 如圖6A所示，可在陶瓷生片212a上形成多個(gè)條形第一內(nèi)部電極圖案221a，以其間 具有預(yù)定的間隔d4。多個(gè)條形第一內(nèi)部電極圖案121a可彼此平行形成。
[0099] 預(yù)定的間隔d4,相應(yīng)于用于在具有相對(duì)極性的內(nèi)部和外部電極之間的絕緣的距 離，可為相應(yīng)于示于圖5的d2X2的距離。
[0100] 陶瓷生片212a可由包括第一陶瓷介電粉末、有機(jī)溶劑和有機(jī)粘合劑的第一陶瓷 漿料形成。
[0101] 作為第一陶瓷介電粉末，可使用具有高介電常數(shù)的材料，例如基于鈦酸鋇 (BaTi03)的材料、基于鉛復(fù)合鈣鈦礦的材料、基于鈦酸鍶（SrTi03)的材料等，但是不局限于 此，并且優(yōu)選，可使用鈦酸鋇（BaTi0 3)粉末。
[0102] 條形第一內(nèi)部電極圖案22la可由包括導(dǎo)電金屬的內(nèi)部電極糊膏形成。導(dǎo)電金屬 可為Ni、Cu、Pd或其合金，但是不局限于此。
[0103] 不特別限制在陶瓷生片212a上形成條形第一內(nèi)部電極圖案221a的方法，但是例 如，可使用印刷方法，例如絲網(wǎng)印刷方法或凹版印刷方法。
[0104] 此外，雖然未顯示，可在另一個(gè)陶瓷生片212a上形成多個(gè)條形第二內(nèi)部電極圖案 222a，以具有預(yù)定的間隔。
[0105] 下文中，具有在其上形成的第一內(nèi)部電極圖案221a的陶瓷生片可稱為第一陶瓷 生片，而具有在其上形成的第二內(nèi)部電極圖案222a的陶瓷生片可稱為第二陶瓷生片。
[0106] 隨后，如圖6B所示，第一陶瓷生片和第二陶瓷生片可交替堆疊，使得條形第一內(nèi) 部電極圖案221a和條形第二內(nèi)部電極圖案222a彼此交叉。
[0107] 接著，條形第一內(nèi)部電極圖案221a可形成第一內(nèi)部電極221，而條形第二內(nèi)部電 極圖案222a可形成第二內(nèi)部電極222。
[0108] 因此，可形成有助于電容形成的有效層，隨后通過堆疊由包括第二陶瓷介電粉末 的第二陶瓷漿料形成的陶瓷生片，在有效層的上部和下部的至少一個(gè)上可形成覆蓋層C，第 二陶瓷介電粉末的晶粒尺寸小于第一陶瓷介電粉末的晶粒尺寸。
[0109] 陶瓷生片可通過與用于形成有效層的陶瓷生片相同的方法形成，不同之處在于第 二陶瓷漿料包括第二陶瓷介電粉末，第二陶瓷介電粉末的晶粒尺寸小于所用的第一陶瓷介 電粉末的晶粒尺寸。
[0110] 圖6C為顯示根據(jù)本發(fā)明的實(shí)施方式具有其中堆疊的第一陶瓷生片和第二陶瓷生 片的陶瓷生片多層主體210的橫截面圖，圖6D為顯示根據(jù)本發(fā)明的實(shí)施方式具有其中堆疊 的第一陶瓷生片和第二陶瓷生片的陶瓷生片多層主體210的透視圖。
[0111] 參考圖6C和圖6D，將具有在其上彼此平行印刷的多個(gè)條形第一內(nèi)部電極圖案 221a的第一陶瓷生片和具有在其上彼此平行印刷的多個(gè)條形第二內(nèi)部電極圖案222a的第 二陶瓷生片交替堆疊。
[0112] 更具體地，將第一陶瓷生片和第二陶瓷生片交替堆疊，使得在第一陶瓷生片上印 刷的條形第一內(nèi)部電極圖案221a的中心部分和在第二陶瓷生片上印刷的條形第二內(nèi)部電 極圖案222a之間的間隔d4可彼此重疊。
[0113] 隨后，如圖6D所示，可切割陶瓷生片多層主體210,以橫斷多個(gè)條形第一內(nèi)部電極 圖案221a和多個(gè)條形第二內(nèi)部電極圖案222a。也就是，可沿著切割線C1-C1將陶瓷生片多 層主體210切割，使得可形成棒形多層主體220。
[0114] 更具體地，條形第一內(nèi)部電極圖案221a和條形第二內(nèi)部電極圖案222a可沿長(zhǎng)度 方向切割，以分成多個(gè)具有預(yù)定寬度的內(nèi)部電極。此處，將堆疊的陶瓷生片與內(nèi)部電極圖案 共同切割。因此，可形成介電層，以具有與內(nèi)部電極相同的寬度。
[0115] 通過棒形多層主體220的切割表面，可暴露第一內(nèi)部電極和第二內(nèi)部電極的邊 緣。棒形多層主體的切割表面可分別稱為棒形多層主體的第一側(cè)表面和第二側(cè)表面。
[0116] 隨后，如圖6E所示，棒形多層主體220的第一側(cè)表面和第二側(cè)表面可分別提供有 第一側(cè)邊緣部分213a和第二側(cè)邊緣部分214a。第二側(cè)邊緣部分214a未清楚地顯示，但是 其輪廓通過虛線顯示。
[0117] 可認(rèn)識(shí)到，棒形多層主體220的第一側(cè)表面和第二側(cè)表面相應(yīng)于示于圖5中的多 層主體111的第一側(cè)表面1和第二側(cè)表面2。
[0118] 可在棒形多層主體220上由包括第三陶瓷介電粉末的第三陶瓷漿料形成第一側(cè) 邊緣部分213a和第二側(cè)邊緣部分214a，該第三陶瓷介電粉末的晶粒尺寸小于第二陶瓷介 電粉末的晶粒尺寸。
[0119] 第三陶瓷漿料可含有第三陶瓷介電粉末、有機(jī)粘合劑和有機(jī)溶劑，并且可控制第 三陶瓷漿料的量，使得第一側(cè)邊緣部分213a和第二側(cè)邊緣部分214具有期望的厚度。
[0120] 通過向其施用第三陶瓷漿料，可在棒形多層主體220的第一側(cè)表面和第二側(cè)表面 上形成第一側(cè)邊緣部分213a和第二側(cè)邊緣部分214a。不特別限制施用第三陶瓷漿料的方 法。例如，陶瓷漿料可通過噴灑方法來噴灑或可使用輥機(jī)來施用。
[0121] 此外，通過在第三陶瓷漿料中浸漬棒形多層主體，可在棒形多層主體的第一側(cè)表 面和第二側(cè)表面上形成第一側(cè)邊緣部分213a和第二側(cè)邊緣部分214a。
[0122] 如上所述，第一側(cè)邊緣部分和第二側(cè)邊緣部分的平均厚度可為18 μ m或更小。第 一側(cè)邊緣部分和第二側(cè)邊緣部分的厚度可基于內(nèi)部電極的邊緣暴露于的棒形多層主體的 第一側(cè)表面或第二側(cè)表面限定。
[0123] 隨后，可在棒形多層主體上實(shí)施燒結(jié)過程。燒結(jié)過程可在隊(duì)_!12氣氛下在 800-1200°C下實(shí)施，但是不局限于此。
[0124] 接著，如圖6E和圖6F所示，具有在其上形成的第一側(cè)邊緣部分213a和第二側(cè)邊 緣部分214a的棒形多層主體220可沿著切割線C2-C2切割，以相應(yīng)于單個(gè)芯片尺寸。圖6C 可用于識(shí)別切割線C2-C2的位置。
[0125] 切割棒形多層主體220以具有芯片尺寸，從而可形成具有多層主體211和在多層 主體的兩個(gè)側(cè)表面上形成的第一側(cè)邊緣部分213和第二側(cè)邊緣部分214的陶瓷主體。
[0126] 由于沿著切割線C2-C2切割棒形多層主體220,可沿著相同的切割線切割第一內(nèi) 部電極的中心部分和在彼此重疊的第二內(nèi)部電極之間形成的預(yù)定的間隔d4。從不同的觀察 點(diǎn)，可沿著相同的切割線切割第二內(nèi)部電極的中心部分和在第一內(nèi)部電極之間形成的預(yù)定 的間隔。
[0127] 因此，第一內(nèi)部電極和第二內(nèi)部電極的各自的一個(gè)末端可交替暴露于切割線 C2-C2。第一內(nèi)部電極暴露于的表面可為不于圖6的多層主體的第三末端表面3,而第二內(nèi) 部電極暴露于的表面可為不于圖6的多層主體的第四末端表面4。
[0128] 沿著切割線C2-C2切割棒形多層主體220,使得將在條形第一內(nèi)部電極圖案221a 之間的預(yù)定的間隔d4切割成為一半，結(jié)果是，第一內(nèi)部電極121的一個(gè)末端可與第四末端 表面間隔開預(yù)定的間隔d2。此外，第二內(nèi)部電極122可與第三末端表面間隔開預(yù)定的間隔。
[0129] 隨后，第三末端表面和第四末端表面可具有在其上形成的外部電極，以分別與第 一內(nèi)部電極和第二內(nèi)部電極的一個(gè)末端連接。
[0130] 如在本發(fā)明的實(shí)施方式中描述的，在其中在棒形多層主體220上形成第一側(cè)邊緣 部分和第二側(cè)邊緣部分并且將棒形多層主體220切割成為多個(gè)具有芯片尺寸的多層主體 的情況下，通過單一過程可在多個(gè)多層主體111上形成側(cè)邊緣部分。
[0131] 此外，雖然未顯示，可將棒形多層主體切割以具有芯片尺寸，從而在形成第一側(cè)邊 緣部分和第二側(cè)邊緣部分之前形成多個(gè)多層主體。
[0132] 也就是，可切割棒形多層主體，使得沿著相同的切割線切割第一內(nèi)部電極的中心 部分和在彼此重疊的第二內(nèi)部電極之間形成的預(yù)定的間隔。因此，第一內(nèi)部電極和第二內(nèi) 部電極的相應(yīng)的一個(gè)末端可交替暴露于切割表面。
[0133] 隨后，多層主體的第一側(cè)表面和第二側(cè)表面可提供有第一側(cè)邊緣部分和第二側(cè)邊 緣部分。形成第一側(cè)邊緣部分和第二側(cè)邊緣部分的方法如上所述。
[0134] 此外，第一內(nèi)部電極暴露于的多層主體的第三末端表面和第二內(nèi)部電極暴露于的 多層主體的第四末端表面可分別具有在其上形成的外部電極。
[0135] 根據(jù)本發(fā)明的另一個(gè)實(shí)施方式，通過多層主體的第一側(cè)表面和第二側(cè)表面，暴露 第一內(nèi)部電極和第二內(nèi)部電極的邊緣?？蓪⒍鄠€(gè)堆疊的第一內(nèi)部電極和第二內(nèi)部電極同時(shí) 切割，使得內(nèi)部電極的邊緣可位于單一直線上。隨后，多層主體的第一側(cè)表面和第二側(cè)表面 可同時(shí)提供有第一側(cè)邊緣部分和第二側(cè)邊緣部分。多層主體與第一側(cè)邊緣部分和第二側(cè)邊 緣部分可形成陶瓷主體。也就是，第一側(cè)邊緣部分和第二側(cè)邊緣部分可形成陶瓷主體的第 一側(cè)表面和第二側(cè)表面。
[0136] 根據(jù)本發(fā)明的實(shí)施方式，通過控制對(duì)于各自的區(qū)域的陶瓷介電粉末的晶粒尺寸， 可實(shí)現(xiàn)具有高程度的可靠性和電容以及提高的耐濕特性的多層陶瓷電容器。
[0137] 下表1顯示可靠性的比較結(jié)果，根據(jù)在第一側(cè)邊緣部分和第二側(cè)邊緣部分中的介 電晶粒的平均晶粒尺寸Gw、在覆蓋層中的介電晶粒的平均晶粒尺寸Gt和在有效層中的介 電晶粒的平均晶粒尺寸Ga，關(guān)于多層陶瓷電容器的側(cè)邊緣部分的平均厚度。
[0138] [表 1]
[0139]

【權(quán)利要求】
1. 一種多層陶瓷電容器，所述電容器包括： 陶瓷主體，所述陶瓷主體具有彼此面對(duì)的第一側(cè)表面和第二側(cè)表面以及連接所述第一 側(cè)表面和所述第二側(cè)表面的第三末端表面和第四末端表面； 多個(gè)內(nèi)部電極，所述多個(gè)內(nèi)部電極在所述陶瓷主體中形成，并且所述多個(gè)內(nèi)部電極的 一個(gè)末端暴露于所述第三末端表面或所述第四末端表面；和第一側(cè)邊緣部分和第二側(cè)邊緣 部分，形成所述第一側(cè)邊緣部分和所述第二側(cè)邊緣部分使得從所述第一側(cè)表面和所述第二 側(cè)表面到內(nèi)部電極的邊緣的平均厚度為18 μ m或更小，和 其中，所述陶瓷主體包括有助于電容形成的有效層和在所述有效層的上部和下部的至 少一個(gè)上提供的覆蓋層，并且當(dāng)在所述第一側(cè)邊緣部分和所述第二側(cè)邊緣部分中的介電晶 粒的平均晶粒尺寸定義為Gw，在所述覆蓋層中的介電晶粒的平均晶粒尺寸定義為Gt，和在 所述有效層中的介電晶粒的平均晶粒尺寸定義為Ga時(shí)，滿足Gw < Gt < Ga。
2. 根據(jù)權(quán)利要求1所述的多層陶瓷電容器，其中，在所述第一側(cè)邊緣部分和所述第二 側(cè)邊緣部分中的介電晶粒的平均晶粒尺寸Gw為100-120nm。
3. 根據(jù)權(quán)利要求1所述的多層陶瓷電容器，其中，在所述有效層中的介電晶粒的平均 晶粒尺寸Ga為150-160nm。
4. 根據(jù)權(quán)利要求1所述的多層陶瓷電容器，其中，所述第一側(cè)邊緣部分和所述第二側(cè) 邊緣部分由陶瓷漿料形成。
5. 根據(jù)權(quán)利要求1所述的多層陶瓷電容器，其中，所述內(nèi)部電極包括第一內(nèi)部電極和 第二內(nèi)部電極，所述第一內(nèi)部電極具有一個(gè)末端暴露于所述第三末端表面，而形成另一個(gè) 末端使得與所述第四末端表面具有預(yù)定的間隔，所述第二內(nèi)部電極具有一個(gè)末端暴露于所 述第四末端表面，而形成另一個(gè)末端使得與所述第三末端表面具有預(yù)定的間隔。
6. -種制造多層陶瓷電容器的方法，所述方法包括： 通過使用含有第一陶瓷介電粉末的第一陶瓷漿料形成多個(gè)陶瓷生片； 在各自的陶瓷生片上印刷第一內(nèi)部電極圖案或第二內(nèi)部電極圖案； 堆疊所述多個(gè)陶瓷生片，使得所述第一內(nèi)部電極圖案和所述第二內(nèi)部電極圖案交替堆 疊，以形成有助于電容形成的有效層，并在所述有效層的上部和下部的至少一個(gè)上，堆疊通 過使用含有第二陶瓷介電粉末的第二陶瓷漿料形成的陶瓷生片，以形成覆蓋層，所述第二 陶瓷介電粉末的晶粒尺寸小于所述第一陶瓷介電粉末的晶粒尺寸，從而制備具有彼此面對(duì) 的第一側(cè)表面和第二側(cè)表面以及連接所述第一側(cè)表面和所述第二側(cè)表面的第三末端表面 和第四末端表面的陶瓷主體；和 通過向各自的第一側(cè)表面和第二側(cè)表面施用含有第三陶瓷介電粉末的第三陶瓷漿料， 形成第一側(cè)邊緣部分和第二側(cè)邊緣部分，所述第三陶瓷介電粉末的晶粒尺寸小于所述第二 陶瓷介電粉末的晶粒尺寸。
7. 根據(jù)權(quán)利要求6所述的方法，其中，當(dāng)在所述第一側(cè)邊緣部分和所述第二側(cè)邊緣部 分中的介電晶粒的平均晶粒尺寸定義為Gw，在所述覆蓋層中的介電晶粒的平均晶粒尺寸定 義為Gt，和在所述有效層中的介電晶粒的平均晶粒尺寸定義為Ga時(shí)，滿足Gw < Gt < Ga。
8. 根據(jù)權(quán)利要求6所述的方法，其中，在所述第一側(cè)邊緣部分和所述第二側(cè)邊緣部分 中的介電晶粒的平均晶粒尺寸Gw為100-120nm。
9. 根據(jù)權(quán)利要求6所述的方法，其中，在所述有效層中的介電晶粒的平均晶粒尺寸Ga 為 150_160nm。
10. 根據(jù)權(quán)利要求6所述的方法，其中，將所述多個(gè)陶瓷生片、所述第一側(cè)邊緣部分和 所述第二側(cè)邊緣部分在800-120(TC的溫度下燒結(jié)。
11. 根據(jù)權(quán)利要求6所述的方法，其中，所述方法還包括形成第一外部電極和第二外部 電極，所述第一外部電極和所述第二外部電極分別與暴露于所述第三末端表面的所述第一 內(nèi)部電極圖案和暴露于所述第四末端表面的所述第二內(nèi)部電極圖案連接。
12. 根據(jù)權(quán)利要求6所述的方法，其中，所述第一側(cè)邊緣部分和所述第二側(cè)邊緣部分的 平均厚度為18 μ m或更小。
【文檔編號(hào)】H01G4/002GK104103424SQ201310279491
【公開日】2014年10月15日 申請(qǐng)日期:2013年7月4日 優(yōu)先權(quán)日:2013年4月8日
【發(fā)明者】金亨俊 申請(qǐng)人:三星電機(jī)株式會(huì)社