本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種焊墊結(jié)構(gòu)及其制作方法。

背景技術(shù)：
在半導(dǎo)體制造領(lǐng)域，集成電路（IC）封裝是非常重要的一環(huán)，其為芯片和電路板提供了電互連、機(jī)械支撐、環(huán)境保護(hù)及導(dǎo)熱通道。具體而言，IC封裝就是利用金屬線將芯片上的電路管腳引導(dǎo)封裝外殼的引腳上，這些引腳又通過印刷電路板與其它器件相連，從而實(shí)現(xiàn)內(nèi)部芯片與外部電路的連接。因而，在IC封裝中，必不可少的一個(gè)環(huán)節(jié)就是打線（wirebonding）過程，即從芯片的焊墊（pad）上引出焊線（bondingwire）的過程。行業(yè)內(nèi)，為檢測(cè)打線工藝的成功率，一般通過金球推力（ballshear）或金線拉力（wirepull）測(cè)試焊線與焊墊之間的連接狀況。目前，打線工藝失敗的情況比較常見，其原因一般認(rèn)為是焊墊和焊線之間的粘結(jié)性能較差引起的，其次，還與焊墊的結(jié)構(gòu)及其制作方法有關(guān)。以下介紹一種現(xiàn)有的焊墊結(jié)構(gòu)制作方法。如圖1所示，其為焊墊的截面結(jié)構(gòu)示意圖。該焊墊結(jié)構(gòu)形成于芯片的介電層10及頂層金屬（topmetal）11上，由鈍化層（passivationlayer）12及其間的金屬焊墊層13構(gòu)成，此外，為了在鈍化層內(nèi)形成填充金屬焊墊層13的窗口，需控制鈍化層12刻蝕停止位置，因而，鈍化層12與介電層10及頂層金屬之間存在刻蝕終止層（etchstoplayer）14。更多焊墊結(jié)構(gòu)及其制作方法請(qǐng)參照公開號(hào)為“US2007/0026631A1”的美國(guó)專利。然而，上述焊墊結(jié)構(gòu)存在一些問題。例如，隨著多次使用后，金屬焊墊層13會(huì)出現(xiàn)從鈍化層12上剝落的現(xiàn)象，這會(huì)導(dǎo)致焊墊金屬層13與頂層金屬11的電連接性變差，進(jìn)而造成打線工藝失敗。針對(duì)上述問題，本發(fā)明提供一種可以提高打線成功率的焊墊結(jié)構(gòu)及其制作方法。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明實(shí)現(xiàn)的目的是提出一種新的焊墊結(jié)構(gòu)及其制作方法，以提高打線工藝成功率。為實(shí)現(xiàn)上述目的，本發(fā)明提供一種焊墊結(jié)構(gòu)，包括：位于芯片頂部的介電層及包埋在所述介電層中的頂層金屬，所述介電層與所述頂層金屬的上表面齊平；位于所述介電層及頂層金屬上鈍化層，所述鈍化層中具有暴露部分所述頂層金屬的窗口，所述窗口內(nèi)填充有焊墊金屬層；其中，所述鈍化層至少包括第一鈍化層與第二鈍化層，所述第二鈍化層粘合所述介電層與第一鈍化層。可選地，所述第二鈍化層為刻蝕終止層?？蛇x地，所述介電層材質(zhì)為二氧化硅，所述第一鈍化層材質(zhì)為二氧化硅，所述第二鈍化層的材質(zhì)為碳化硅?？蛇x地，所述鈍化層還包括介于第一鈍化層與第二鈍化層之間的第三鈍化層，所述第三鈍化層為刻蝕終止層?？蛇x地，所述介電層材質(zhì)為二氧化硅，所述第一鈍化層材質(zhì)為二氧化硅，所述第二鈍化層的材質(zhì)為碳化硅，所述刻蝕終止層材質(zhì)為氮化硅或碳氮化硅。可選地，所述第二鈍化層的厚度占所述第二鈍化層與第三鈍化層總厚度的比例大于30%?？蛇x地，所述頂層金屬的材質(zhì)為銅，所述焊墊金屬層的材質(zhì)為鋁。此外，本發(fā)明還提供一種焊墊結(jié)構(gòu)的制作方法，包括：提供芯片，所述芯片頂部具有介電層及包埋在所述介電層中的頂層金屬，所述介電層與所述頂層金屬的上表面齊平；淀積鈍化層，所述鈍化層至少包括第一鈍化層與第二鈍化層，其中，所述第二鈍化層粘合所述介電層與第一鈍化層；在所述鈍化層內(nèi)形成窗口，所述窗口暴露部分所述頂層金屬；在所述窗口內(nèi)形成焊墊金屬層?？蛇x地，在所述鈍化層內(nèi)形成窗口是通過干法刻蝕在所述鈍化層內(nèi)形成溝槽實(shí)現(xiàn)的。可選地，所述介電層材質(zhì)為二氧化硅，所述第一鈍化層材質(zhì)為二氧化硅，所述第二鈍化層材質(zhì)為碳化硅，碳化硅的淀積方法為PVD或CVD?？蛇x地，所述鈍化層還包括介于第一鈍化層與第二鈍化層之間的第三鈍化層，所述第三鈍化層為刻蝕終止層，所述介電層材質(zhì)為二氧化硅，所述第一鈍化層材質(zhì)為二氧化硅，所述第二鈍化層的材質(zhì)為碳化硅，所述刻蝕終止層材質(zhì)為氮化硅或碳氮化硅，碳化硅的淀積方法為PVD或CVD，氮化硅或碳氮化硅的淀積方法也為PVD或CVD。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：1）本發(fā)明中的鈍化層中的一層通過材質(zhì)選擇，起到粘合介電層及其它鈍化層的作用，上述起粘合作用的鈍化層的設(shè)置，使得鈍化層與介電層的結(jié)合性變強(qiáng)，進(jìn)而使得位于鈍化層中的焊墊金屬層不易從鈍化層上剝落，焊墊金屬層與頂層金屬的電連接性變強(qiáng)，提高了打線工藝成功率。2）可選方案中，焊墊結(jié)構(gòu)在制作過程中，需在鈍化層中開窗口以淀積焊墊金屬層，而窗口刻蝕需在鈍化層中設(shè)置一層刻蝕終止層，實(shí)現(xiàn)上述目的的方案具有兩種：a）該起粘合作用的鈍化層通過材質(zhì)選擇，既起到粘合作用，又起到刻蝕終止作用；b）起粘合作用與起刻蝕終止作用的兩層分別設(shè)置。附圖說(shuō)明圖1是現(xiàn)有技術(shù)中的焊墊結(jié)構(gòu)的截面示意圖；圖2至圖5是實(shí)施例一的焊墊結(jié)構(gòu)制作方法的結(jié)構(gòu)示意圖；圖6是實(shí)施例二的焊墊結(jié)構(gòu)的截面示意圖。具體實(shí)施方式如背景技術(shù)所述，現(xiàn)有的打線工藝失敗部分原因是由焊墊結(jié)構(gòu)及其制作方法造成的。針對(duì)上述問題，本發(fā)明提出對(duì)鈍化層中的一層通過材質(zhì)選擇，起到粘合介電層及其它鈍化層的作用，上述起粘合作用的鈍化層的設(shè)置，使得鈍化層與介電層的結(jié)合性變強(qiáng)，進(jìn)而使得位于鈍化層中的焊墊金屬層不易從鈍化層上剝落，焊墊金屬層與頂層金屬的電連接性變強(qiáng)，提高了打線工藝成功率。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式做詳細(xì)的說(shuō)明。由于本發(fā)明重在解釋原理，因此，未按比例制圖。如前所述，焊墊結(jié)構(gòu)在制作過程中，需在鈍化層中開窗口以淀積焊墊金屬層，而窗口刻蝕需在鈍化層中設(shè)置一層刻蝕終止層，實(shí)現(xiàn)上述目的的方案具有兩種：a）該起粘合作用的鈍化層通過材質(zhì)選擇，既起到粘合作用，又起到刻蝕終止作用；b）起粘合作用與起刻蝕終止作用的兩層分別設(shè)置。以下對(duì)這兩種方案進(jìn)行具體描述。實(shí)施例一圖2至圖5所示為本實(shí)施例提供的焊墊結(jié)構(gòu)制作方法的結(jié)構(gòu)截面示意圖。以下結(jié)合圖2至圖5進(jìn)行具體說(shuō)明。首先，參照?qǐng)D2所示，執(zhí)行步驟S11：提供芯片，芯片頂部具有介電層20及包埋在介電層20中的頂層金屬21，介電層20與頂層金屬21的上表面齊平。上述介電層20與頂層金屬21都可以為現(xiàn)有可以實(shí)現(xiàn)各自功能的材質(zhì)，本實(shí)施例中，該介電層20材質(zhì)為二氧化硅（k>4.0）。頂層金屬21選擇銅，以實(shí)現(xiàn)較好的導(dǎo)電性能。此外，上述芯片中的層間介電層（IMD）可以為低K（2.0≤k≤4.0）或超低K（k<2.0）材質(zhì)，以減小寄生電容。執(zhí)行步驟S12：參照?qǐng)D3所示，依次淀積第二鈍化層221、第三鈍化層222、第一鈍化層223，第二鈍化層221起粘合介電層20與其它鈍化層222、223的作用。上述第一鈍化層223、第二鈍化層221及第三鈍化層222形成了鈍化層22。其中的第三鈍化層222為刻蝕終止層，在后續(xù)鈍化層22內(nèi)刻蝕溝槽過程中起刻蝕終止作用，其可以選擇現(xiàn)有的刻蝕終止層材質(zhì)，例如為氮化硅或碳氮化硅（NDC）。需要說(shuō)明的是，此處由于刻蝕終止層222一般較?。?00nm以下），因而可以理解為第二鈍化層221主要用于粘合介電層20及第一鈍化層223，此外，由于各層為淀積方式形成的疊層結(jié)構(gòu)，因而，第二鈍化層221先形成，緊鄰介電層20與頂層金屬21，以實(shí)現(xiàn)較好的粘結(jié)效果。第一鈍化層223的材質(zhì)可以選擇實(shí)現(xiàn)該功能的現(xiàn)有材質(zhì)，本實(shí)施例中，該第一鈍化層223材質(zhì)為二氧化硅，介電常數(shù)k>4.0，其材質(zhì)較密實(shí)，可以隔絕水汽或氣體污染物污染芯片內(nèi)部結(jié)構(gòu)。針對(duì)介電層20材質(zhì)為二氧化硅，第一鈍化層223材質(zhì)為二氧化硅的情況，本發(fā)明人發(fā)現(xiàn)，該第二鈍化層221的材質(zhì)選擇碳化硅時(shí)，相對(duì)沒有設(shè)置該碳化硅的結(jié)構(gòu)，可以大幅度提高兩者的粘合性能。此外，研究表明，碳化硅相對(duì)其它刻蝕終止層材質(zhì)，例如氮化硅或碳氮化硅，其對(duì)銅的粘結(jié)性能也有增強(qiáng)。氮化硅或碳氮化硅、二氧化硅、碳化硅的形成工藝都可以采用現(xiàn)有的工藝，例如物理氣相沉積（PVD）或化學(xué)氣相沉積（CVD）形成。具體實(shí)施過程中，第二鈍化層221的厚度可以根據(jù)粘結(jié)效果進(jìn)行調(diào)整，優(yōu)選地，為實(shí)現(xiàn)良好的粘結(jié)效果，該層厚度占第二鈍化層221與刻蝕終止層222兩層厚度之和的比例大于30%。其它實(shí)施例中，刻蝕終止層222也可以為多層，例如兩層，一層材質(zhì)為氮化硅，一層為碳氮化硅。執(zhí)行步驟S13：如圖4所示，在鈍化層22內(nèi)形成窗口23，該窗口23暴露部分頂層金屬21。本步驟形成的窗口23可以根據(jù)焊墊結(jié)構(gòu)的需求進(jìn)行形狀及尺寸大小設(shè)置，針對(duì)常用的方形焊墊，該窗口23為溝槽。形成溝槽的工藝可以采用現(xiàn)有工藝，例如干法刻蝕，刻蝕氣體及工藝參數(shù)參照現(xiàn)有工藝。在干法刻蝕過程中，氮化硅與碳氮化硅（NDC）的材質(zhì)或相對(duì)二氧化硅較硬，可以起到刻蝕終止作用，或前者對(duì)刻蝕選擇氣體的選擇比低于后者，刻蝕較慢，因而可以起到刻蝕終止作用。執(zhí)行步驟S14：如圖5所示，在窗口23內(nèi)形成焊墊金屬層（pad）24。上述焊墊金屬層24可以通過對(duì)窗口23填充金屬物質(zhì)，例如鋁，而后化學(xué)機(jī)械研磨（CMP）去除窗口23外多余的金屬物質(zhì)實(shí)現(xiàn)。至此，本實(shí)施例一的焊墊結(jié)構(gòu)已經(jīng)形成完畢。結(jié)合圖5所示，該焊墊結(jié)構(gòu)包括：位于芯片頂部的介電層20及包埋在介電層20中的頂層金屬21，介電層20與頂層金屬21的上表面齊平；自下而上堆疊于介電層20及頂層金屬21上的第二鈍化層221、刻蝕終止層222及第一鈍化層223，第二鈍化層221、刻蝕終止層222及第一鈍化層223中具有暴露部分頂層金屬21的窗口23，窗口23內(nèi)填充有焊墊金屬層24；其中，第二鈍化層221起粘合刻蝕終止層222及第一鈍化層223的作用。具體地，介電層20、第一鈍化層223的材質(zhì)均為二氧化硅（k>4.0），頂層金屬21的材質(zhì)為銅，焊墊金屬層24的材質(zhì)為鋁，該第二鈍化層221的材質(zhì)為碳化硅，刻蝕終止層222的材質(zhì)為氮化硅或碳氮化硅。其它實(shí)施例中，該刻蝕終止層222也可以為兩層或多層。本實(shí)施例中的鈍化層22中的一層221通過材質(zhì)選擇，起到粘合介電層20及其它鈍化層222、223的作用，上述起粘合作用的鈍化層221的設(shè)置，使得鈍化層22與介電層20的結(jié)合性變強(qiáng)，進(jìn)而使得位于鈍化層22中的焊墊金屬層24不易從鈍化層22上剝落，焊墊金屬層24與頂層金屬21的電連接性變強(qiáng)，提高了打線工藝成功率。研究表明，本實(shí)施例一的方案尤其在低K（2.0≤k≤4.0）或超低K（k<2.0）工藝中，對(duì)焊墊金屬層24從鈍化層22上剝落的問題改善效果明顯。實(shí)施例二本實(shí)施例二提供的焊墊結(jié)構(gòu)及其制作方法與實(shí)施例一大致相同。區(qū)別在于：第二鈍化層221通過材質(zhì)選擇，既起到刻蝕終止作用，又起到粘合介電層20及第一鈍化層223的作用，換言之，如圖6所示，該刻蝕終止層222與第二鈍化層221合并為一層。上述方案的好處在于：可以省略一道或幾道淀積工藝，提高制作效率，降低成本。仍針對(duì)介電層20、第一鈍化層223的材質(zhì)為二氧化硅（k>4.0），頂層金屬21的材質(zhì)為銅，焊墊金屬層24的材質(zhì)為鋁，該第二鈍化層221（刻蝕終止層222）的材質(zhì)為碳化硅。本發(fā)明中，各實(shí)施例采用遞進(jìn)式寫法，重點(diǎn)描述與前述實(shí)施例的不同之處，各實(shí)施例中的相同結(jié)構(gòu)及制作方法參照前述實(shí)施例的相同部分。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。