專利名稱：接觸墊以及制作接觸墊的方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于 一種接觸墊以及制作接觸墊的方法。
技術(shù)背景在半導(dǎo)體工藝的集成度提升及尺寸縮小的情況下，其工藝的復(fù)雜度及困 難度也越來越高，因此如何在工藝中進(jìn)行即時(shí)監(jiān)控，并通過監(jiān)控的結(jié)果快速 反映問題以降低錯(cuò)誤所造成的損失是目前半導(dǎo)體工藝的重要課題。此外，在芯片制作完成后，更需利用探針(testprobe)來對(duì)管芯(die)上具有大小約40微 米x 40微米及120微米x 120微米的接觸墊來進(jìn)行探測(probing)步驟，而 且為了提升芯片的整體效能，這些接觸墊于芯片制作完成后會(huì)在測試階段被 接觸多次。首先，進(jìn)行測試的探針會(huì)以高速施加適當(dāng)?shù)牧α坑谛酒慕佑|墊 上，確保探針碰觸到接觸墊，然后再進(jìn)行電性測試。為了確保探針有實(shí)際碰 觸到接觸墊，探針會(huì)多次與接觸墊進(jìn)行接觸，最終于接觸墊的表面形成破壞 性的損壞。例如就存儲(chǔ)器產(chǎn)品而言，為了提更產(chǎn)品的成品率，通常會(huì)預(yù)留多 個(gè)備用電路單元(redundantcell),以便進(jìn)行修復(fù)之用。在存儲(chǔ)器初步完成時(shí)， 會(huì)先經(jīng)由探針測試，檢測出壞的或是較差的電路單元，將這些壞的或是較差 的電路單元進(jìn)行激光修復(fù)(laser repair),使其連至預(yù)留的備用電路單元，然后 再進(jìn)行探針電性測試。如此存儲(chǔ)器便會(huì)經(jīng)過一次以上的探針電性測試，更加 造成接觸墊表面的破壞。如前所述，探針在進(jìn)行電性探測時(shí)通常會(huì)于接觸墊的表面形成破壞性的 損壞，此損壞一般會(huì)以凹洞(dent)的型式形成于接觸墊的表面，嚴(yán)重的情況 下更會(huì)使接觸墊表面產(chǎn)生毛邊(burring)的現(xiàn)象。隨著探針進(jìn)行完電性測試后， 接著會(huì)進(jìn)行凸塊(bumping)工藝或引線鍵合(wire bonding)工藝，以于接觸墊表 面形成凸塊或?qū)Ь€連接基板上的其他元件。請(qǐng)參照?qǐng)D1至圖4,圖1至圖4為已知制作接觸墊的工藝示意圖。如圖 1所示，首先提供由晶片(wafer)或硅覆絕緣(SOI)基底所構(gòu)成的基底(未示出)， 然后進(jìn)行金屬內(nèi)連線工藝，以于基底中形成至少一個(gè)介電層12以及至少一個(gè)內(nèi)連線結(jié)構(gòu)(未示出)。然后進(jìn)行圖案轉(zhuǎn)移工藝，利用圖案化掩模于介電層 12中形成開口(未示出)。接著覆蓋第一金屬層14于介電層12表面，然后進(jìn)行化學(xué)機(jī)械拋光(chemical mechanical polishing, CMP)工藝，以于介電層12中 形成鑲嵌導(dǎo)體。其中，第一金屬層14可為銅所構(gòu)成。如圖2所示，接著覆蓋介電層16于第一金屬層14與介電層12表面， 然后進(jìn)行另一圖案轉(zhuǎn)移工藝，以于介電層16中型成開口 18。接著如圖3所 示，沉積第二金屬層20于介電層16表面并填入開口 18中。其中，第二金 屬層20可為銅金屬層或鋁金屬層。然后如圖4所示，利用圖案化掩模(未示 出)進(jìn)行蝕刻工藝，去除部分第二金屬層20并暴露出介電層16，以完成接觸 墊22的制作。接著可利用探針對(duì)接觸墊進(jìn)行電性測試，以卩險(xiǎn)驗(yàn)內(nèi)部電路的完整性并確 保接觸墊于后續(xù)工藝時(shí)可達(dá)到良好的電連接。隨后如同先前所述，待測試完 成后會(huì)再對(duì)接觸墊進(jìn)行引線鍵合工藝或凸塊工藝。然而，由于已知接觸墊的 結(jié)構(gòu)僅由單一金屬層所構(gòu)成，且在此金屬層上會(huì)依序進(jìn)行探針測試與其他電 連接工藝，因此在利用探針對(duì)接觸墊進(jìn)行電性測試并對(duì)接觸墊表面造成破壞 性的毀損后，將會(huì)導(dǎo)致后續(xù)進(jìn)行51線鍵合或凸塊工藝時(shí)所形成的凸塊或?qū)Ь€ 品質(zhì)不佳。因此，如何提供一種接觸墊以改善此缺點(diǎn)即為現(xiàn)今重要課題。發(fā)明內(nèi)容因此本發(fā)明的主要目的提供一種接觸墊，以改善上述已知的接觸墊缺點(diǎn)。根據(jù)本發(fā)明的一個(gè)方面，披露了一種制作接觸墊的方法。首先，提供基 底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)，然后形成第一金屬層于該基底上， 作為探測區(qū)。接著形成第二金屬層于該基底上，作為電連接區(qū)。其中，該第 二金屬層與該第一金屬層為不同材料，且該第一金屬層與該第二金屬層相連接。本發(fā)明另外披露了一種接觸墊，其包含有基底、作為探測區(qū)的第一金屬 層以及作為電連接區(qū)的第二金屬層設(shè)于該基底上。其中，該基底中包含有至 少一個(gè)內(nèi)連線結(jié)構(gòu)，該第二金屬層與該第一金屬層為不同材料，且該第一金 屬層與該第二金屬層相連接。本發(fā)明另外披露了一種制作接觸墊的方法。首先，提供基底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)且該基底上具有第一金屬層。然后形成介電層于 該基底及該第一金屬層上，接著形成開口于該介電層中并暴露出部分該第一 金屬層。隨后形成第二金屬層于該介電層上并填滿該開口，以形成金屬插塞 連接該第二金屬層與該第 一金屬層，且該第二金屬層與該第 一金屬層為不同 材料。然后去除部分該第二金屬層，并形成保護(hù)層于該第二金屬層及部分該 介電層表面。最后去除部分該保護(hù)層并暴露出部分該第一金屬層與部分該第 二金屬層，該暴露出的部分該第一金屬層為探測區(qū)，且暴露出的部分該第二 金屬層為電連接區(qū)。本發(fā)明另外披露了一種接觸墊，其包含有基底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)；第一金屬層設(shè)于該基底內(nèi)并暴露出其表面，作為探測區(qū)；第 二金屬層設(shè)于該基底上，作為電連接區(qū)，且該第二金屬層與該第一金屬層為 不同材料；以及金屬插塞設(shè)于該第一金屬層與該第二金屬層之間以電連接該 第一金屬層與該第二金屬層。其中，該探測區(qū)提供探針來進(jìn)行電性測試，而該電連接區(qū)則提供后續(xù)進(jìn)行引 線鍵合工藝或凸塊工藝時(shí)電連接之用。換句話說，通過兩種不同材料的金屬 層來分別進(jìn)行探測與引線鍵合或凸塊工藝，本發(fā)明的接觸墊除了可達(dá)到電性 測試的目的，又可同時(shí)防止接觸墊表面因探針接觸而造成后續(xù)進(jìn)行引線鍵合 或凸塊工藝時(shí)可靠度不佳的問題。


圖1至圖4為已知制作接觸墊的工藝示意圖。圖5至圖9為本發(fā)明優(yōu)選實(shí)施例制作接觸墊的工藝示意圖。圖IO至圖13為本發(fā)明于接觸墊上定義電連接區(qū)及探測區(qū)的俯視圖。圖14至圖18為本發(fā)明另一實(shí)施例制作接觸墊的工藝示意圖。圖19至圖25為本發(fā)明另一實(shí)施例制作接觸墊的工藝示意圖。主要元件符號(hào)說明12介電層 14第一金屬層 16介電層 18開口 20第二金屬層 22接觸墊32介電層 36第一介電層 40金屬插塞 44第二介電層 48第三介電層 54介電層 58開口 62保護(hù)層 74第一金屬層 78開口82第二介電層 86第三介電層34第一金屬層 38開口42第二金屬層46保護(hù)層52介電層56第一金屬層60第二金屬層72介電層76第一介電層80第二金屬層84保護(hù)層具體實(shí)施方式
請(qǐng)參照?qǐng)D5至圖9，圖5至圖9為本發(fā)明優(yōu)選實(shí)施例制作接觸墊的工藝 示意圖。如圖5所示，首先提供由晶片(wafer)或硅覆絕緣(SOI)基底所構(gòu)成的 基底(未示出)，然后進(jìn)行金屬內(nèi)連線工藝，以于基底中形成至少一個(gè)介電層 32以及至少一個(gè)內(nèi)連線結(jié)構(gòu)(未示出)。然后進(jìn)行圖案轉(zhuǎn)移工藝，例如利用圖 案化掩模(未示出)進(jìn)行蝕刻工藝，以于介電層32中形成開口(未示出)。接著 覆蓋第一金屬層34于介電層32表面及該開口內(nèi)，然后進(jìn)行平坦化工藝，例 如化學(xué)機(jī)械拋光(chemical mechanical polishing, CMP)工藝，以于介電層32中 形成鑲嵌導(dǎo)體。其中，第一金屬層34可為銅所構(gòu)成。如圖6所示，接著形成第一介電層36于第一金屬層34與介電層32表 面，然后進(jìn)行另一圖案轉(zhuǎn)移工藝，利用圖案化掩模(未示出)進(jìn)行蝕刻工藝， 以于第一介電層36中形成開口 38,并于開口 38中暴露出第一金屬層34。然后如圖7所示，沉積第二金屬層42于第一介電層36表面并填滿開口 38，以于開口 38中形成金屬插塞40，并通過金屬插塞40來電連接第二金屬 層42與第一金屬層34。其中，第二金屬層42與第一金屬層34由不同材料 所構(gòu)成，且在本實(shí)施例中，第二金屬層42由鋁所構(gòu)成。然而，不局限于本 實(shí)施例所述的制作順序，本發(fā)明又可先制作由鋁所構(gòu)成的第一金屬層34于 介電層32中，然后再形成由銅所構(gòu)成的第二金屬層42于第一介電層36上并電連接第一金屬層34，此皆屬本發(fā)明的范圍。
接著形成圖案化掩模，例如圖案化的第二介電層44于第二金屬層42上， 并利用第二介電層44當(dāng)作掩模進(jìn)行蝕刻工藝，去除部分第二金屬層42。然 后如圖8所示，形成保護(hù)層46于第二金屬層42與第一介電層36表面。隨 后形成另一圖案化掩模，例如圖案化的第三介電層48于保護(hù)層46表面，并 利用第三介電層48作為掩模進(jìn)行另一蝕刻工藝，去除部分覆蓋于第一金屬 層34與第二金屬層42表面的保護(hù)層46與第一介電層36,以暴露出部分第 一金屬層34與第二金屬層42。其中，暴露出的第一金屬層34與第二金屬層 42可分別作為后續(xù)引線鍵合或凸塊工藝的電連接區(qū)或可供探針進(jìn)行電性測 試的探測區(qū)。
在本實(shí)施例中，由銅所構(gòu)成的第一金屬層34作為后續(xù)凸塊工藝的電連 接區(qū)，而由鋁所構(gòu)成的第二金屬層42則為可供探針進(jìn)行電性測試的探測區(qū)。 然而，不局限于此配置方式，如由銅所構(gòu)成的第一金屬層34作為電性測試 的探測區(qū)，則由鋁所構(gòu)成的第二金屬層42可作為后續(xù)引線鍵合工藝的電連 接區(qū)，此皆屬本發(fā)明的范圍。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，本發(fā)明可利用圖案化的第三介電層48當(dāng)作 掩模時(shí)完全去除覆蓋于第一金屬層34與第二金屬層42上的保護(hù)層46，如圖 9所示，或僅去除部分保護(hù)層46,使部分保護(hù)層46覆蓋于第一金屬層34與 第二金屬層42上，以定義出接觸墊的電連接區(qū)與探測區(qū)。
請(qǐng)參照?qǐng)D10至圖13,圖10至圖13為本發(fā)明于接觸墊上定義電連接區(qū) 及探測區(qū)的俯視圖。舉例來說，本發(fā)明可利用圖案化的第三介電層48當(dāng)作 掩模蝕刻保護(hù)層46時(shí)完全去除覆蓋于第一金屬層34與第二金屬層42表面 的保護(hù)層46,如圖IO所示。此外，除了完全去除覆蓋于第一金屬層34與第 二金屬層42表面的保護(hù)層46之外，本發(fā)明又可利用圖案化的第三介電層48 當(dāng)作掩模來形成圖案化的保護(hù)層46于第一金屬層34上，如圖11所示，或 形成圖案化的保護(hù)層46于第二金屬層42上，如圖12所示，或形成圖案化 的保護(hù)層46同時(shí)覆蓋于于第 一金屬層34及第二金屬層42上，如圖13所示。 換句話說，本發(fā)明可依據(jù)工藝與產(chǎn)品的需求來調(diào)整圖案化保護(hù)層46所形成 的位置，進(jìn)而定義出接觸墊的電連接區(qū)與探測區(qū)。
值得注意的是，本發(fā)明于基底上同時(shí)利用兩種不同材料的金屬來形成一 接觸墊的探測區(qū)以及電連接區(qū)，且該探測區(qū)提供探針來進(jìn)行電性測試，而該電連接區(qū)則提供后續(xù)進(jìn)行？ 1線鍵合工藝或凸塊工藝時(shí)電連接之用。換句話 說，通過兩種不同材料及不同位置的金屬層來分別進(jìn)行探測與51線鍵合或凸 塊工藝，本發(fā)明的接觸墊除了可達(dá)到電性測試的目的，又可防止已知接觸墊 表面因探針接觸而造成后續(xù)？I線鍵合或凸塊工藝可靠度不佳的問題。
請(qǐng)參照?qǐng)D14至圖18,圖14至圖18為本發(fā)明另一實(shí)施例制作接觸墊的 工藝示意圖。如圖14所示，首先提供由晶片(wafer)或硅覆絕緣(SOI)基底所 構(gòu)成的基底(未示出)，然后進(jìn)行金屬內(nèi)連線工藝，以于基底中形成至少一個(gè) 介電層52以及至少一個(gè)內(nèi)連線結(jié)構(gòu)(未示出)，接著形成另一介電層54于介 電層52表面。接著進(jìn)行圖案轉(zhuǎn)移工藝，例如利用圖案化光致抗蝕劑層當(dāng)作 掩模進(jìn)行蝕刻工藝，以于介電層54中形成多個(gè)開口(未示出)。隨后覆蓋第一 金屬層56于這些開口與介電層54表面，并進(jìn)行平坦化工藝，例如化學(xué)機(jī)械 拋光工藝，去除覆蓋于介電層54表面的第一金屬層56并使位于介電層54 之間的第一金屬層56與介電層54表面齊平。根據(jù)本實(shí)施例，第一金屬層56 為銅金屬層。
如圖15所示，接著形成另一圖案化掩模(未示出)于第一金屬層56與介 電層54表面，并利用該圖案化掩模進(jìn)行蝕刻工藝，去除部分與第一金屬層 56相鄰部分的介電層54,以形成開口 58。
如圖16所示，隨后沉積第二金屬層60于第一金屬層56與介電層54表 面并填滿開口 58。其中，第二金屬層60與第一金屬層56由不同材料所構(gòu)成， 且在本實(shí)施例中，第二金屬層60由鋁所構(gòu)成。然而，不局限于本實(shí)施例所 述的制作順序，本發(fā)明又可先制作由鋁所構(gòu)成的第一金屬層56于介電層52 表面，然后再形成由銅所構(gòu)成的第二金屬層60于第一金屬層56旁并電連接 第一金屬層56,此皆屬本發(fā)明的范圍。
然后如圖17所示，進(jìn)行另一化學(xué)機(jī)械拋光等的平坦化工藝，去除覆蓋 于介電層54與第一金屬層56表面的第二金屬層60，使第二金屬層60與介 電層54及第一金屬層56的表面齊平。
如圖18所示，接著形成圖案化的保護(hù)層62于介電層54及部分第一金 屬層56與第二金屬層60上，以定義出可供探針進(jìn)行電性測試的探測區(qū)以及 一后續(xù)可進(jìn)行引線鍵合工藝或凸塊工藝的電連接區(qū)。如同先前的實(shí)施例所 述，本發(fā)明可依據(jù)產(chǎn)品的需求隨時(shí)調(diào)整保護(hù)層62設(shè)于第 一金屬層56與第二 金屬層60上的相對(duì)位置，例如第一金屬層56與第二金屬層60之間的保護(hù)層62可同時(shí)設(shè)于部分第一金屬層56與第二金屬層60上或僅覆蓋于第一金 屬層56或第二金屬層60表面。
請(qǐng)參照?qǐng)D19至圖25，圖19至圖25為本發(fā)明另一實(shí)施例制作接觸墊的 工藝示意圖。如圖19所示，首先提供由晶片(wafer)或硅覆絕緣(SOI)基底所 構(gòu)成的基底(未示出)，然后進(jìn)行金屬內(nèi)連線工藝，以于基底中形成至少一個(gè) 介電層72以及至少一個(gè)內(nèi)連線結(jié)構(gòu)(未示出)。然后進(jìn)行圖案轉(zhuǎn)移工藝，例如 利用圖案化掩模(未示出)進(jìn)行蝕刻工藝，以于介電層72中形成開口(未示出)。 接著覆蓋第一金屬層74于介電層72表面與該開口內(nèi)，然后進(jìn)行平坦化工藝， 例如化學(xué)機(jī)械拋光工藝，以于介電層72中形成鑲嵌導(dǎo)體。其中，第一金屬 層74為銅所構(gòu)成。
如圖20所示，接著形成第一介電層76于第一金屬層74與介電層72表 面，然后進(jìn)行另一圖案轉(zhuǎn)移工藝，例如利用圖案化掩模(未示出)進(jìn)行蝕刻工 藝，以于第一介電層76及與第一金屬層74相鄰的介電層72中形成開口 78。
然后如圖21所示，沉積第二金屬層80于第一介電層76表面及開口 78 內(nèi)。由于開口 78緊鄰第一金屬層74,因此第二金屬層80于填入開口 78后 將會(huì)與第一金屬層74形成電連接。其中，第一金屬層74與第二金屬層80 由不同材料所構(gòu)成，因此在本實(shí)施例中，第二金屬層80由鋁所構(gòu)成。然而， 不局限于本實(shí)施例所述的制作順序，本發(fā)明又可先制作由鋁所構(gòu)成的第一金 屬層74于介電層72中，然后再形成由銅所構(gòu)成的第二金屬層80于介電層 72上并電連接第一金屬層74,此皆屬本發(fā)明的范圍。
如圖22所示，接著形成圖案化掩模，例如圖案化的第二介電層82于第 二金屬層80表面，然后如圖23所示，利用第二介電層82當(dāng)作掩模進(jìn)行蝕 刻工藝，去除未被第二介電層82覆蓋的部分第二金屬層80并暴露出第一介 電層76。
接著如圖24所示，形成保護(hù)層84于第一介電層76與第二金屬層80表 面，并形成另一圖案化掩模，例如圖案化的第三介電層86于保護(hù)層84上。 然后如圖25所示，利用第三介電層86當(dāng)作掩模進(jìn)行蝕刻工藝，去除未被第 三介電層86覆蓋的保護(hù)層84及第一介電層76,以暴露出部分第一金屬層 74與第二金屬層80并同時(shí)通過保護(hù)層86于第一金屬層74與第二金屬層80 上定義出可供探針進(jìn)行電性測試的探測區(qū)以及后續(xù)可進(jìn)行引線鍵合工藝或 凸塊工藝的電連接區(qū)。如同先前所述的實(shí)施例，本發(fā)明可依據(jù)產(chǎn)品的需求隨時(shí)調(diào)整保護(hù)層84
設(shè)于第一金屬層74與第二金屬層80上的相對(duì)位置，例如可同時(shí)設(shè)于部分第 一金屬層74表面、部分第二金屬層80表面或同時(shí)覆蓋于第一金屬層74或 第二金屬層80表面，此皆屬本發(fā)明的范圍。
綜上所述，相較于已知制作接觸墊的方法，本發(fā)明同時(shí)利用兩種不同的 材料來形成接觸墊的探測區(qū)以及電連接區(qū)。其中，該探測區(qū)提供探針來進(jìn)行
電性測試，而該電連接區(qū)則提供后續(xù)進(jìn)行引線^:合工藝或凸塊工藝時(shí)電連接
之用。換句話說，通過兩種不同材料的金屬層來分別進(jìn)行探測與引線鍵合或 凸塊工藝，本發(fā)明的接觸墊除了可達(dá)到電性測試的目的，又可同時(shí)防止接觸 墊表面因探針接觸而造成后續(xù)進(jìn)行引線鍵合或凸塊工藝時(shí)可靠度不佳的問題。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制作接觸墊的方法，包含有提供基底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)；形成第一金屬層于該基底上，作為探測區(qū)；以及形成第二金屬層于該基底上，作為電連接區(qū)，該第二金屬層與該第一金屬層為不同材料，且該第二金屬層與該第一金屬層相連接。
2. 如權(quán)利要求1所述的方法，其中該基底包含晶片或硅覆絕緣基底。
3. 如權(quán)利要求1所述的方法，其中該第一金屬層包含鋁或銅。
4. 如權(quán)利要求1所述的方法，其中該第二金屬層包含銅。
5. 如權(quán)利要求4所述的方法，其中該方法另包含有進(jìn)行凸塊工藝，以形 成凸塊于該第二金屬層上。
6. 如權(quán)利要求1所述的方法，其中該第二金屬層包含鋁。
7. 如權(quán)利要求6所述的方法，其中該方法另包含有進(jìn)行引線鍵合工藝， 以形成導(dǎo)線于該第二金屬層上。
8. 如權(quán)利要求1所述的方法，其中該方法另包含有利用探針對(duì)該第一金 屬層進(jìn)行探測步驟。
9. 如權(quán)利要求1所述的方法，其中該方法另包含有形成圖案化的保護(hù)層 于該第 一金屬層或該第二金屬層表面以定義出該探測區(qū)及該電連接區(qū)。
10. 如權(quán)利要求1所述的方法，其中該方法另包含有形成圖案化的保護(hù)層 于部分該第 一金屬層與該第二金屬層表面以定義出該探測區(qū)及該電連接區(qū)。
11. 一種接觸墊，包含基底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)； 第一金屬層設(shè)于該基底上，作為探測區(qū)；以及第二金屬層設(shè)于該基底上，作為電連接區(qū)，該第二金屬層與該第一金屬 層為不同材料，且該第一金屬層與該第二金屬層相連接。
12. 如權(quán)利要求11所述的接觸墊，其中該基底包含晶片或硅覆絕緣基底。
13. 如權(quán)利要求11所述的接觸墊，其中該第一金屬層包含鋁或銅。
14. 如權(quán)利要求11所述的接觸墊，其中該第二金屬層包含銅。
15. 如權(quán)利要求14所述的接觸墊，其中該接觸墊另包含凸塊設(shè)于該第二 金屬層上。
16. 如權(quán)利要求11所述的接觸墊，其中該第二金屬層包含鋁。
17. 如權(quán)利要求16所述的接觸墊，其中該接觸墊另包含導(dǎo)線設(shè)于該第二 金屬層上。
18. 如權(quán)利要求11所述的接觸墊，其中該接觸墊另包含有圖案化的保護(hù) 層設(shè)于該第 一金屬層或該第二金屬層表面以定義出該探測區(qū)及該電連接區(qū)。
19. 如權(quán)利要求11所述的接觸墊，其中該接觸墊另包含有圖案化的保護(hù) 層設(shè)于部分該第 一金屬層及該第二金屬層表面以定義出該探測區(qū)及該電連接區(qū)。
20. —種制作接觸墊的方法，包含有提供基底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)，且該基底上具有第一形成介電層于該基底及該第一金屬層上； 形成開口于該介電層中并暴露出部分該第一金屬層； 形成第二金屬層于該介電層上并填滿該開口 ，以形成金屬插塞電連接該 第二金屬層與該第 一金屬層，且該第二金屬層與該第 一金屬層為不同材料； 去除部分該第二金屬層；形成保護(hù)層于該第二金屬層及部分該介電層表面；以及 去除部分該保護(hù)層并暴露出部分該第一金屬層與部分該第二金屬層，該 暴露出的部分該第一金屬層為探測區(qū)，且暴露出的部分該第二金屬層為電連接區(qū)。
21. 如權(quán)利要求20所述的方法，其中該基底包含晶片或硅覆絕緣基底。
22. 如權(quán)利要求20所述的方法，其中該第一金屬層包含鋁或銅。
23. 如權(quán)利要求20所述的方法，其中該第二金屬層包含銅。
24. 如權(quán)利要求23所述的方法，其中該方法另包含有進(jìn)行凸塊工藝，以 形成凸塊于該第二金屬層上。
25. 如權(quán)利要求20所述的方法，其中該第二金屬層包含鋁。
26. 如權(quán)利要求25所述的方法，其中該方法另包含有進(jìn)行引線鍵合工藝， 以形成導(dǎo)線于該第二金屬層上。
27. 如權(quán)利要求20所述的方法，其中該方法另包含有利用探針對(duì)該第一' 金屬層進(jìn)行探測步驟。
28. 如權(quán)利要求20所述的方法，其中該方法另包含有利用圖案化掩模去除部分該保護(hù)層并暴露出部分該第一金屬層與部分該第二金屬層，以定義出 該探測區(qū)及該電連接區(qū)。
29. —種接觸墊，包含基底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)； 第一金屬層設(shè)于該基底上并暴露出其表面，作為探測區(qū)； 第二金屬層設(shè)于該基底上，作為電連接區(qū)，且該第二金屬層與該第一金屬層為不同材料；以及金屬插塞設(shè)于該第一金屬層與該第二金屬層之間以電連接該第 一金屬層與該第二金屬層。
30. 如權(quán)利要求29所述的接觸墊，其中該基底包含晶片或硅覆絕緣基底。
31. 如權(quán)利要求29所述的接觸墊，其中該第一金屬層包含鋁或銅。
32. 如權(quán)利要求29所述的接觸墊，其中該第二金屬層包含銅。
33. 如權(quán)利要求32所述的接觸墊，其中該接觸墊另包含凸塊設(shè)于該第二 金屬層上。
34. 如權(quán)利要求29所述的接觸墊，其中該第二金屬層包含鋁。
35. 如權(quán)利要求34所述的接觸墊，其中該接觸墊另包含導(dǎo)線設(shè)于該第二 金屬層上。
36. 如權(quán)利要求29所述的接觸墊，其中該接觸墊另包含介電層設(shè)于該第 一金屬層及該第二金屬層之間并暴露出部分該第 一金屬層。
37. 如權(quán)利要求36所述的接觸墊，其中該接觸墊另包含圖案化的保護(hù)層 設(shè)于該第 一金屬層或該第二金屬層表面以定義出該探測區(qū)及該電連接區(qū)。
38. 如權(quán)利要求36所述的接觸墊，其中該接觸墊另包含圖案化的保護(hù)層 設(shè)于部分該第 一金屬層及該第二金屬層表面以定義出該探測區(qū)及該電連接 區(qū)。
39. 如權(quán)利要求29所述的接觸墊，其中該金屬插塞的材料與該第二金屬 層的材料相同。
全文摘要
本發(fā)明公開了一種接觸墊和制作接觸墊的方法。首先，提供基底，該基底中包含有至少一個(gè)內(nèi)連線結(jié)構(gòu)，然后形成第一金屬層于該基底上，作為探測區(qū)。接著形成第二金屬層于該基底上，作為電連接區(qū)。其中，該第二金屬層與該第一金屬層為不同材料，且該第一金屬層與該第二金屬層相連接。本發(fā)明同時(shí)利用兩種不同的材料來形成接觸墊的探測區(qū)以及電連接區(qū)。通過兩種不同材料的金屬層來分別進(jìn)行探測與引線鍵合或凸塊工藝，本發(fā)明的接觸墊除了可達(dá)到電性測試的目的，又可同時(shí)防止接觸墊表面因探針接觸而造成后續(xù)進(jìn)行引線鍵合或凸塊工藝時(shí)可靠度不佳的問題。
文檔編號(hào)H01L23/544GK101290897SQ200710096170
公開日2008年10月22日 申請(qǐng)日期2007年4月18日 優(yōu)先權(quán)日2007年4月18日
發(fā)明者吳炳昌, 黃杰勤 申請(qǐng)人:聯(lián)華電子股份有限公司