專利名稱：具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列的制作方法
技術領域：
本發(fā)明涉及一種半導體元件及其制造方法，且特別是涉及一種具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列。
背景技術：
隨著現(xiàn)今電腦微處理器的功能愈來愈強，軟件所進行的程序與運算也愈來愈龐大。因此，存儲器的制作技術已成為半導體產(chǎn)業(yè)重要的技術之一。動態(tài)隨機存取存儲器 (Dynamic Random Access Memory, DRAM)屬于一種易失性存儲器，其是由多個存儲單元構成。每一個存儲單元主要是由一個晶體管與一個電容器所構成，且每一個存儲單元通過字線(Word Line, WL)與位線(Bit Line, BL)彼此電性連接。隨著科技的日新月益，在元件尺寸縮減的要求下，動態(tài)隨機存取存儲器的晶體管的溝道區(qū)長度亦會有隨之逐漸縮短的趨勢，以使元件的操作速度加快。但是，如此會造成晶體管具有嚴重的短溝道效應(short channel effect)，以及導通電流(on current)下降等問題。因此，已知的一種解決方法是將水平方向的晶體管改為垂直方向的晶體管的結構。此種動態(tài)隨機存取存儲器的結構是將垂直式晶體管制作于溝槽中，并形成埋入式位線與埋入式字線。一種埋入式位線的設置方式是直接在半導體基底中形成摻雜區(qū)，然而由摻雜區(qū)構成的埋入式位線的阻值較高，無法提升元件效能。若為了降低埋入式位線的阻值，而增加摻雜濃度及深度，則會增加工藝的困難度。另一種埋入式位線的設置方式是形成金屬埋入位線，然而由金屬構成的埋入式位線的工藝復雜。而且，在操作此動態(tài)隨機存取存儲器時，在相鄰兩埋入式位線之間產(chǎn)生嚴重的耦合噪聲(coupling noise)，進而影響元件效能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列，可以避免相鄰位線之間產(chǎn)生耦合噪聲并提高元件效能。本發(fā)明提出一種具有垂直溝道晶體管的動態(tài)隨機存取存儲單元，其包括半導體柱、漏極層、輔助柵極、控制柵極、源極層、電容器。半導體柱設置于半導體基底中，此半導體柱構成垂直溝道晶體管的有源區(qū)。漏極層設置于半導體柱底部。輔助柵極隔著第一柵介電層而設置于漏極層附近。控制柵極隔著第二柵介電層而設置于半導體柱附近。源極層設置于半導體柱頂部。電容器電性連接源極層。在實施例中，上述輔助柵極設置于漏極層的相對的兩側壁上。在實施例中，上述控制柵極設置于半導體柱的相對的兩側壁上。在實施例中，上述漏極層包括摻雜區(qū)。本發(fā)明提出一種具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列，包括多個存儲單元、多條埋入式位線、多條輔助柵極線、多條埋入式字線。多個存儲單元設置于半導體基底中，排列成行和列的陣列。各存儲單元包括半導體柱、漏極層、輔助柵極、控制柵極、源極層、電容器。半導體柱設置于半導體基底中，此半導體柱構成垂直溝道晶體管的有源區(qū)。 漏極層設置于半導體柱底部。輔助柵極隔著第一柵介電層而設置于漏極層附近。控制柵極隔著第二柵介電層而設置于半導體柱附近。源極層設置于半導體柱頂部。電容器電性連接源極層。多條埋入式位線平行設置于半導體柱下方，在行方向延伸，并電性連接同一行的漏極層。多條輔助柵極線，設置于埋入式位線附近，并電性連接同一行的輔助柵極。多條埋入式字線，平行設置于埋入式位線上方，在列方向延伸，并電性連接同一列的控制柵極。在實施例中，上述各埋入式位線設置于相鄰兩輔助柵極線之間。在實施例中，上述埋入式字線分別設置于各半導體柱的相對的兩側壁上。在實施例中，上述各埋入式位線包括摻雜區(qū)。在實施例中，上述輔助柵極線電性連接在一起。本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列，由于設置輔助柵極(輔助柵極線)，通過于輔助柵極(輔助柵極線)施加電壓，可以控制埋入式位線的電阻值，使埋入式位線的電阻值降低，而提升元件操作效率。而且，埋入式位線的高度可以由輔助柵極(輔助柵極線)的高度來控制。此外，本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列，由于在埋入式位線之間設置有輔助柵極(輔助柵極線)，因此可以隔絕相鄰埋入式位線之間產(chǎn)生耦合噪聲，而可以縮小元件尺寸。另外，本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列的制造方法簡單。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例， 并配合附圖，作詳細說明如下。


圖1為繪示本發(fā)明實施例的具有垂直溝道晶體管陣列的動態(tài)隨機存取存儲單元的剖面圖。圖2A為繪示本發(fā)明實施例的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列的部分透視圖。圖2B所繪示為圖2A中沿埋入式字線方向的剖面圖。圖2C所繪示為圖2A中沿埋入式位線方向的剖面圖。附圖標記說明100 半導體基底102 存儲單元104 半導體柱106 埋入式位線106a:漏極層108 輔助柵極線
108a 輔助柵極110、114:柵介電層112:埋入式字線112a:控制柵極118:電容器118a:下電極11 :電容介電層118c:上電極
具體實施例方式圖1為繪示本發(fā)明實施例的具有垂直溝道晶體管陣列的動態(tài)隨機存取存儲單元的剖面圖。請參照圖1，本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元102包括半導體柱104、漏極層106a、輔助柵極108a、控制柵極112a、電容器118、源極層120。半導體柱104設置于半導體基底100中，半導體柱104構成垂直溝道晶體管的有源區(qū)。半導體基底100例如是硅基底。半導體柱104例如是硅柱。漏極層106a設置于半導體柱104底部。漏極層106a例如是由摻雜區(qū)構成。對應垂直溝道晶體管的形式，漏極層106a可為N型摻雜區(qū)或P型摻雜區(qū)。P型摻雜區(qū)摻雜有周期表第三族元素，例如硼(B)、鎵(( )、銦(In)等等。N型摻雜區(qū)摻雜有周期表第五族元素， 例如磷(P)、砷(As)、銻(Sb)等等。輔助柵極108a隔著柵介電層110而設置于漏極層106a附近。輔助柵極108a設置于漏極層106a的相對的兩側壁上。輔助柵極108a的材料包括N型摻雜硅、P型摻雜硅或金屬材料，例如鎢、銅、鋁、銅鋁合金、硅銅鋁合金等。柵介電層110的材料例如是氧化硅、
氮化硅等?？刂茤艠O11 隔著柵介電層114而設置于半導體柱104附近?？刂茤艠O11 設置于半導體柱104的相對的兩側壁上。控制柵極11 的材料包括N型摻雜硅、P型摻雜硅或金屬材料，例如鎢、銅、鋁、銅鋁合金、硅銅鋁合金等。柵介電層114的材料例如是氧化硅、
氮化硅等。源極層120設置于半導體柱104頂部。源極層120例如是由摻雜區(qū)構成。對應垂直溝道晶體管的形式，源極層120可為N型摻雜區(qū)或P型摻雜區(qū)。P型摻雜區(qū)摻雜有周期表第三族元素，例如硼(B)、鎵(( )、銦(In)等等。N型摻雜區(qū)摻雜有周期表第五族元素，例如磷(P)、砷(As)、銻(Sb)等等。電容器118電性連接源極層120。接著說明本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列。圖2A為繪示本發(fā)明實施例的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列的部分透視圖。為使附圖簡化，只繪示出半導體柱、埋入式位線、輔助柵極線、埋入式字線、 電容器等主要構件。圖2B所繪示為圖2A中沿埋入式字線方向的剖面圖。圖2C所繪示為圖2A中沿埋入式位線方向的剖面圖。
在圖2A至圖2C中，構件與圖1相同者，給予相同的標號，并省略其說明。請參照圖2A至圖2C，本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲器陣列是設置在半導體基底100中。半導體基底100例如是硅基底。動態(tài)隨機存取存儲器陣列包括多個存儲單元102、多條埋入式位線106、多條輔助柵極線108、多條埋入式字線112。多個存儲單元102設置于半導體基底100中，排列成行和列的陣列，各存儲單元 102的半導體柱104構成垂直溝道晶體管的有源區(qū)。多條埋入式位線106，平行設置于半導體基底100中，且位于半導體柱104下方， 在行方向(Y方向)延伸。埋入式位線106例如是由摻雜區(qū)構成，并連接同一行的存儲單元 102的漏極層106a。埋入式位線106可為N型摻雜區(qū)或P型摻雜區(qū)。多條輔助柵極線108隔著柵介電層110而設置于埋入式位線附近。各埋入式位線 106設置于相鄰兩輔助柵極線108之間。多條輔助柵極線108在行方向(Y方向)延伸，并連接同一行的存儲單元102的輔助柵極108a。多條輔助柵極線108的材料包括N型摻雜硅、P型摻雜硅或金屬材料，例如鎢、銅、鋁、銅鋁合金、硅銅鋁合金等。在本實施例中，輔助柵極線108電性連接在一起。在另一實施例中，多條輔助柵極線108分別設置于各埋入式位線106的相對的兩側壁上。多條埋入式字線112平行設置于埋入式位線106上方，在列方向(X方向)延伸， 并連接同一列的存儲單元102的控制柵極112a。各埋入式字線112分別設置于同一列的半導體柱104的相對的兩側壁上。埋入式字線112的材料包括N型摻雜硅、P型摻雜硅或金屬材料，例如鎢、銅、鋁、銅鋁合金、硅銅鋁合金等。在另一實施例中，埋入式字線112具有阻障層(未繪示)，阻障層的材料例如是氮化鈦(TiN)、鈦(Ti)/氮化鈦(TiN)、鈷(Co)/氮化鈦(TiN)等。多個電容器118分別通過源極層而電性連接各導電柱104。電容器118包括下電極118a、電容介電層11 及上電極118c。下電極118a及上電極118c的材料包括金屬材料，例如鎢、銅、鋁、銅鋁合金、硅銅鋁合金等。電容介電層118b例如是使用高介電常數(shù)的介電材料層，以提高電容器的電容值。高介電常數(shù)的介電材料層的材料例如是氧化硅/氮化硅/氧化硅(ONO)、氮化硅/氧化硅(NO)、氧化鉭(Tii2O5)、氧化鋯(ZrO2)、氧化鉿(HfO2)、鈦酸鋇鍶(barium strontium titanate, BST)或其他高介電常數(shù)的介電材料。本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列，由于設置輔助柵極(輔助柵極線)，通過于輔助柵極(輔助柵極線)施加電壓，可以控制埋入式位線的電阻值，使埋入式位線的電阻值降低，而提升元件操作效率。而且，埋入式位線的高度可以由輔助柵極(輔助柵極線)的高度來控制。此外，本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列，由于在埋入式位線之間設置有輔助柵極(輔助柵極線)，因此可以隔絕相鄰埋入式位線之間產(chǎn)生耦合噪聲，而可以縮小元件尺寸。另外，本發(fā)明的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列的制造方法簡單。雖然本發(fā)明已以優(yōu)選實施例披露如上，然其并非用以限定本發(fā)明，任何本領域一般技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求所界定為準。
權利要求
1.一種具有垂直溝道晶體管的動態(tài)隨機存取存儲單元，包括半導體柱，設置于半導體基底中，該半導體柱構成垂直溝道晶體管的有源區(qū)；漏極層，設置于該半導體柱底部；輔助柵極，隔著第一柵介電層而設置于該漏極層附近；控制柵極，隔著第二柵介電層而設置于該半導體柱附近；源極層，設置于該半導體柱頂部；以及電容器，電性連接該源極層。
2.如權利要求1所述的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元，其中該輔助柵極設置于該漏極層的相對的兩側壁上。
3.如權利要求1所述的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元，其中該控制柵極設置于該半導體柱的相對的兩側壁上。
4.如權利要求1所述的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元，其中該漏極層包括摻雜區(qū)。
5.一種具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列，包括多個存儲單元，設置于半導體基底中，排列成行和列的陣列，該多個存儲單元每個包括半導體柱，該半導體柱構成垂直溝道晶體管的有源區(qū)； 漏極層，設置于該半導體柱底部； 輔助柵極，隔著第一柵介電層而設置于該漏極層附近； 控制柵極，隔著第二柵介電層而設置于該半導體柱附近； 源極層，設置于該半導體柱頂部；以及電容器，電性連接該源極層；多條埋入式位線，平行設置于該多個半導體柱下方，在行方向延伸，并電性連接同一行的該多個漏極層；多條輔助柵極線，設置于該多條埋入式位線附近，并電性連接同一行的該多個輔助柵極；以及多條埋入式字線，平行設置于該多條埋入式位線上方，在列方向延伸，并電性連接同一列的該多個控制柵極。
6.如權利要求5所述的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列，其中各埋入式位線設置于相鄰兩輔助柵極線之間。
7.如權利要求5所述的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列，其中該多條埋入式字線分別設置于各半導體柱的相對的兩側壁上。
8.如權利要求5所述的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列，其中各埋入式位線包括摻雜區(qū)。
9.如權利要求1所述的具有垂直溝道晶體管的動態(tài)隨機存取存儲單元陣列，其中該多條輔助柵極線電性連接在一起。
全文摘要
本發(fā)明公開一種具有垂直溝道晶體管的動態(tài)隨機存取存儲單元及陣列。該具有垂直溝道晶體管的動態(tài)隨機存取存儲單元包括半導體柱、漏極層、輔助柵極、控制柵極、源極層、電容器。半導體柱構成垂直溝道晶體管的有源區(qū)。漏極層設置于半導體柱底部。輔助柵極隔著第一柵介電層而設置于漏極層附近?？刂茤艠O隔著第二柵介電層而設置于有源區(qū)附近。源極層設置于半導體柱頂部。電容器電性連接源極層。
文檔編號H01L27/108GK102544013SQ201010609548
公開日2012年7月4日 申請日期2010年12月28日 優(yōu)先權日2010年12月15日
發(fā)明者楊晟富, 陳俊丞, 陳志遠, 陳輝煌 申請人:力晶科技股份有限公司