專利名稱：具有垂直晶體管的存儲器陣列結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計及制造技術(shù)領(lǐng)域，特別涉及一種具有垂直晶體管的存儲陣列結(jié)構(gòu)及其形成方法。
背景技術(shù)：
在半導(dǎo)體尤其是存儲器領(lǐng)域，增大器件集成度的方法包括減小器件特征尺寸和改善單元結(jié)構(gòu)。但是隨著特征尺寸的減小，小尺寸晶體管會產(chǎn)生嚴(yán)重的短溝道效應(yīng)；故通過改善存儲單元拓?fù)浣Y(jié)構(gòu)，在相同特征尺寸條件下減小存儲單元所占面積是增大器件集成度的另一條有效途徑。例如在DRAM (Dynamic Random Access Memory，動態(tài)隨機(jī)存取存儲器) 領(lǐng)域，現(xiàn)有的主流工藝通過采用6F2單元代替8F2單元，顯著提升DRAM的集成度。圖1為 6F2 DRAM存儲單元陣列的俯視圖，圖2為沿圖1中線HH’的剖面圖。參考圖1和圖2，6F2 DRAM存儲單元陣列包括字線2、位線1、源區(qū)與位線的接觸3，、容接觸4、源區(qū)與位線的接觸 3與電容接觸4之間被字線2覆蓋的區(qū)域為溝道區(qū)5、用于隔離的字線2’、隔離層6以及節(jié)點電容7。
而對于存儲密度更大的4F2 DRAM存儲單元，需要存儲單元的長度和寬度均為2F 由于每個節(jié)點晶體管需要同存儲器件(在DRAM中為節(jié)點電容)、字線、位線相連，需要三個引出端，對于源、柵、漏水平分布的晶體管，三端均須從晶體管表面引出，對于水平晶體管結(jié)構(gòu)，如圖2所示，在保證陣列中晶體管間有效隔離的基礎(chǔ)上至少需要3F的長度，從而無法實現(xiàn)4F2結(jié)構(gòu)。
一種可以有效解決短溝道效應(yīng)以及存儲單元晶體管引出困難的方案是采用源、 柵、漏垂直分布的垂直晶體管結(jié)構(gòu)代替源、柵、漏水平分布的水平晶體管結(jié)構(gòu)。垂直晶體管制作于一個柱狀半導(dǎo)體材料上。柵位于半導(dǎo)體柱的側(cè)壁，源端和漏端分別位于半導(dǎo)體柱的上端和下端。通常是存儲器件，例如節(jié)點電容位于晶體管的上端，而位線同晶體管下端的擴(kuò)散區(qū)連接。在占用相同襯底面積前提下，垂直晶體管可以通過增大柱狀半導(dǎo)體材料的高度增加有效溝道長度，克服短溝道效應(yīng)，同時，由于垂直晶體管的源或者漏端位于晶體管底部，無需直接在從晶體管表面引出，使陣列中晶體管間的隔離更加容易形成。
在垂直晶體管結(jié)構(gòu)中，由于位線(漏端)位于晶體管的下端，難以實現(xiàn)溝道與襯底的接觸，從而產(chǎn)生一系列溝道懸空效應(yīng)，影響晶體管的性能。專利申請 US2008/0093644"DRAM Array,Vertical Transistor Structures,and Method of Forming Transistor Structures and DRAM Arrays，
公開日
2008/04/24”提出將位線偏移來得到制作襯底接觸所需空間的方案解決該問題。但是，位線的偏移會直接導(dǎo)致位線與相鄰晶體管距離較近，隔離較差，容易產(chǎn)生嚴(yán)重的串?dāng)_。專利US 6104061"Memory Cell with Vertical Transistor and Buried Word and Body Line”提出在與字線間隔的溝槽中單獨制作襯底接觸的方案解決該問題。但是其工藝繁瑣，不利于大規(guī)模生產(chǎn)。
因此需要一種具有良好的襯底接觸并且制備工藝簡單的4F2垂直晶體管 ITlC (One Transistor One Capacitor，一晶體管一電容)高密度DRAM存儲陣列結(jié)構(gòu)。發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是提供一種具有垂直晶體管的4F2存儲器陣列結(jié)構(gòu)及其形成方法，簡便地實現(xiàn)了由4F2垂直晶體管構(gòu)成的DRAM存儲陣列的襯底接觸。
為達(dá)到上述目的，本發(fā)明一方面提供一種具有垂直晶體管的存儲器陣列結(jié)構(gòu)，包括襯底；位于所述襯底上的多個存儲單元，所述多個存儲單元沿第一方向和第二方向平行排列，每個所述存儲單元包括垂直晶體管，所述垂直晶體管包括半導(dǎo)體柱，位于所述半導(dǎo)體柱側(cè)壁的柵極、分別位于所述半導(dǎo)體柱的上端和下端的源區(qū)和漏區(qū)，以及位于所述源區(qū)和漏區(qū)之間的垂直溝道區(qū)，其中，所述柵極位于沿所述第一方向延伸且與所述半導(dǎo)體柱相鄰的第一溝槽內(nèi)；多條沿所述第一方向的字線，所述字線位于所述第一溝槽內(nèi)用于連接所述柵極；多條沿所述第二方向的位線，所述位線位于所述半導(dǎo)體柱下側(cè)用于連接位于所述半導(dǎo)體柱下端的源區(qū)或漏區(qū)；多條沿所述第一方向的體線(body line)，所述體線的第一部分位于部分所述柵極之上，所述體線的第二部分覆蓋部分所述半導(dǎo)體柱的頂部，用于為所述垂直溝道區(qū)提供襯底接觸；多個存儲器件接觸，所述存儲器件接觸位于所述半導(dǎo)體柱上端的源區(qū)或漏區(qū)上，用于為存儲器件和所述垂直晶體管之間提供接觸。本發(fā)明的存儲器陣列結(jié)構(gòu)采用垂直晶體管，相對于平面晶體管的優(yōu)點有二點一是在占用相同襯底面積前提下，垂直晶體管可以通過增大半導(dǎo)體柱的高度增加有效溝道長度，克服短溝道效應(yīng)，有利于實現(xiàn)更小的特征尺寸；二是由于垂直晶體管的源端或者漏端位于晶體管底部，無需直接在從晶體管表面引出，使陣列中晶體管間的隔離更加容易形成，在相同尺寸情況下減小存儲單元面積。
在本發(fā)明的一個實施例中，所述體線的第二部分與所述半導(dǎo)體柱頂部的相接處包括摻雜區(qū)，所述摻雜區(qū)的摻雜類型與所述垂直溝道區(qū)的摻雜類型一致。所述體線為襯底接觸，所述垂直溝道區(qū)通過所述摻雜區(qū)與所述體線相接，即相當(dāng)于與襯底進(jìn)行接觸。所述摻雜區(qū)形成在所述半導(dǎo)體柱中，形成該摻雜區(qū)的目的在于一方面，由于半導(dǎo)體柱位于兩個柵極之間，故半導(dǎo)體柱(垂直晶體管)既可以在其上端的源區(qū)或漏區(qū)所靠近的柵極的作用下開啟，也可以在該摻雜區(qū)所靠近的柵極的作用下開啟，盡管后者由于與位于半導(dǎo)體柱上端的源區(qū)或漏區(qū)相隔一段水平溝道而使開啟更為困難，但還是存在從該側(cè)開啟導(dǎo)致漏電的可能性，故通過形成摻雜區(qū)，使這部分半導(dǎo)體材料的反型更加困難，避免垂直晶體管在該側(cè)開啟，從而實現(xiàn)更好的隔離；另一方面，由于該摻雜區(qū)電阻較小，使得襯底接觸更為有效。
在本發(fā)明的一個實施例中，所述源區(qū)和漏區(qū)中之一位于所述半導(dǎo)體柱的上端且靠近所述柵極部分，所述源區(qū)和漏區(qū)中另一位于所述半導(dǎo)體柱的整個下端。
在本發(fā)明的一個實施例中，相鄰所述位線之間包括第一隔離層。
在本發(fā)明的一個實施例中，所述柵極和所述位線之間包括第二隔離層，用于實現(xiàn)字線與位線的隔離，并且淀積較厚的隔離層有利于降低寄生電容。
在本發(fā)明的一個實施例中，優(yōu)選地，所述柵極和字線的材料不同，所述柵極形成在所述第一溝槽的內(nèi)側(cè)壁和內(nèi)底壁上，所述字線形成在所述柵極上；可選地，所述柵極和字線的材料相同，所述柵極和字線一體化形成在所述第一溝槽內(nèi)。
在本發(fā)明的一個實施例中，所述第一溝槽頂部包括第三隔離層。
在本發(fā)明的一個實施例中，所述體線頂部包括第四隔離層。
在本發(fā)明的一個實施例中，所述體線兩側(cè)包括側(cè)墻。
在本發(fā)明的一個實施例中，相鄰所述存儲器件接觸之間包括第五隔離層。
本發(fā)明另一方面還提供一種上述存儲器陣列結(jié)構(gòu)的形成方法，包括以下步驟提供襯底；在所述襯底上依次形成位線層和溝道層；沿第二方向形成多條第二溝槽，所述第二溝槽的底部低于所述襯底表面；填充所述第二溝槽形成第一隔離層；沿第一方向形成多條第一溝槽，所述第一溝槽的底部高于所述襯底表面、低于所述位線層表面；在所述第一溝槽內(nèi)形成柵極和字線；在器件表面形成第二掩膜層，并在所述第二掩膜層中沿所述第一方向形成多條第三溝槽，所述第三溝槽底部的第一部分直接覆蓋所述溝道層，所述第三溝槽底部的第二部分位于部分所述柵極之上；在所述第三溝槽中形成體線，用于為所述垂直溝道區(qū)提供襯底接觸；刻蝕所述第二掩膜層以在所述體線兩側(cè)形成側(cè)墻，并暴露部分所述溝道層；在暴露的部分所述溝道層上部形成源區(qū)或漏區(qū)，位于所述源區(qū)或漏區(qū)之下的、相鄰兩柵極之間的位線層部分即為與所述源區(qū)對應(yīng)的的漏區(qū)，或者為與所述漏區(qū)對應(yīng)的源區(qū)；在所述源區(qū)或漏區(qū)上形成存儲器件接觸，用于為存儲器件和所述垂直晶體管之間提供接觸。
在本發(fā)明的一個實施例中，形成所述第三溝槽之后，還包括以所述第二掩膜層為掩膜進(jìn)行摻雜注入，以在所述體線與所述溝道層的相接處形成與所述溝道層的摻雜類型一致的摻雜區(qū)。該注入的目的在于一方面，由于半導(dǎo)體柱位于兩個柵極之間，故半導(dǎo)體柱 (垂直晶體管)既可以在其上端的源區(qū)或漏區(qū)所靠近的柵極的作用下開啟，也可以在該摻雜區(qū)所靠近的柵極的作用下開啟，盡管后者由于與位于半導(dǎo)體柱上端的源區(qū)或漏區(qū)相隔一段水平溝道而使開啟更為困難，但還是存在從該側(cè)開啟導(dǎo)致漏電的可能性，故通過形成摻雜區(qū)，使這部分半導(dǎo)體材料的反型更加困難，避免垂直晶體管在該側(cè)開啟，從而實現(xiàn)更好的隔離；另一方面，通過注入減小襯底接觸與溝道區(qū)相接處的電阻，使得襯底接觸更為有效。
在本發(fā)明的一個實施例中，在所述襯底上形成位線層包括在所述襯底上形成具有第一摻雜濃度的第一半導(dǎo)體層，用于形成位線；在所述第一半導(dǎo)體層上形成具有第二摻雜濃度的第二半導(dǎo)體層，用于形成源區(qū)或漏區(qū)。其中，所述第一摻雜濃度較高，用于減小位線的寄生電阻，所述第二摻雜濃度可以調(diào)整得以適合做源區(qū)或漏區(qū)為準(zhǔn)。在本發(fā)明的一個實施例中，形成所述第二溝槽包括在所述溝道層上形成圖案化的第一掩膜層；以所述第一掩膜層為掩膜依次刻蝕所述溝道層、位線層和部分所述襯底以形成所述第二溝槽。
在本發(fā)明的一個實施例中，在所述第一溝槽內(nèi)形成柵極和字線包括在所述第一溝槽底部形成第二隔離層，所述第二隔離層的表面低于所述位線層和所述溝道層的界面； 去除所述第一掩膜層；在所述第一溝槽的側(cè)壁和底部形成柵介質(zhì)層；在所述柵介質(zhì)層上形成所述柵極和字線；在所述柵極和字線上形成第三隔離層。
在本發(fā)明的一個實施例中，形成所述柵極和字線的優(yōu)選方法包括以下步驟在所述第一溝槽的側(cè)壁和底部淀積柵極材料；在所述柵極材料上淀積字線材料。形成所述柵極和字線的可選方法包括以下步驟在所述第一溝槽內(nèi)淀積導(dǎo)電材料以一體化形成所述柵極和字線。
在本發(fā)明的一個實施例中，形成所述體線之后，還包括在所述體線頂部形成第四隔尚層。
在本發(fā)明的一個實施例中，形成所述存儲器件接觸包括在器件表面形成第五隔離層；刻蝕所述第五隔離層，以暴露所述側(cè)墻、部分所述第三隔離層以及所述源區(qū)或漏區(qū)形成孔洞；在所述孔洞中形成所述存儲器件接觸。
本發(fā)明提供一種具有垂直晶體管的存儲器陣列結(jié)構(gòu)及其形成方法，通過將位于垂直晶體管的半導(dǎo)體柱上端的存儲器接觸偏移，以在半導(dǎo)體柱上端形成襯底接觸，從而簡便地實現(xiàn)了有襯底接觸的DRAM存儲陣列。既解決了平面晶體管的短溝道效應(yīng)又避免了現(xiàn)有垂直晶體管的懸空效應(yīng)，提高器件性能。并且本發(fā)明實施例通過在襯底接觸和半導(dǎo)體柱的相接處形成摻雜區(qū)，避免相鄰晶體管柵極對選中晶體管的影響，減小漏電，同時進(jìn)一步減小溝道區(qū)與襯底接觸之間的接觸電阻，使二者的接觸更為有效。
本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。


本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變得明顯和容易理解，其中
圖1為6F2 DRAM存儲單元陣列的俯視圖2為6F2 DRAM存儲單元陣列沿圖1中線HH’的剖面圖3為本發(fā)明實施例提供的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的三維示意圖4-20為本發(fā)明實施例提供的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法的各步驟的器件結(jié)構(gòu)剖面圖或俯視圖。
具體實施方式
下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“上”、“下”、“前”、 “后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。
需要說明的是，此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個或者更多個該特征。進(jìn)一步地，在本發(fā)明的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。
圖3為本發(fā)明實施例提供的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的三維示意圖。該存儲器陣列結(jié)構(gòu)包括
襯底100 ；襯底100為半導(dǎo)體襯底，包括但不限于單晶硅襯底，SOI (絕緣體上半導(dǎo)體)襯底，SOS(藍(lán)寶石上半導(dǎo)體)，鍺，砷化鎵以及其它類型半導(dǎo)體襯底。摻雜或者不摻雜半導(dǎo)體材料襯底，可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)其性能，以及其他襯底類型。8
位于襯底100上的多個存儲單元，該多個存儲單元沿第一方向(字線方向，圖3中箭頭W所示方向)和第二方向(位線方向，圖3中箭頭B所示方向)平行排列以形成二維陣列，每個存儲單元包括垂直晶體管，該垂直晶體管包括半導(dǎo)體柱900，位于半導(dǎo)體柱900 側(cè)壁的柵極603、分別位于半導(dǎo)體柱900的上端和下端的源區(qū)720和漏區(qū)730，以及位于源區(qū)720和漏區(qū)730之間的垂直溝道區(qū)740，其中，柵極603位于沿W方向延伸且與半導(dǎo)體柱 900相鄰的第一溝槽600內(nèi)，且柵極603和第一溝槽600之間還包括柵介質(zhì)層602。需指出的是，源區(qū)720和漏區(qū)730的摻雜類型與垂直溝道區(qū)740的摻雜類型相反，在本發(fā)明實施例中，源區(qū)720位于半導(dǎo)體柱900的上端且靠近柵極603，漏區(qū)730位于半導(dǎo)體柱900的整個下端，本發(fā)明實施例的存儲器陣列結(jié)構(gòu)采用垂直晶體管，相對于平面晶體管的優(yōu)點有二點 一是在占用相同襯底面積前提下，垂直晶體管可以通過增大半導(dǎo)體柱的高度增加有效溝道長度，克服短溝道效應(yīng)，有利于實現(xiàn)更小的特征尺寸；二是由于垂直晶體管的源或者漏端位于晶體管底部，無需直接在從晶體管表面引出，使陣列中晶體管間的隔離更加容易形成，在相同尺寸情況下減小存儲單元面積；
多條沿W方向的字線603’(圖3中未示出)，字線603’位于第一溝槽600內(nèi)用于連接?xùn)艠O603，在本發(fā)明優(yōu)選的實施例中，可以將柵極603形成在第一溝槽600的側(cè)壁和底部，字線603’進(jìn)一步形成在柵極603上，即柵極603為外芯，字線603’為內(nèi)芯，從而可以為柵極和字線選取各自適合的材料，有利于增強(qiáng)器件性能，在本發(fā)明另一個可選的實施例中， 柵極603和字線603’可以選用相同的導(dǎo)電材料，從而可以一體化形成在第一溝槽600內(nèi)， 有利于簡化工藝，在本發(fā)明實施例中，第一溝槽600頂部進(jìn)一步包括第三隔離層604，用于隔離下層字線和上層的(體線)以及存儲器件接觸；
多條沿B方向的位線700，位線700位于半導(dǎo)體柱900下側(cè)，用于連接垂直晶體管的漏區(qū)730，在本發(fā)明實施例中，相鄰位線700之間包括第一隔離層310，用于隔離相鄰位線 700，并且，柵極603和位線700之間包括第二隔離層601，用于實現(xiàn)字線603’與位線700的隔離，并且淀積較厚的隔離層有利于降低寄生電容。由于第一溝槽600的底部低于位線700 的上表面，故半導(dǎo)體柱900的下端實際上是位線700的一部分，在本發(fā)明一個可選的實施例中，漏區(qū)730和位線700的材料相同，即二者可以是一體的，在本發(fā)明一個優(yōu)選的實施例中， 漏區(qū)730和位線700的材料不同，位線700的材料的摻雜濃度較高，有利于減小位線的寄生電阻，而漏區(qū)730的材料的摻雜濃度可以調(diào)整得以適合做漏區(qū)為準(zhǔn)。
多條沿W方向的體線觀0，體線280即為襯底接觸，其材料為導(dǎo)電材料，體線280的第一部分位于部分柵極603之上，體線280和柵極603之間包括第三隔離層604，以實現(xiàn)電學(xué)隔離，體線280的第二部分覆蓋部分半導(dǎo)體柱900的頂部，以實現(xiàn)電學(xué)連接，由于位線700 的存在，導(dǎo)致垂直溝道區(qū)740懸空，為消除溝道區(qū)懸空對器件性能產(chǎn)生的負(fù)面影響，本發(fā)明實施例將位于垂直晶體管的上端(源區(qū)720)的存儲器件接觸820偏移，例如偏移大約1/2 個硅柱900的寬度，并設(shè)置沿字線603’方向的體線觀0，用于為垂直溝道區(qū)740提供襯底接觸，在本發(fā)明一個優(yōu)選的實施例中，體線280的第二部分與半導(dǎo)體柱900頂部的相接處包括摻雜區(qū)710，摻雜區(qū)710的摻雜類型與垂直溝道區(qū)740的摻雜類型一致，垂直溝道區(qū)740通過摻雜區(qū)710與襯底接觸。摻雜區(qū)710形成在半導(dǎo)體柱900中，形成摻雜區(qū)710的目的在于一方面，由于半導(dǎo)體柱900位于兩個柵極603之間，故半導(dǎo)體柱900 (垂直晶體管)既可以在其上端的源區(qū)720所靠近的柵極603的作用下開啟，也可以在摻雜區(qū)710所靠近的柵極603的作用下開啟，盡管后者由于與位于半導(dǎo)體柱900上端的源區(qū)720相隔一段水平溝道而使開啟更為困難，但還是存在從該側(cè)開啟導(dǎo)致漏電的可能性，故通過形成摻雜區(qū)710， 使這部分半導(dǎo)體材料的反型更加困難，避免垂直晶體管在該側(cè)開啟，從而實現(xiàn)更好的隔離； 另一方面由于摻雜區(qū)710的電阻較小，故減小垂直溝道區(qū)740與體線280之間的接觸電阻， 使得襯底接觸更為有效，在本發(fā)明實施例中，體線280頂部包括第四隔離層四0，用于隔離體線280與存儲器件接觸820，體線280兩側(cè)包括側(cè)墻800，以在襯底接觸和存儲器件接觸 820之間形成隔離；
多個存儲器件接觸820，存儲器件接觸820位于半導(dǎo)體柱900上端的源區(qū)720上， 用于連接存儲器件與垂直晶體管，存儲器件在DRAM中為節(jié)點電容，在本發(fā)明實施例中，相鄰存儲器件接觸820之間包括第五隔離層810，用于隔離相鄰存儲器件接觸820。
下面參照圖4-20描述本發(fā)明實施例的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法。圖4-20為該方法各步驟的器件結(jié)構(gòu)剖面圖或俯視圖，圖4-20中的標(biāo)號分別與圖3 中具有相同標(biāo)號的相應(yīng)部分相對應(yīng)。
步驟S01，提供襯底100，襯底100為半導(dǎo)體襯底，包括但不限于單晶硅襯底， SOI (絕緣體上半導(dǎo)體)襯底，SOS (藍(lán)寶石上半導(dǎo)體)，鍺，砷化鎵襯底。摻雜或者不摻雜半導(dǎo)體材料襯底，可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)其性能，以及其他襯底類型。
步驟S02，在襯底100上依次形成位線層210和溝道層220，如圖4所示。所述位線層210和所述溝道層220的摻雜類型相反。在本發(fā)明實施例中，可以在襯底上外延高摻雜η+半導(dǎo)體材料(例如硅)作為位線層210，用于制作位線以及晶體管漏區(qū)。在本發(fā)明一個可選的實施例中，在襯底100上形成的位線層210的一部分用于形成晶體管漏區(qū)，另一部分用于形成位線，即漏區(qū)和位線實際上是一體的。在本發(fā)明一個優(yōu)選的實施例中，在襯底 100上形成位線層210包括在襯底100上形成具有第一摻雜濃度的第一半導(dǎo)體層，用于形成位線；在第一半導(dǎo)體層上形成具有第二摻雜濃度的第二半導(dǎo)體層，用于形成源區(qū)或漏區(qū)。 其中，第一摻雜濃度較高，有利于減小位線的寄生電阻，第二摻雜濃度可以調(diào)整得以適合做漏區(qū)為準(zhǔn)。在位線層210之上外延適合濃度摻雜的ρ型半導(dǎo)體材料(例如硅)作為溝道層 220。
步驟S03，沿第二方向(圖1中的B方向)形成多條第二溝槽300，第二溝槽300 的底部低于襯底100的表面，從而形成沿位線方向延伸的柵欄狀結(jié)構(gòu)400，如圖6所示，柵欄狀結(jié)構(gòu)400中的位線層210即為相互隔離的位線700。在本發(fā)明實施例中，形成第二溝槽 300可以包括在溝道層220上形成圖案化的第一掩膜層250，具體地，可以淀積緩沖氧化硅層230，之后淀積氮化硅層Μ0，以形成第一掩膜層250，如圖5所示，然后通過光刻形成圖案化的第一掩膜層250 ；再以圖案化的第一掩膜層250為掩膜依次刻蝕(例如各向異性刻蝕RIE)溝道層220、位線層210和部分襯底100以形成第二溝槽300，如圖6所示。其中， 第二溝槽300的底部深入至襯底100表面以下，以便形成位線之間的隔離。
步驟S04，填充第二溝槽300形成第一隔離層310，第一隔離層310與襯底100的界面為320，如圖7所示。在本發(fā)明實施例中，第一隔離層310的材料可以是Si02。
步驟S05，沿第一方向(圖1中的W方向)形成多條第一溝槽600，第一溝槽600 的底部高于襯底100表面、低于位線層210表面，從而在器件表面形成多個沿第一方向延伸且平行排列的半導(dǎo)體柱900，如圖8所示。
步驟S06，在第一溝槽600內(nèi)形成柵極603和字線603’。具體可以包括以下步驟 在第一溝槽600底部形成第二隔離層601，例如淀積SiO2，第二隔離層601的表面低于位線層210和溝道層220的界面，形成第二隔離層601可以減少字線與位線間的寄生電阻，如圖 9所示；去除第一掩膜層205 (包括緩沖氧化層230和氮化物層M0)；在第一溝槽600的側(cè)壁和底部形成柵介質(zhì)層602，例如可以生長S^2或者淀積高K介質(zhì)等，如圖10所示，柵介質(zhì)層的淀積可以采用常規(guī)淀積工藝形成，例如化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)、脈沖激光淀積(PLD)、原子層淀積(ALD)、等離子體增強(qiáng)原子層淀積(PEALD)或其他方法；在柵介質(zhì)層602上形成柵極603和字線603’，柵極603和字線603’的上表面低于第一溝槽600 的上沿；在柵極603和字線603’上形成第三隔離層604以填充第一溝槽600的剩余部分， 使柵極603與位于其上的體線280之間電絕緣，如圖11所示。需指出的是，在本發(fā)明一個優(yōu)選的實施例中，柵極603和字線603’的材料可以不同，例如柵極603的材料可以為重?fù)诫s多晶硅，字線的603’的材料可以為金屬硅化物，在這種情況下，在柵介質(zhì)層602上形成柵極603和字線603’的步驟進(jìn)一步包括在第一溝槽600的側(cè)壁和底部淀積柵極材料；在該柵極材料上淀積字線材料。在本發(fā)明一個可選的實施例中，柵極603和字線603’的材料可以是相同的導(dǎo)電材料，例如均為重?fù)诫s多晶硅，在這種情況下，可以通過在第一溝槽600內(nèi)淀積重?fù)诫s多晶硅一體化形成柵極603和字線603’，有利于簡化工藝。
步驟S07，在器件表面形成第二掩膜層，并在第二掩膜層中沿所述第一方向形成多條第三溝槽410，第三溝槽410底部的第一部分直接覆蓋溝道層220，第三溝槽410底部的第二部分位于部分柵極603之上。S卩，第三溝槽410底部的第二部分與柵極603之間包括第三隔離層604，以實現(xiàn)電學(xué)隔離；第三溝槽410底部的第一部分覆蓋部分半導(dǎo)體柱900的頂部，以實現(xiàn)電學(xué)連接。在本發(fā)明實施例中，形成第二掩膜層的步驟可以具體包括在器件表面淀積緩沖氧化硅層沈0，之后淀積氮化硅層270，以緩沖氧化硅層260和氮化硅層270 共同作為第二掩膜層，如圖12所示。然后刻蝕第二掩膜層以形成第三溝槽410，如圖13所7J\ ο
在本發(fā)明一個優(yōu)選的實施例中，形成第三溝槽410之后，還包括以第二掩膜層為掩膜進(jìn)行摻雜注入，以在體線觀0與溝道層220的相接處形成與溝道層220的摻雜類型一致的摻雜區(qū)710。在本發(fā)明實施例中，由于溝道層220為ρ型導(dǎo)電，故進(jìn)行ρ型注入以在所暴露的溝道層220中形成ρ型摻雜區(qū)710，如圖14所示。形成摻雜區(qū)710的目的在于一方面，由于半導(dǎo)體柱900位于兩個柵極603之間，故半導(dǎo)體柱900 (垂直晶體管)既可以在其上端的源區(qū)720所靠近的柵極603的作用下開啟，也可以在摻雜區(qū)710所靠近的柵極603 的作用下開啟，盡管后者由于與位于半導(dǎo)體柱900上端的源區(qū)720相隔一段水平溝道而使開啟更為困難，但還是存在從該側(cè)開啟導(dǎo)致漏電的可能性，故通過形成摻雜區(qū)710，使這部分半導(dǎo)體材料的反型更加困難，避免垂直晶體管在該側(cè)開啟，從而實現(xiàn)更好的隔離；另一方面，由于摻雜區(qū)710的電阻較小，故減小溝道層220(即圖3所示的垂直溝道區(qū)740)與體線 280之間的接觸電阻，使得襯底接觸更為有效。
步驟S08，在第三溝槽410中形成體線觀0，用于為垂直溝道區(qū)提供襯底接觸。具體地，可以首先在在第三溝槽410中淀積導(dǎo)電材料，如多晶硅，形成體線觀0 ；再在體線280 上進(jìn)一步淀積介質(zhì)材料；然后進(jìn)行CMP (化學(xué)機(jī)械拋光)，以氮化硅層270為停止面，以在第三溝槽410頂部形成第四隔離層四0，如圖15所示。優(yōu)選地，第四隔離層290的介質(zhì)材料選擇與二氧化硅和氮化硅有很好的刻蝕選擇性的介質(zhì)材料。形成第四隔離層290可以實現(xiàn)體線280與存儲器件接觸820的隔離。體線觀0即為襯底接觸，溝道層220通過摻雜區(qū)710 與體線280接觸，即相當(dāng)于與襯底接觸。
步驟S09，刻蝕第二掩膜層以在體線280兩側(cè)形成側(cè)墻800，并暴露部分溝道層 220(即半導(dǎo)體柱900)，如圖16所示。側(cè)墻800包括位于下部的氧化層260和位于上部的氮化物層270。形成第四隔離層四0的另一個作用在于，以其為掩蔽層制作側(cè)墻800。在刻蝕時，第二掩膜層270、260可以被刻蝕，而第四隔離層290很難被刻蝕，這樣就形成了側(cè)墻 800。
步驟S10，在暴露的部分溝道層220上部(即半導(dǎo)體柱900上端)形成源區(qū)或漏區(qū)，源區(qū)或漏區(qū)的摻雜類型與溝道層220的摻雜類型相反。在本發(fā)明實施例中，可以在半導(dǎo)體柱900上端進(jìn)行η+注入以形成垂直晶體管的源區(qū)720，半導(dǎo)體柱900下端的擴(kuò)散區(qū)即為垂直晶體管的漏區(qū)730，漏區(qū)730與位線700相連，源區(qū)720和漏區(qū)730之間的溝道層220 即為垂直溝道區(qū)740，如圖17所示。
步驟S11，在源區(qū)720或漏區(qū)730上形成存儲器件接觸820，用于為存儲器件和垂直晶體管之間提供接觸。在本發(fā)明實施例中，在源區(qū)720上形成存儲器件接觸820具體包括以下步驟首先在器件表面，淀積介質(zhì)材料，例如SiO2 ；然后進(jìn)行CMP，以第四隔離層290 為停止面，以在兩相鄰體線280之間形成第五隔離層810，圖16所示為形成第五隔離層810 之后的器件結(jié)構(gòu)俯視圖；刻蝕第五隔離層810，以暴露部分半導(dǎo)體柱900結(jié)構(gòu)形成孔洞，具體包括暴露側(cè)墻800、部分第三隔離層604以及源區(qū)720形成孔洞，圖19所示為形成孔洞之后的器件結(jié)構(gòu)俯視圖；在孔洞中填充導(dǎo)電材料(例如多晶硅)以形成存儲器件接觸820，存儲器件接觸820與源區(qū)720相連以作為存儲器件(如DRAM中的節(jié)點電容)的接觸，如圖3 和圖20所示，其中圖20為本發(fā)明實施例的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的俯視圖。
本發(fā)明提供一種具有垂直晶體管的存儲器陣列結(jié)構(gòu)及其形成方法，通過將位于垂直晶體管的半導(dǎo)體柱上端的存儲器接觸偏移，以在半導(dǎo)體柱上端形成襯底接觸，從而簡便地實現(xiàn)了有襯底接觸的DRAM存儲陣列，既解決了平面晶體管的短溝道效應(yīng)，又避免了現(xiàn)有垂直晶體管的懸空效應(yīng)，提供器件性能。并且本發(fā)明實施例通過在襯底接觸和半導(dǎo)體柱的相接處形成摻雜區(qū)，避免晶體管柵極對選中晶體管的影響，減小漏電，同時進(jìn)一步減小溝道區(qū)與襯底接觸之間的接觸電阻，使二者的接觸更為有效。
在本說明書的描述中，參考術(shù)語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結(jié)合。
盡管已經(jīng)示出和描述了本發(fā)明的實施例，對于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本發(fā)明的原理和精神的情況下可以對這些實施例進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由所附權(quán)利要求及其等同限定。
權(quán)利要求
1.一種具有垂直晶體管的存儲器陣列結(jié)構(gòu)，包括襯底；位于所述襯底上的多個存儲單元，所述多個存儲單元沿第一方向和第二方向平行排列，每個所述存儲單元包括垂直晶體管，所述垂直晶體管包括半導(dǎo)體柱，位于所述半導(dǎo)體柱側(cè)壁的柵極、分別位于所述半導(dǎo)體柱的上端和下端的源區(qū)和漏區(qū)，以及位于所述源區(qū)和漏區(qū)之間的垂直溝道區(qū)，其中，所述柵極位于沿所述第一方向延伸且與所述半導(dǎo)體柱相鄰的第一溝槽內(nèi)；多條沿所述第一方向的字線，所述字線位于所述第一溝槽內(nèi)用于連接所述柵極；多條沿所述第二方向的位線，所述位線位于所述半導(dǎo)體柱下側(cè)用于連接位于所述半導(dǎo)體柱下端的源區(qū)或漏區(qū)；多條沿所述第一方向的體線，所述體線的第一部分位于部分所述柵極之上，所述體線的第二部分覆蓋部分所述半導(dǎo)體柱的頂部，用于為所述垂直溝道區(qū)提供襯底接觸；多個存儲器件接觸，所述存儲器件接觸位于所述半導(dǎo)體柱上端的源區(qū)或漏區(qū)上，用于為存儲器件和所述垂直晶體管之間提供接觸。
2.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，所述體線的第二部分與所述半導(dǎo)體柱的頂部的相接處包括摻雜區(qū)，所述摻雜區(qū)的摻雜類型與所述垂直溝道區(qū)的摻雜類型一致。
3.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，所述源區(qū)和漏區(qū)中之一位于所述半導(dǎo)體柱的上端且靠近所述柵極部分，所述源區(qū)和漏區(qū)中另一位于所述半導(dǎo)體柱的整個下端。
4.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，相鄰所述位線之間包括第一隔離層。
5.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，所述柵極和所述位線之間包括第二隔離層。
6.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于所述柵極和字線的材料不同，所述柵極形成在所述第一溝槽的內(nèi)側(cè)壁和內(nèi)底壁上，所述字線形成在所述柵極上；或者所述柵極和字線的材料相同，一體化形成在所述第一溝槽內(nèi)。
7.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，所述第一溝槽頂部包括第三隔離層。
8.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，所述體線頂部包括第四隔離層。
9.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，所述體線兩側(cè)包括側(cè)墻。
10.如權(quán)利要求1所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)，其特征在于，相鄰所述存儲器件接觸之間包括第五隔離層。
11.一種具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，包括以下步驟提供襯底；在所述襯底上依次形成位線層和溝道層；沿第二方向形成多條第二溝槽，所述第二溝槽的底部低于所述襯底表面； 填充所述第二溝槽形成第一隔離層；沿第一方向形成多條第一溝槽，所述第一溝槽的底部高于所述襯底表面、低于所述位線層表面；在所述第一溝槽內(nèi)形成柵極和字線；在器件表面形成第二掩膜層，并在所述第二掩膜層中沿所述第一方向形成多條第三溝槽，所述第三溝槽底部的第一部分直接覆蓋所述溝道層，所述第三溝槽底部的第二部分位于部分所述柵極之上；在所述第三溝槽中形成體線，用于為所述垂直溝道區(qū)提供襯底接觸； 刻蝕所述第二掩膜層以在所述體線兩側(cè)形成側(cè)墻，并暴露部分所述溝道層； 在暴露的部分所述溝道層上部形成源區(qū)或漏區(qū)，位于所述源區(qū)或漏區(qū)之下的、相鄰兩柵極之間的位線層部分即為與所述源區(qū)對應(yīng)的漏區(qū)，或者為與所述漏區(qū)對應(yīng)的源區(qū)；在所述源區(qū)或漏區(qū)上形成存儲器件接觸，用于為存儲器件和所述垂直晶體管之間提供接觸。
12.如權(quán)利要求11所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，形成所述第三溝槽之后，還包括以所述第二掩膜層為掩膜進(jìn)行摻雜注入，以在所述體線與所述溝道層的相接處形成與所述溝道層的摻雜類型一致的摻雜區(qū)。
13.如權(quán)利要求11所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，在所述襯底上形成位線層包括在所述襯底上形成具有第一摻雜濃度的第一半導(dǎo)體層，用于形成位線；在所述第一半導(dǎo)體層上形成具有第二摻雜濃度的第二半導(dǎo)體層，用于形成源區(qū)或漏區(qū)。
14.如權(quán)利要求11所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，形成所述第二溝槽包括在所述溝道層上形成圖案化的第一掩膜層；以所述第一掩膜層為掩膜依次刻蝕所述溝道層、位線層和部分所述襯底以形成所述第二溝槽。
15.如權(quán)利要求14所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，在所述第一溝槽內(nèi)形成柵極和字線包括在所述第一溝槽底部形成第二隔離層，所述第二隔離層的表面低于所述位線層和所述溝道層的界面；去除所述第一掩膜層；在所述第一溝槽的側(cè)壁和底部形成柵介質(zhì)層； 在所述柵介質(zhì)層上形成所述柵極和字線； 在所述柵極和字線上形成第三隔離層。
16.如權(quán)利要求11或15所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，形成所述柵極和字線進(jìn)一步包括在所述第一溝槽的側(cè)壁和底部淀積柵極材料； 在所述柵極材料上淀積字線材料。
17.如權(quán)利要求11或15所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，形成所述柵極和字線進(jìn)一步包括在所述第一溝槽內(nèi)淀積導(dǎo)電材料以一體化形成所述柵極和字線。
18.如權(quán)利要求11所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，形成所述體線之后，還包括在所述體線頂部形成第四隔離層。
19.如權(quán)利要求11所述的具有垂直晶體管的存儲器陣列結(jié)構(gòu)的形成方法，其特征在于，形成所述存儲器件接觸包括在器件表面形成第五隔離層；刻蝕所述第五隔離層，以暴露所述側(cè)墻、部分所述第三隔離層以及所述源區(qū)或漏區(qū)形成孔洞；在所述孔洞中形成所述存儲器件接觸。
全文摘要
本發(fā)明提供一種具有垂直晶體管的4F2存儲器陣列結(jié)構(gòu)及其形成方法，該陣列結(jié)構(gòu)包括襯底；位于襯底上的多個存儲單元，每個存儲單元包括垂直晶體管，垂直晶體管的柵極位于沿第一方向延伸且與垂直晶體管的半導(dǎo)體柱相鄰的第一溝槽內(nèi)；多條沿第一方向的字線，字線位于第一溝槽內(nèi)用于連接?xùn)艠O；多條沿所述第二方向的位線，位線位于半導(dǎo)體柱下側(cè)用于連接位于半導(dǎo)體柱下端的源區(qū)或漏區(qū)；多條沿第一方向的體線，體線的第一部分位于部分柵極之上，體線的第二部分覆蓋部分半導(dǎo)體柱的頂部，用于為垂直溝道區(qū)提供襯底接觸；多個存儲器件接觸，存儲器件接觸位于半導(dǎo)體柱上端的源區(qū)或漏區(qū)上。通過本發(fā)明可以簡便地實現(xiàn)有襯底接觸的4F2 DRAM存儲陣列。
文檔編號H01L21/8242GK102522407SQ201110439980
公開日2012年6月27日 申請日期2011年12月23日 優(yōu)先權(quán)日2011年12月23日
發(fā)明者潘立陽, 麻昊志 申請人:清華大學(xué)