本發(fā)明涉及半導體制作領域，特別涉及一種pmos晶體管的形成方法。

背景技術：

隨著半導體制造技術的飛速發(fā)展，半導體器件為了達到更高的運算速度、更大的數(shù)據(jù)存儲量、以及更多的功能，半導體器件朝向更高的元件密度、更高的集成度方向發(fā)展，因此，互補金屬氧化物半導體(complementarymetaloxidesemiconductor，cmos)晶體管的柵極變得越來越細且長度變得比以往更短。為了獲得較好的電學性能，通常需要通過控制載流子遷移率來提高半導體器件性能?？刂戚d流子遷移率的一個關鍵要素是控制晶體管溝道中的應力，以提高驅(qū)動電流。

目前，采用嵌入式鍺硅(embeddedgesi)技術來提高應力，即在需要形成源區(qū)和漏區(qū)的區(qū)域先形成鍺硅材料，然后再進行摻雜形成pmos晶體管的源區(qū)和漏區(qū)；形成所述鍺硅材料是為了引入硅和鍺硅(sige)之間晶格失配形成的壓應力，控制載流子遷移率，提高pmos晶體管的性能。

現(xiàn)有技術具有硅鍺源漏區(qū)的pmos晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底上形成有柵極結(jié)構，所述柵極結(jié)構包括柵介質(zhì)層和位于柵介質(zhì)層上的柵電極；在柵結(jié)構的側(cè)壁形成偏移側(cè)墻；以所述柵極結(jié)構和偏移側(cè)墻為掩膜，對柵極結(jié)構和偏移側(cè)墻半導體襯底進行淺摻雜離子注入，在柵極結(jié)構和偏移側(cè)墻兩側(cè)的半導體襯底內(nèi)形成淺摻雜區(qū)；在所述偏移側(cè)墻表面形成主側(cè)墻；以所述柵極結(jié)構和主側(cè)墻為掩膜，刻蝕柵極結(jié)構和主側(cè)墻兩側(cè)的半導體襯底，在柵極結(jié)構和主側(cè)墻兩側(cè)的半導體襯底內(nèi)形成凹槽；在所述凹槽內(nèi)填充硅鍺材料，并對硅鍺材料摻雜雜質(zhì)離子，形成硅鍺源漏區(qū)。

現(xiàn)有技術形成的pmos晶體管的性能仍有待提升。

技術實現(xiàn)要素：

本發(fā)明解決的問題是怎樣提高pmos晶體管溝道區(qū)載流子的遷移率。

為解決上述問題，本發(fā)明提供一種pmos晶體管的形成方法，包括：

提供半導體襯底，在所述半導體襯底上形成柵極結(jié)構；以所述柵極結(jié)構為掩膜，在柵極結(jié)構兩側(cè)的半導體襯底中注入鍺離子，在柵極結(jié)構兩側(cè)的半導體襯底內(nèi)形成鍺硅區(qū)；在所述柵極結(jié)構的側(cè)壁表面以及與側(cè)壁相鄰的部分鍺硅區(qū)表面形成側(cè)墻；以所述側(cè)墻為掩膜，刻蝕去除側(cè)墻兩側(cè)的鍺硅區(qū)，暴露出鍺硅區(qū)底部的半導體襯底；以所述側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)為掩膜，刻蝕側(cè)墻和剩余的鍺硅區(qū)兩側(cè)的半導體襯底，在側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)兩側(cè)的半導體襯底內(nèi)形成sigma形狀的凹槽；在sigma形狀的凹槽中填充壓應力材料，形成源漏區(qū)。

可選的，在柵極結(jié)構兩側(cè)的半導體襯底中注入鍺離子采用離子注入工藝。

可選的，所述注入鍺離子時的離子注入工藝的注入能量為10～100kev，注入角度為0～40°，注入劑量為5e15～5e16atom/cm2。

可選的，在半導體襯底中注入鍺離子的同時或之后，還包括：以所述柵極結(jié)構為掩膜，對柵極結(jié)構兩側(cè)的半導體襯底進行第一淺摻雜離子注入，在柵極結(jié)構兩側(cè)的半導體襯底內(nèi)形成第一淺摻雜區(qū)。

可選的，在半導體襯底中注入鍺離子之后，還包括：在柵極結(jié)構的側(cè)壁表面形成偏移側(cè)墻，以所述柵極結(jié)構和偏移側(cè)墻為掩膜，對柵極結(jié)構和偏移側(cè)墻兩側(cè)的半導體襯底進行第一淺摻雜離子注入，在柵極結(jié)構和偏移側(cè)墻兩側(cè)的半導體襯底內(nèi)形成第一淺摻雜區(qū)。

可選的，刻蝕去除側(cè)墻兩側(cè)的鍺硅區(qū)，暴露出鍺硅區(qū)底部的半導體襯底之后，還包括：以所述側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)為掩膜，對所述側(cè)墻和剩余的鍺硅區(qū)兩側(cè)半導體襯底進行第二淺摻雜離子注入，在所述側(cè)墻和剩余的鍺硅區(qū)兩側(cè)的半導體襯底內(nèi)形成第二淺摻雜區(qū)，第二淺摻雜區(qū)的深度大于第一淺摻雜區(qū)的深度，且第二淺摻雜區(qū)的邊緣的離柵極結(jié)構邊緣的垂直距離 大于第一淺摻雜區(qū)離柵極結(jié)構的邊緣的垂直距離。

可選的，形成第二淺摻雜區(qū)后，進行第一退火工藝，使得第一淺摻雜區(qū)和第二淺摻雜區(qū)中的雜質(zhì)離子擴散。

可選的，第一淺摻雜離子注入和第二淺摻雜離子注入注入的雜質(zhì)離子為p型雜質(zhì)離子。

可選的，所述第一淺摻雜離子注入注入p型雜質(zhì)離子時的能量為2kev～5kev，劑量為5e14～2e15atom/cm²，角度為0～7度，所述第二淺摻雜離子注入注入p型雜質(zhì)離子時的能量為2kev～5kev，劑量為1e14～5e14atom/cm²，角度為15～30度。

可選的，第二淺摻雜離子注入注入的雜質(zhì)離子除了p型雜質(zhì)離子外，還包括c、n或f離子中一種或幾種。如權利要求10所述的pmos晶體管的形成方法，其特征在于，第二淺摻雜離子注入注入c、n或f離子中一種或幾種時的能量為0.5～20kev，注入角度為0～40°，注入劑量為1e14～1e15atom/cm²。

可選的，sigma形狀的凹槽形成過程：以所述側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)為掩膜，采用干法刻蝕工藝刻蝕側(cè)墻和剩余的鍺硅區(qū)兩側(cè)的半導體襯底，在側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)兩側(cè)的半導體襯底內(nèi)形成矩形凹槽；采用濕法刻蝕工藝繼續(xù)刻蝕矩形凹槽，形成sigma形狀的凹槽。

可選的，所述干法刻蝕工藝采用的氣體包括：cf4、hbr、he和o2，cf4的氣體流量為20-200sccm，hbr的氣體流量為50-1000sccm，he的氣體流量為200-1000sccm，o2的氣體流量為5-20sccm，腔室溫度為40-80℃，腔室壓力為5-50mtorr，射頻功率為400-750w，偏置功率為0-100w；刻蝕時間為20-80s。

可選的，所述濕法刻蝕工藝采用刻蝕容易為tmah溶液或nh3.h2o溶液，tmah溶液或nh3.h2o溶液的質(zhì)量百分比為1％-5％，刻蝕時間為20-80s。如權利要求1所述的pmos晶體管的形成方法，其特征在于，所述壓應力材料為硅鍺或錫鍺硅。

可選的，壓應力材料為硅鍺時，壓應力材料中鍺原子的含量為20～50％。

可選的，所述壓應力材料為錫鍺硅時，壓應力材料中鍺原子的含量為20～50％，錫原子的含量為1～5％。

可選的，壓應力材料的填充工藝為選擇性外延工藝。

如可選的，所述壓應力材料中摻雜有p型雜質(zhì)離子。

可選的，通過自摻雜工藝或離子注入工藝在壓應力材料中摻雜p型雜質(zhì)離子。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

本發(fā)明的晶體管的形成方法，在形成源漏區(qū)之前，以所述柵極結(jié)構為掩膜，在柵極結(jié)構兩側(cè)的半導體襯底中注入鍺離子，在柵極結(jié)構兩側(cè)的半導體襯底內(nèi)形成鍺硅區(qū)，使得形成的硅鍺區(qū)可以位于柵極結(jié)構兩側(cè)的半導體襯底表面附近，并且硅鍺區(qū)的一端與柵極結(jié)構正方向的半導體襯底的表面附近區(qū)域(pmos晶體管工作時形成溝道的區(qū)域)接觸，硅鍺區(qū)可以直接對溝道區(qū)域施加壓應力，因而硅鍺區(qū)對溝道區(qū)施加的壓應力無需較大距離的傳遞，減少了壓應力的損耗，因而硅鍺區(qū)可以對溝道區(qū)域施加較大的壓應力，并且，在形成硅鍺區(qū)后，在半導體襯底內(nèi)形成sigma形狀的凹槽，然后在sigma形狀的凹槽中填充壓應力材料，形成源漏區(qū)，填充的壓應力材料也會對溝道區(qū)域產(chǎn)生壓應力，因而硅鍺區(qū)和填充的壓應力材料兩種的應力疊加，使得作用在溝道區(qū)域的壓應力更大，有利于提高了溝道區(qū)域的載流子(空穴)的遷移率。

進一步，在半導體襯底中注入鍺離子之后，在柵極結(jié)構的側(cè)壁表面形成偏移側(cè)墻，以所述柵極結(jié)構和偏移側(cè)墻為掩膜，對柵極結(jié)構和偏移側(cè)墻兩側(cè)的半導體襯底進行第一淺摻雜離子注入，在柵極結(jié)構和偏移側(cè)墻兩側(cè)的半導體襯底內(nèi)形成第一淺摻雜區(qū)，形成偏移側(cè)墻的目的是控制形成的第一淺摻雜區(qū)的位置，防止短溝道效應。

進一步，以所述側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)為掩膜，對所述側(cè)墻和剩余的鍺硅區(qū)兩側(cè)半導體襯底進行第二淺摻雜離子注入，在所述側(cè)墻和剩余的鍺硅區(qū)兩側(cè)的半導體襯底內(nèi)形成第二淺摻雜區(qū)，第二淺摻雜區(qū)的深度大于第一淺摻雜區(qū)的深度，且第二淺摻雜區(qū)的邊緣的離柵極結(jié)構邊緣的垂直距離大于第一淺摻雜區(qū)離柵極結(jié)構的邊緣的垂直距離，以使得柵極結(jié)構與后續(xù)形成 的源漏區(qū)之間的電勢呈階梯分布，進一步防止熱載流子注入的產(chǎn)生。

附圖說明

圖1～圖7為本發(fā)明實施例pmos晶體管形成過程的結(jié)構示意圖。

具體實施方式

如背景技術所言，現(xiàn)有技術形成的pmos晶體管的性能仍有待提升，如現(xiàn)有技術形成的pmos晶體管的溝道區(qū)載流子的遷移率仍有待提升。

研究發(fā)現(xiàn)，為了增加晶體管溝道區(qū)的應力，現(xiàn)有技術形成的凹槽為sigma(“∑”)形狀，即形成的凹槽具有向柵極結(jié)構正下方的半導體襯底中凸起，當在凹槽中填充硅鍺材料后，使得硅鍺材料對晶體管溝道區(qū)的施加的壓應力更大，但是由于晶體管工作時，溝道區(qū)形成在柵極結(jié)構底部的半導體襯底的表面附近，而現(xiàn)有技術形成的sigma形狀的凹槽的凸起距離溝道區(qū)仍較遠，因而sigma形狀的凹槽中填充硅鍺材料后，硅鍺材料施加的壓應力需要經(jīng)過較長距離的傳遞才能作用在溝道區(qū)域(柵極結(jié)構底部的半導體襯底的表面附近區(qū)域)，不可避免的壓應力會產(chǎn)生損耗，使得直接施加在溝道區(qū)域的壓應力仍比較有限。

為此，本發(fā)明提供了一種晶體管的形成方法，本發(fā)明的晶體管的形成方法，在形成源漏區(qū)之前，以所述柵極結(jié)構為掩膜，在柵極結(jié)構兩側(cè)的半導體襯底中注入鍺離子，在柵極結(jié)構兩側(cè)的半導體襯底內(nèi)形成鍺硅區(qū)，使得形成的硅鍺區(qū)位于柵極結(jié)構兩側(cè)的半導體襯底表面附近，并且硅鍺區(qū)的一端與柵極結(jié)構正方向的半導體襯底的表面附近區(qū)域(pmos晶體管工作時形成溝道的區(qū)域)接觸，硅鍺區(qū)可以直接對溝道區(qū)域施加壓應力，因而硅鍺區(qū)對溝道區(qū)施加的壓應力無需較大距離的傳遞，減少了壓應力的損耗，因而硅鍺區(qū)可以對溝道區(qū)域施加較大的壓應力，并且，在形成硅鍺區(qū)后，在半導體襯底內(nèi)形成sigma形狀的凹槽，然后在sigma形狀的凹槽中填充壓應力材料，形成源漏區(qū)，填充的壓應力材料也會對溝道區(qū)域產(chǎn)生壓應力，因而硅鍺區(qū)和填充的壓應力材料兩種的應力疊加，使得作用在溝道區(qū)域的壓應力更大，有利于提高了溝道區(qū)域的載流子(空穴)的遷移率。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖 對本發(fā)明的具體實施例做詳細的說明。在詳述本發(fā)明實施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明的保護范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

圖1～圖7為本發(fā)明實施例pmos晶體管形成過程的結(jié)構示意圖。

參考圖1，提供半導體襯底200。

所述半導體襯底200為后續(xù)工藝的載體，所述半導體襯底200的材料可以為硅(si)、鍺(ge)、或硅鍺(gesi)、碳化硅(sic)；也可以是絕緣體上硅(soi)，絕緣體上鍺(goi)；或者還可以為其它的材料，例如砷化鎵等ⅲ-ⅴ族化合物。本實施例中，所述半導體襯底200的材料為硅。本實施例中，所述半導體襯底200的材料為硅。

所述半導體襯底內(nèi)形成有若干淺溝槽隔離結(jié)構，所述淺溝槽隔離結(jié)構201用于隔離相鄰的有源區(qū)。在一實施例中，所述淺溝槽隔離結(jié)構201形成過程為：刻蝕所述半導體襯底，形成溝槽；采用沉積工藝形成覆蓋所述半導體襯底并填充滿溝槽的隔離材料層；平坦化去除半導體襯底表面上的隔離材料層，在溝槽中形成淺溝槽隔離結(jié)構。

所述沉積工藝可以為等離子體增強化學汽相淀積工藝、大氣壓化學汽相淀積工藝、低壓化學汽相淀積工藝、高密度等離子體化學汽相淀積工藝或原子層化學汽相淀積工藝，平坦化工藝為化學機械研磨工藝。

在另一實施例中，在溝槽中填充隔離材料層之前，在所述溝槽的側(cè)壁和底部表面上還形成襯墊層，在形成襯墊層后在襯墊層上形成填充凹槽的隔離材料。所述襯墊層的材料可以氧化硅，所述隔離材料可以為氧化硅、氮氧化硅或碳氧化硅。

所述有源區(qū)內(nèi)還形成有阱區(qū)(圖中未示出)，所述阱區(qū)通過離子注入工藝形成，本實施例中形成晶體管為pmos晶體管，離子注入時，注入的雜質(zhì)離子為n型的雜質(zhì)離子，n型的雜質(zhì)離子可以為磷離子、砷離子或銻離子中的一種或幾種。

參考圖2，在所述半導體襯底200上形成柵極結(jié)構。

所述柵極結(jié)構包括位于半導體襯底200表面的柵介質(zhì)層202和位于柵介質(zhì)層202上的柵電極203。

在一實施例中，所述柵介質(zhì)層202和柵電極203的形成過程為：在所述半導體襯底200表面上形成柵介質(zhì)材料層；在所述柵介質(zhì)材料層表面形成柵電極材料層；在所述柵電極材料層表面形成圖形化的硬掩膜層204；以所述圖形化的硬掩膜層204為掩膜，刻蝕所述柵電極材料層和柵介質(zhì)材料層，在半導體襯底200表面上形成柵介質(zhì)層202和和位于柵介質(zhì)層202上的柵電極203。

本實施例中，所述柵介質(zhì)層202的材料為氧化硅，所述柵電極203的材料為多晶硅。

在其他實施例中，所述柵介質(zhì)層202的材料可以高k介質(zhì)材料，高k介質(zhì)材料可以為hfo2、tio2、hfzro、hfsino、ta2o5、zro2、zrsio2、al2o3、srtio3或basrtio，所述柵電極203的材料為金屬，所述金屬可以為w、al或cu。

在形成柵極結(jié)構后，所述硬掩膜層204仍保留，在后續(xù)工藝中保護柵極結(jié)構的頂部表面。

參考圖3，以所述柵極結(jié)構為掩膜，在柵極結(jié)構兩側(cè)的半導體襯底200中注入鍺離子，在柵極結(jié)構兩側(cè)的半導體襯底200內(nèi)形成鍺硅區(qū)206。

在柵極結(jié)構兩側(cè)的半導體襯底中注入鍺離子采用離子注入工藝。

所述形成的硅鍺區(qū)206位于柵極結(jié)構兩側(cè)的半導體襯底表面附近，并且硅鍺區(qū)206的一端與柵極結(jié)構正方向的半導體襯底的表面附近區(qū)域(pmos晶體管工作時形成溝道的區(qū)域)接觸，硅鍺區(qū)206可以直接對溝道區(qū)域施加壓應力，因而硅鍺區(qū)206對溝道區(qū)施加的壓應力無需較大距離的傳遞，減少了壓應力的損耗，因而硅鍺區(qū)206可以對溝道區(qū)域施加較大的壓應力，并且，后續(xù)在半導體襯底內(nèi)形成sigma形狀的凹槽，然后在sigma形狀的凹槽中填充壓應力材料，形成源漏區(qū)，填充的壓應力材料也會對溝道區(qū)域產(chǎn)生壓應力，因而硅鍺區(qū)206和填充的壓應力材料兩種的應力疊加，使得作用在溝道區(qū)域的壓應力更大，有利于提高了溝道區(qū)域的載流子(空穴)的遷移率。在一實施例中，所述注入鍺離子時的離子注入工藝的注入能量為10～100kev，注入 角度為0～40°，注入劑量為5e15～5e16atom/cm²。

在一實施例中，在半導體襯底200中注入鍺離子的同時或之后，以所述柵極結(jié)構為掩膜，對柵極結(jié)構兩側(cè)的半導體襯底進行第一淺摻雜離子注入，在柵極結(jié)構兩側(cè)的半導體襯底內(nèi)形成第一淺摻雜區(qū)，所述第一淺摻雜區(qū)用于防止熱載流子注入效應。

在另一實施例中，在半導體襯底中注入鍺離子之后，在柵極結(jié)構的側(cè)壁表面形成偏移側(cè)墻，以所述柵極結(jié)構和偏移側(cè)墻為掩膜，對柵極結(jié)構和偏移側(cè)墻兩側(cè)的半導體襯底進行第一淺摻雜離子注入，在柵極結(jié)構和偏移側(cè)墻兩側(cè)的半導體襯底內(nèi)形成第一淺摻雜區(qū)，形成偏移側(cè)墻的目的是控制形成的第一淺摻雜區(qū)的位置，防止短溝道效應。

第一淺摻雜離子注入注入的離子類型與后續(xù)源漏區(qū)中摻雜的離子類型相同，本實施例中，第一淺摻雜離子注入注入的雜質(zhì)離子為p型雜質(zhì)離子，所述p型雜質(zhì)離子為硼離子、鎵離子或銦離子中的一種或幾種。

所述第一淺摻雜離子注入注入p型雜質(zhì)離子時的能量為2kev～5kev，劑量為5e14～2e15atom/cm²，角度為0～7度。

參考圖4，在所述柵極結(jié)構的側(cè)壁表面以及與側(cè)壁相鄰的部分鍺硅區(qū)206表面形成側(cè)墻207。

所述側(cè)墻207用于在后續(xù)刻蝕去除部分硅鍺區(qū)時保護柵極結(jié)構的側(cè)壁，并且控制側(cè)墻207底部剩余的硅鍺區(qū)的寬度，以使側(cè)墻207底部剩余的硅鍺區(qū)仍能對溝道區(qū)產(chǎn)生較大的應力。在一實施例中，所述側(cè)墻207的寬度為50～200埃，所述寬度是指側(cè)墻與硅鍺區(qū)206接觸部分的寬度。

所述側(cè)墻207的形成過程為：形成覆蓋所述半導體襯底、硅鍺區(qū)206表面以及柵極結(jié)構側(cè)壁表面以及硬掩膜層204表面的側(cè)墻材料層；無掩膜刻蝕工藝刻蝕所述側(cè)墻材料層，在柵極結(jié)構的側(cè)壁表面以及與側(cè)壁相鄰的部分鍺硅區(qū)206表面形成側(cè)墻207。

所述側(cè)墻207的材料為氧化硅、氮化硅、氮氧化硅、氮碳化硅、碳化硅中的幾種或幾種。所述側(cè)墻207可以為單層或多層(≥2層)堆疊結(jié)構。

在其他實施例中，當柵極結(jié)構的側(cè)壁表面形成有偏移側(cè)墻時，所述側(cè)墻207位于偏移側(cè)墻的表面。

參考圖5，以所述側(cè)墻207為掩膜，刻蝕去除側(cè)墻207兩側(cè)的鍺硅區(qū)，暴露出鍺硅區(qū)底部的半導體襯底200。

刻蝕去除側(cè)墻207兩側(cè)的鍺硅區(qū)，暴露出鍺硅區(qū)底部的半導體襯底200的目的是便于第二淺摻雜離子注入以及后續(xù)的sigma形狀的凹槽刻蝕工藝的進行。

刻蝕工藝可以采用等離子刻蝕工藝。

在一實施例中，刻蝕去除側(cè)墻兩側(cè)的鍺硅區(qū)，暴露出鍺硅區(qū)底部的半導體襯底之后，還包括：以所述側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)為掩膜，對所述側(cè)墻和剩余的鍺硅區(qū)兩側(cè)半導體襯底進行第二淺摻雜離子注入，在所述側(cè)墻和剩余的鍺硅區(qū)兩側(cè)的半導體襯底內(nèi)形成第二淺摻雜區(qū)，第二淺摻雜區(qū)的深度大于第一淺摻雜區(qū)的深度，且第二淺摻雜區(qū)的邊緣的離柵極結(jié)構邊緣的垂直距離大于第一淺摻雜區(qū)離柵極結(jié)構的邊緣的垂直距離，以使得柵極結(jié)構與后續(xù)形成的源漏區(qū)之間的電勢呈階梯分布，進一步防止熱載流子注入的產(chǎn)生。在一實施例中，所述第二淺摻雜離子注入注入p型雜質(zhì)離子時的能量為2kev～5kev，劑量為1e14～5e14atom/cm²，角度為15～30度。

在另一實施例中，第二淺摻雜離子注入注入的雜質(zhì)離子除了p型雜質(zhì)離子外，還包括c、n或f離子中一種或幾種。c、n或f離子用于防止硅鍺區(qū)206中第一淺摻雜離子注入和第二淺摻雜離子注入時注入的雜質(zhì)離子在退火時向溝道區(qū)域的方向擴散過快，防止產(chǎn)生短溝道效應。

第二淺摻雜離子注入注入c、n或f離子中一種或幾種時的能量為0.5～20kev，注入角度為0～40°，注入劑量為1e14～1e15atom/cm²，以使得c、n或f離子注入到側(cè)墻207底部的硅鍺區(qū)206中，并能有效的防止側(cè)墻207底部的硅鍺區(qū)206注入的雜質(zhì)離子向溝道區(qū)域的方向擴散過快(c、n或f可以與半導體襯底中的缺陷進行復合(或者說它們的存在能形成缺陷聚合區(qū)域)從而形成難分解的缺陷團簇，從而降低缺陷輔助的雜質(zhì)離子增強擴散)。

形成第二淺摻雜區(qū)后，進行第一退火工藝，使得第一淺摻雜區(qū)和第二淺 摻雜區(qū)中的雜質(zhì)離子擴散。在后續(xù)刻蝕半導體襯底形成凹槽時，側(cè)墻底部剩余的硅鍺區(qū)206仍會存在第一淺摻雜區(qū)和第二淺摻雜區(qū)，第二淺摻雜區(qū)的深度大于第一淺摻雜區(qū)的深度，且第二淺摻雜區(qū)的邊緣的離柵極結(jié)構邊緣的垂直距離大于第一淺摻雜區(qū)離柵極結(jié)構的邊緣的垂直距離。

參考圖6，以所述側(cè)墻207和側(cè)墻207底部剩余的鍺硅區(qū)206為掩膜，刻蝕側(cè)墻207和剩余的鍺硅區(qū)206兩側(cè)的半導體襯底200，在側(cè)墻207和側(cè)墻207底部剩余的鍺硅區(qū)206兩側(cè)的半導體襯底200內(nèi)形成sigma形狀的凹槽208。

所述sigma形狀的凹槽形成過程：以所述側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)為掩膜，采用干法刻蝕工藝刻蝕側(cè)墻和剩余的鍺硅區(qū)兩側(cè)的半導體襯底，在側(cè)墻和側(cè)墻底部剩余的鍺硅區(qū)兩側(cè)的半導體襯底內(nèi)形成矩形凹槽；采用濕法刻蝕工藝繼續(xù)刻蝕矩形凹槽，形成sigma形狀的凹槽。

在一實施例中，所述干法刻蝕工藝采用的氣體包括：cf4、hbr、he和o2，cf4的氣體流量為20-200sccm，hbr的氣體流量為50-1000sccm，he的氣體流量為200-1000sccm，o2的氣體流量為5-20sccm，腔室溫度為40-80℃，腔室壓力為5-50mtorr，射頻功率為400-750w，偏置功率為0-100w；刻蝕時間為20-80s，所述濕法刻蝕工藝采用刻蝕容易為tmah溶液或nh3.h2o溶液，tmah溶液或nh3.h2o溶液的質(zhì)量百分比為1％-5％，刻蝕時間為20-80s，在形成形狀規(guī)則的sigma形狀的凹槽208的同時，減少對側(cè)墻207底部的硅鍺區(qū)206的刻蝕損傷。

參考圖7，在sigma形狀的凹槽208(參考圖6)中填充壓應力材料，形成源漏區(qū)209。

所述壓應力材料為硅鍺或錫鍺硅。

壓應力材料為硅鍺時，壓應力材料中鍺原子的含量為20～50％，以使得壓應力材料對溝道區(qū)域能施加較大的壓應力。

所述壓應力材料為錫鍺硅時，壓應力材料中鍺原子的含量為20～50％，錫原子的含量為1～5％，以提高壓應力材料對溝道區(qū)域施加的壓應力。

壓應力材料的填充工藝為選擇性外延工藝。

所述壓應力材料中摻雜有p型雜質(zhì)離子，p型的雜質(zhì)離子可以為硼離子、鎵離子或銦離子中的一種或幾種。

可以通過自摻雜工藝或離子注入工藝在壓應力材料中摻雜p型雜質(zhì)離子。

當所述壓應力材料為硅鍺時，在一實施例中，所述選擇性外延工藝時的腔室溫度為600～1100攝氏度，壓強1～500托，硅源氣體是sih4或dcs，硅源氣體流量為30-500sccm，鍺源氣體是geh4，鍺源氣體的流量為5-400sccm，還包括hcl氣體以及氫氣，氫氣作為載氣，hcl氣體作為選擇性氣體，用于增加沉積的選擇性，所述選擇性氣體也可以為氯氣，hcl的流量為50-200sccm，氫氣的流量是0.1～50slm，以減小形成的壓應力材料中的缺陷，并減小形成的壓應力材料與側(cè)墻207底部的硅鍺區(qū)206之間層錯，以保證源漏區(qū)和側(cè)墻207底部的硅鍺區(qū)206對溝道區(qū)域能施加較大的壓應力。

當采用自摻雜工藝摻雜雜質(zhì)離子時，所述選擇性外延工藝還包括雜質(zhì)源氣體，在一實施例中，所述雜質(zhì)源氣體為ph3或ash3。

當壓應力材料為錫鍺硅時，在一實施例中，所述選擇性外延工藝時的腔室溫度為600～1100攝氏度，壓強1～500托，硅源氣體是sih4或dcs，硅源氣體流量為30-500sccm，鍺源氣體是geh4，鍺源氣體的流量為5-400sccm，錫源氣體為sncl4，錫源氣體流量為1～300sccm，還包括hcl氣體以及氫氣，氫氣作為載氣，hcl氣體作為選擇性氣體，用于增加沉積的選擇性，所述選擇性氣體也可以為氯氣，hcl的流量為50-200sccm，氫氣的流量是0.1～50slm，并減小形成的壓應力材料與側(cè)墻207底部的硅鍺區(qū)206之間層錯，以保證源漏區(qū)和側(cè)墻207底部的硅鍺區(qū)206對溝道區(qū)域能施加較大的壓應力。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。