本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種晶體管及其形成方法。

背景技術(shù)：
半導(dǎo)體技術(shù)在摩爾定律的驅(qū)動下持續(xù)地朝更小的工藝節(jié)點邁進。隨著半導(dǎo)體技術(shù)的不斷進步，器件的功能不斷強大，但是半導(dǎo)體元件的等比例縮小，其制造難度也與日俱增?，F(xiàn)有技術(shù)的晶體管通常由柵極氧化層和多晶硅柵電極層所形成。隨著半導(dǎo)體元件的進一步縮小，柵極氧化物層和多晶硅柵電極層逐漸被高k柵介質(zhì)層和金屬柵電極層所取代，以改善元件的性能。然而，當(dāng)進一步集成化時，基于各種不同的因素，例如金屬不相容性、復(fù)雜的工藝、及熱預(yù)算（Thermalbudget）等，使得形成的晶體管的性能較差。因此，如何提高晶體管的性能成為亟需解決的問題。更多關(guān)于晶體管的形成方法請參考公開號“US20080242012A1”的美國專利。

技術(shù)實現(xiàn)要素：
本發(fā)明解決的問題是提供一種性能較高的晶體管及其形成方法。為解決上述問題，本發(fā)明的實施例提供了一種晶體管的形成方法，包括：提供包括PMOS區(qū)域和NMOS區(qū)域的半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有層間介質(zhì)層、第一開口和第二開口，所述第一開口位于PMOS區(qū)域并貫穿所述層間介質(zhì)層厚度，所述第二開口位于NMOS區(qū)域并貫穿所述層間介質(zhì)層厚度；形成高K柵介質(zhì)層，所述高K柵介質(zhì)層覆蓋第一開口底部和側(cè)壁，并覆蓋第二開口底部和側(cè)壁；形成第一功函數(shù)層和第二功函數(shù)層，所述第一功函數(shù)層覆蓋PMOS區(qū)域的高K柵介質(zhì)層，所述第二功函數(shù)層覆蓋NMOS區(qū)域的高K柵介質(zhì)層；形成覆蓋所述第一功函數(shù)層和第二功函數(shù)層表面的第一阻擋層，所述第一阻擋層的材料內(nèi)部為無定形態(tài)；形成覆蓋所述第一阻擋層表面的金屬柵電極層，所述金屬柵電極層與所述層間介質(zhì)層表面齊平。可選地，所述第一阻擋層由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上?？蛇x地，所述第一阻擋層的材料為TiAlN、TiTaN、TiAlC、TiTaC、WAlN或WAlC?？蛇x地，所述第一阻擋層的形成工藝為原子層沉積工藝?？蛇x地，當(dāng)所述第一阻擋層的材料為TiAlN時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氯化鈦、三甲基鋁和氨氣；當(dāng)所述第一阻擋層的材料為TiTaN時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氯化鈦、三甲基鉭和氨氣；當(dāng)所述第一阻擋層的材料為TiAlC時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氯化鈦、三甲基鋁和乙烷；當(dāng)所述第一阻擋層的材料為TiTaC時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氯化鈦、三甲基鉭和乙烷；當(dāng)所述第一阻擋層的材料為WAlN時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氟化鎢、三甲基鋁和氨氣；當(dāng)所述第一阻擋層的材料為WAlC時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氟化鎢、三甲基鋁和乙烷?？蛇x地，所述第二功函數(shù)層的材料為第一功函數(shù)層的材料的基礎(chǔ)上加入金屬原子。可選地，所述第一功函數(shù)層的材料為氮化鈦，所述第二功函數(shù)層的材料為氮鋁化鈦?？蛇x地，所述第一功函數(shù)層和第二功函數(shù)層的形成步驟包括：形成覆蓋所述高K柵介質(zhì)層的第一功函數(shù)層；形成覆蓋所述第一功函數(shù)層表面的第二阻擋層，所述第二阻擋層的材料內(nèi)部為無定形態(tài)；去除第二開口內(nèi)的部分第二阻擋層，暴露出NMOS區(qū)域的第一功函數(shù)層，保留PMOS區(qū)域的第二阻擋層；去除第二開口內(nèi)的部分第二阻擋層后，在所述第一開口和第二開口內(nèi)的第一功函數(shù)層表面形成金屬源層；形成金屬源層后進行退火，使金屬源層內(nèi)的部分金屬原子遷移至NMOS區(qū)域的第一功函數(shù)層內(nèi)，形成第二功函數(shù)層?？蛇x地，所述第二阻擋層由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上?？蛇x地，所述第二阻擋層的形成工藝為原子層沉積工藝，其材料為TiAlN、TiTaN、TiAlC、TiTaC、WAlN或WAlC?？蛇x地，所述金屬源層的材料為TiAl?？蛇x地，所述第一功函數(shù)層和第二功函數(shù)層的形成步驟還包括：形成第一功函數(shù)層后，形成覆蓋所述第一功函數(shù)層的刻蝕停止層，所述第二阻擋層覆蓋所述刻蝕停止層表面?？蛇x地，還包括：向所述半導(dǎo)體襯底內(nèi)摻雜離子，并退火激活上述離子形成NMOS管的源區(qū)和漏區(qū)，激活離子形成源區(qū)和漏區(qū)的步驟和退火形成第二功函數(shù)層同時進行。相應(yīng)的，發(fā)明人提供了一種晶體管，包括：包括PMOS區(qū)域和NMOS區(qū)域的半導(dǎo)體襯底；位于所述半導(dǎo)體襯底表面的層間介質(zhì)層，所述層間介質(zhì)層內(nèi)具有貫穿其厚度的第一開口和第二開口，其中第一開口位于PMOS區(qū)域，第二開口位于NMOS區(qū)域；覆蓋所述第一開口底部和側(cè)壁、并覆蓋第二開口底部和側(cè)壁的高K柵介質(zhì)層；覆蓋PMOS區(qū)域的高K柵介質(zhì)層表面的第一功函數(shù)層，覆蓋NMOS區(qū)域的高K柵介質(zhì)層表面的第二功函數(shù)層；覆蓋所述第一功函數(shù)層和第二功函數(shù)層表面的第一阻擋層，所述第一阻擋層的材料內(nèi)部為無定形態(tài)；覆蓋所述第一阻擋層表面的金屬柵電極層，所述金屬柵電極層與所述層間介質(zhì)層表面齊平?？蛇x地，所述第一阻擋層由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上?？蛇x地，所述第一阻擋層的材料為TiAlN、TiTaN、TiAlC、TiTaC、WAlN或WAlC?？蛇x地，所述第二功函數(shù)層的材料為第一功函數(shù)層的材料的基礎(chǔ)上加入金屬原子?？蛇x地，所述第一功函數(shù)層的材料為氮化鈦，所述第二功函數(shù)層的材料為氮鋁化鈦?？蛇x地，還包括：位于所述第一功函數(shù)層表面但暴露出第二功函數(shù)層表面的第二阻擋層，所述第二阻擋層的材料內(nèi)部為無定形態(tài)?？蛇x地，所述第二阻擋層由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上。可選地，所述第二阻擋層的材料為TiAlN、TiTaN、TiAlC、TiTaC、WAlN或WAlC。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：形成晶體管時，形成覆蓋所述第一功函數(shù)層和第二功函數(shù)層表面的第一阻擋層，所述第一阻擋層的材料內(nèi)部為無定形態(tài)，即第一阻擋層的材料內(nèi)原子呈無序狀態(tài)，沒有明顯的晶界存在，后續(xù)可以有效阻止退火過程中金屬柵電極層中的金屬原子的遷移，使得形成的第一功函數(shù)層和第二功函數(shù)層，以及其底部的高K柵介質(zhì)層的質(zhì)量得以保證，晶體管的閾值電壓不會受到影響，從而可形成性能優(yōu)越的晶體管。進一步的，所述第二功函數(shù)層的材料為第一功函數(shù)層的材料的基礎(chǔ)上加入金屬原子，因此可先形成覆蓋所述高K柵介質(zhì)層的第一功函數(shù)層，并在PMOS區(qū)域的第一功函數(shù)層表面形成第二阻擋層，所述第二阻擋層暴露出NMOS區(qū)域的第一功函數(shù)層，然后形成覆蓋第二阻擋層和NMOS區(qū)域的第一功函數(shù)層的金屬源層，之后進行退火形成第二功函數(shù)層。本方案不僅在較少的工藝步驟下形成第一功函數(shù)層和第二功函數(shù)層，并且還可以保證第一功函數(shù)層的質(zhì)量，優(yōu)化形成的晶體管的性能。進一步的，激活離子形成源區(qū)和漏區(qū)的步驟和退火形成第二功函數(shù)層同時進行，有效節(jié)省工藝步驟，降低制造成本。所述晶體管的金屬柵電極層和第一功函數(shù)層、第二功函數(shù)層之間具有無定形態(tài)的第一阻擋層隔離，有效阻止了金屬柵電極層內(nèi)的金屬原子向第一功函數(shù)層、第二功函數(shù)層內(nèi)遷移。因此，形成的第一功函數(shù)層、第二功函數(shù)層的質(zhì)量較好，其對應(yīng)的晶體管的閾值電壓較易控制，晶體管的性能優(yōu)越。進一步的，晶體管的第一功函數(shù)層和金屬源層之間具有無定形態(tài)的第二阻擋層隔離，有效阻止了金屬源層內(nèi)的金屬原子向第一功函數(shù)層內(nèi)遷移，所述第一功函數(shù)層的質(zhì)量進一步得到保證。因此，晶體管的閾值電壓更易控制，晶體管的性能進一步提高。附圖說明圖1-圖5是現(xiàn)有技術(shù)的晶體管的形成過程的剖面結(jié)構(gòu)示意圖；圖6-圖12是本發(fā)明的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。具體實施方式正如背景技術(shù)所述，現(xiàn)有技術(shù)的晶體管的性能較差，有待進一步提高。經(jīng)過研究，發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)形成晶體管時，主要包括以下幾個步驟：請參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100表面形成有層間介質(zhì)層101和偽柵極結(jié)構(gòu)105，所述偽柵極結(jié)構(gòu)105包括偽柵氧化物層103和覆蓋其表面的多晶硅柵電極層104，且所述偽柵極結(jié)構(gòu)105貫穿所述層間介質(zhì)層101的厚度；請參考圖2，去除所述偽柵極結(jié)構(gòu)形成開口107，所述開口107暴露出半導(dǎo)體襯底100；請參考圖3，形成覆蓋所述開口107（如圖2所示）的底部和側(cè)壁的高k柵介質(zhì)層109、覆蓋所述高k柵介質(zhì)層109表面的功函數(shù)層108、覆蓋所述功函數(shù)層108的阻擋層111、以及覆蓋所述阻擋層111表面的金屬柵電極層113。在上述形成晶體管的過程中金屬柵電極層113中的金屬原子120，例如鋁原子在退火（例如PostDepositionAnneal，PDA或者FormingGasAnneal，F(xiàn)GA）過程中會發(fā)生遷移，沿著阻擋層111內(nèi)的晶界（boundaries）110進入到阻擋層111內(nèi)（請參考圖4中箭頭所示為金屬原子120的遷移路徑，圖4為圖3中112處的放大示意圖）。然而，隨著半導(dǎo)體制造技術(shù)的進一步發(fā)展，形成的晶體管的尺寸等比例縮小，當(dāng)縮小到一定程度時，所述阻擋層111的厚度變得較薄，上述金屬原子120（例如鋁原子）會穿過阻擋層111進入到功函數(shù)層108內(nèi)，甚至進入到高K柵介質(zhì)層109內(nèi)（請參考圖5中箭頭所示的路徑），影響功函數(shù)層108、甚至高K柵介質(zhì)層109的質(zhì)量，影響該晶體管的閾值電壓，從而影響到其性能。經(jīng)過進一步研究，發(fā)明人發(fā)現(xiàn)，上述金屬原子120之所以會穿過阻擋層111進入到功函數(shù)層108和高K柵介質(zhì)層109內(nèi)，主要是由于其阻擋層111中的原子呈有序排列，因此，阻擋層111內(nèi)具有明顯的晶界，所述晶界為金屬原子120的遷移提供了條件。如果形成的阻擋層111內(nèi)的材料呈無定形態(tài)（AmorphousState），即各原子呈無序狀態(tài)，阻擋層111的內(nèi)部不再有晶界的存在，則可以有效阻止上述金屬原子120的遷移，形成的功函數(shù)層108，以及高K柵介質(zhì)層109的質(zhì)量得以保證，晶體管的閾值電壓不會受到影響，從而可形成性能優(yōu)越的晶體管。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。請參考圖6，提供包括PMOS區(qū)域I和NMOS區(qū)域II的半導(dǎo)體襯底200，所述半導(dǎo)體襯底200表面形成有層間介質(zhì)層201、第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)，所述第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)分別位于PMOS區(qū)域I和NMOS區(qū)域II，并貫穿所述層間介質(zhì)層201的厚度。所述半導(dǎo)體襯底200用于為后續(xù)工藝提供平臺，所述半導(dǎo)體襯底200的材料為硅、硅鍺、砷化鎵或其他合適的半導(dǎo)體材料。所述半導(dǎo)體襯底200內(nèi)可以包括摻雜區(qū)域，例如P型或N型阱區(qū)。在本發(fā)明的實施例中，所述半導(dǎo)體襯底200的材料為硅，所述PMOS區(qū)域I的半導(dǎo)體襯底200后續(xù)用于形成PMOS管，所述NMOS區(qū)域II的半導(dǎo)體襯底200后續(xù)用于形成NMOS管。所述半導(dǎo)體襯底200內(nèi)還形成有淺溝槽隔離結(jié)構(gòu)204，用于隔離相鄰區(qū)域的晶體管。所述淺溝槽隔離結(jié)構(gòu)204的材料為絕緣材料，例如氧化硅。所述第一偽柵極結(jié)構(gòu)包括第一偽柵氧化層202和覆蓋所述第一偽柵氧化層202的第一多晶硅柵電極層203，以及位于所述第一偽柵氧化層202和第一多晶硅柵電極層203側(cè)壁的側(cè)墻208；所述第二偽柵極結(jié)構(gòu)包括第二偽柵氧化層205和覆蓋所述第二偽柵氧化層205的第二多晶硅柵電極層206，以及位于所述第二偽柵氧化層205和第一多晶硅柵電極層206側(cè)壁的側(cè)墻208。其中，所述第一偽柵氧化層202和第二偽柵氧化層205的材料為氧化硅，所述第一多晶硅柵電極層203和第二多晶硅柵電極層206的材料為多晶硅。所述第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)分別定義出第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的位置，后續(xù)會被去除以形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。所述層間介質(zhì)層201用于隔離相鄰的晶體管，所述層間介質(zhì)層201的材料為氧化硅、氮化硅或氮氧化硅。所述層間介質(zhì)層201在形成第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)后形成，其形成工藝為高深寬比（HARP）沉積工藝和/或高密度等離子體（HDP）沉積工藝。所述層間介質(zhì)層201與所述第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)表面齊平。請參考圖7，去除所述第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)，形成第一開口207a和第二開口207b。去除所述第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)的工藝為刻蝕工藝，例如干法刻蝕、濕法刻蝕、干法刻蝕和濕法刻蝕的組合、或者其他適合的工藝。去除所述第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)可在單一步驟的刻蝕工藝或多重步驟的刻蝕工藝中進行。其可采用含氫氧化物（例如氫氧化氨）、雙氧水、稀釋的氫氟酸（HF）或稀釋的氧化刻蝕液（BOE）的化學(xué)試劑。在此不再贅述?？涛g后，所述第一開口207a暴露出PMOS區(qū)域I的半導(dǎo)體襯底200，所述第二開口207b暴露出NMOS區(qū)域II的半導(dǎo)體襯底200。請參考圖8，形成覆蓋所述第一開口207a和第二開口207b底部的界面層209、覆蓋所述界面層209表面的高K柵介質(zhì)層211。所述界面層209用于作為半導(dǎo)體襯底200和高K柵介質(zhì)層211之間的過渡層，以解決兩者結(jié)合的不牢固等問題。所述界面層209的材料可以為氧化硅，也可以選擇性的包括HfSiO或SiON。所述界面層209的形成工藝可以為原子層沉積（ALD）、化學(xué)氣相沉積（CVD）、物理氣相沉積（PVD）、熱氧化和氮化、等離子體氧化和氮化、或上述方法的組合。本發(fā)明的實施例中，該界面層的材料為氧化硅，其形成工藝為化學(xué)氣相沉積工藝。需要說明的是，在本發(fā)明的其他實施例中，所述界面層209可選擇性地執(zhí)行，即可以不形成界面層209，而是直接在所述第一開口207a和第二開口207b內(nèi)形成高K柵介質(zhì)層211。所述高K柵介質(zhì)層211后續(xù)用于作為第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的一部分。所述高K柵介質(zhì)層211的材料為氧化鉿（HfO）、LaO、ZrO、TiO、Ta2O5、Y2O3、HfZrO、HfTaO等。所述高K柵介質(zhì)層211的形成工藝為原子層沉積（ALD）、化學(xué)氣相沉積（CVD）、有機金屬化學(xué)氣相沉積法（MOCVD）、物理氣相沉積（PVD）、等離子體輔助化學(xué)氣相沉積（PECVD）或離子體輔助原子層沉積（PEALD）等。本發(fā)明的實施例中，所述高K柵介質(zhì)層211的材料為氧化鉿（HfO），其形成工藝為原子層沉積（ALD）。請參考圖9，形成覆蓋所述第一開口207a和第二開口207b表面高K柵介質(zhì)層211的第一功函數(shù)層213；形成覆蓋所述第一功函數(shù)層213表面的刻蝕停止層215；形成覆蓋所述刻蝕停止層215表面的第二阻擋層217，所述第二阻擋層217的材料內(nèi)部為無定形態(tài)。所述第一功函數(shù)層213的材料為氮化鈦，后續(xù)第一開口207a的部分第一功函數(shù)層213用于調(diào)節(jié)PMOS管的功函數(shù)，第二開口207b的部分第一功函數(shù)層213后續(xù)用于形成第二功函數(shù)層。所述刻蝕停止層215用于作為刻蝕工藝的停止層，所述第二開口207b的部分刻蝕停止層215在后續(xù)刻蝕工藝中保護第二開口207b內(nèi)的第一功函數(shù)層213不被破壞。需要說明的是，在本發(fā)明的其他實施例中，所述刻蝕停止層215可選擇性的執(zhí)行。所述第二阻擋層217后續(xù)用于阻止PMOS區(qū)域I的第一金屬柵電極層內(nèi)的金屬原子遷移至該區(qū)域的第一功函數(shù)層213和高K柵介質(zhì)層211內(nèi)。正如前文所述，現(xiàn)有技術(shù)中形成的阻擋層111（如圖4、5所示）由于其材料內(nèi)部原子排列有序，存在明顯的晶界110，導(dǎo)致后續(xù)金屬柵電極層中的金屬原子120在退火步驟時發(fā)生遷移，沿著阻擋層111的晶界110進入高K柵介質(zhì)層109，影響其質(zhì)量并影響到晶體管的性能。需要說明的是，當(dāng)前述步驟中未形成刻蝕停止層215時，所述第二阻擋層217覆蓋第一功函數(shù)層213。發(fā)明人發(fā)現(xiàn)，當(dāng)所述第二阻擋層217的材料由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上時，其在第二阻擋層217內(nèi)部難以呈有序排列，也不會存在明顯的晶界，即形成的第二阻擋層217的材料內(nèi)部為無定形態(tài)，各原子之間呈無序狀態(tài)，因而并不存在明顯的晶界，可有效阻斷后續(xù)金屬原子遷移的路徑，以獲得質(zhì)量較為穩(wěn)定的第一功函數(shù)層213和高K柵介質(zhì)層211，使得PMOS區(qū)域I形成的PMOS管的閾值電壓較容易控制，晶體管的性能優(yōu)越。具體地，所述第二阻擋層217的材料可以為TiAlN（Ti的原子半徑為1.32，Al的原子半徑為1.18，N的原子半徑為0.75）、TiTaN（Ti的原子半徑為1.32，Ta的原子半徑為1.48，N的原子半徑為0.75）、TiAlC（Ti的原子半徑為1.32，Al的原子半徑為1.18，C的原子半徑為0.77）、TiTaC（Ti的原子半徑為1.32，Ta的原子半徑為1.48，C的原子半徑為0.77）、WAlN（W的原子半徑為1.30，Al的原子半徑為1.18，N的原子半徑為0.75）、WAlC（W的原子半徑為1.30，Al的原子半徑為1.18，C的原子半徑為0.77）或其他滿足上述要求的金屬玻璃（glassymetal）材料。由于前述技術(shù)問題主要發(fā)生在工藝節(jié)點進一步縮小以后，此時所述第一開口207a和第二開口207b的寬度、深度均較小，所述第二阻擋層217優(yōu)選采用成形質(zhì)量較好的原子層沉積（ALD）工藝形成。例如，當(dāng)所述第二阻擋層217的材料為TiAlN時，所述原子層沉積工藝的前驅(qū)反應(yīng)物（ALDprecursor）為氯化鈦（TiCl4）、三甲基鋁（TrimethylAl，TMA）和氨氣（NH3）；當(dāng)所述第二阻擋層217的材料為TiTaN時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氯化鈦（TiCl4）、三甲基鉭（TrimethylTa，TMTa）和氨氣（NH3）；當(dāng)所述第二阻擋層217的材料為TiAlC時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氯化鈦（TiCl4）、三甲基鋁（TrimethylAl，TMA）和乙烷（C2H4）；當(dāng)所述第二阻擋層217的材料為TiTaC時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氯化鈦（TiCl4）、三甲基鉭（TrimethylTa，TMTa）和乙烷（C2H4）；當(dāng)所述第二阻擋層217的材料為WAlN時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氟化鎢（WCl6）、三甲基鋁（TrimethylAl，TMA）和氨氣（NH3）；當(dāng)所述第二阻擋層217的材料為WAlC時，所述原子層沉積工藝的前驅(qū)反應(yīng)物為氟化鎢（WCl6）、三甲基鋁（TrimethylAl，TMA）和乙烷（C2H4）。請參考圖10，去除第二開口207b內(nèi)的部分第二阻擋層217，暴露出NMOS區(qū)域II的刻蝕停止層215，此時第一開口207a的刻蝕停止層215表面仍然覆蓋有第二阻擋層217。由于PMOS管和NMOS管的功函數(shù)略有不同，還需要在NMOS區(qū)域形成第二功函數(shù)層，所述第二功函數(shù)層的材料為第一功函數(shù)層213的材料的基礎(chǔ)上加入金屬原子。為簡化工藝，此處去除第二開口207b內(nèi)的部分第二阻擋層217，而保留了PMOS區(qū)域的第二阻擋層，以利于后續(xù)退火使金屬源層中的金屬原子進入第二開口207b內(nèi)的第一功函數(shù)層213形成第二功函數(shù)層的過程中，PMOS區(qū)域的第一功函數(shù)層213的質(zhì)量不受影響。請參考圖11，去除第二開口207b內(nèi)的部分第二阻擋層217后，在所述第一開口207a和第二開口207b內(nèi)的刻蝕停止層215表面形成金屬源層219；形成覆蓋所述金屬源層219的第一阻擋層221，所述第一阻擋層221的材料內(nèi)部為無定形態(tài)；形成覆蓋所述第一阻擋層221并填充滿第一開口207a和第二開口207b的金屬柵電極層223。所述金屬源層219在后續(xù)退火時，其內(nèi)部的部分金屬原子會遷移至NMOS區(qū)域II的第一功函數(shù)層213內(nèi)，形成第二功函數(shù)層。所述金屬源層219的材料為包含鋁的材料，本發(fā)明的實施例中，所述金屬源層219的材料為鋁化鈦（TiAl）。所述第一阻擋層221用于阻擋金屬柵電極層223內(nèi)的金屬原子在后續(xù)退火時遷移至第一功函數(shù)層213和/或第二功函數(shù)層內(nèi)，甚至遷移至高K柵介質(zhì)層211，影響其質(zhì)量從而導(dǎo)致閾值電壓難以控制，最終影響晶體管的性能。所述第一阻擋層221的材料由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上。所述第一阻擋層221的材料可以為TiAlN、TiTaN、TiAlC、TiTaC、WAlN或WAlC。所述第一阻擋層221的形成工藝為原子層沉積工藝，其具體采用的前驅(qū)反應(yīng)物、以及具體描述請參考前述第二阻擋層217的相關(guān)描述，在此不再贅述。請參考圖12，去除層間介質(zhì)層201表面的部分高k柵介質(zhì)層211、第一功函數(shù)層213、刻蝕停止層215、第二阻擋層217、金屬源層219、第一阻擋層221和金屬柵電極層223，使剩余的上述高k柵介質(zhì)層211、第一功函數(shù)層213、刻蝕停止層215、第二阻擋層217、金屬源層219、第一阻擋層221和金屬柵電極層223均位于第一開口或第二開口內(nèi)，并與層間介質(zhì)層201表面齊平；進行退火工藝，使金屬源層219內(nèi)的金屬原子遷移至NMOS區(qū)域的第一功函數(shù)層213（如圖11所示），形成第二功函數(shù)層225。上述去除層間介質(zhì)層201表面的部分高k柵介質(zhì)層211、第一功函數(shù)層213、刻蝕停止層215、第二阻擋層217、金屬源層219、第一阻擋層221和金屬柵電極層223的工藝為化學(xué)機械拋光（CMP）工藝，上述工藝為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。由于本發(fā)明的實施例中在同一步驟中將上述部分高k柵介質(zhì)層211、第一功函數(shù)層213、刻蝕停止層215、第二阻擋層217、金屬源層219、第一阻擋層221和金屬柵電極層223去除，有效節(jié)省了工藝步驟。需要說明的是，在本發(fā)明的其他實施例中，也可以分多次步驟去除上述位于層間介質(zhì)層201表面的各層，例如每沉積完一層就將其層間介質(zhì)層201表面的部分去除。所述第二功函數(shù)層225用于后續(xù)調(diào)整NMOS管的功函數(shù)，調(diào)節(jié)其閾值電壓。所述第二功函數(shù)層225由金屬原子遷移至第一功函數(shù)層213后形成。本發(fā)明的實施例中，化學(xué)機械拋光后進行退火步驟，使TiAl中的Al遷移至TiN中，形成材料為TiAlN的第二功函數(shù)層225。優(yōu)選的，可在向半導(dǎo)體襯底200摻雜離子，并退火激活上述離子形成NMOS管的源區(qū)和漏區(qū)時，退火形成第二功函數(shù)層225，有效節(jié)省了工藝步驟。需要說明的是，在本發(fā)明的其他實施例中，還可以在形成金屬源層219后即進行退火步驟，使金屬源層219內(nèi)的金屬原子遷移至第一功函數(shù)層213內(nèi)形成第二功函數(shù)層。也可以在不影響晶體管性能的情況下，將退火形成第二功函數(shù)層225的步驟與其他退火步驟相結(jié)合，以節(jié)省工藝步驟，在此不再贅述。需要說明的是，由于第一阻擋層221其內(nèi)部呈無定形態(tài)，阻斷了金屬原子遷移的道路，有效避免了后續(xù)退火步驟對第一功函數(shù)層213、第二功函數(shù)層225，以及高K柵介質(zhì)層造成的影響，使得晶體管的閾值電壓易于調(diào)節(jié)，晶體管的性能優(yōu)越。上述步驟完成后，本發(fā)明實施例的晶體管的形成步驟完成。由于形成了無定形態(tài)的第一阻擋層，形成的晶體管的第一功函數(shù)層和第二功函數(shù)層的質(zhì)量好。并且，在PMOS區(qū)域的高K柵介質(zhì)層表面形成了第二阻擋層，后續(xù)退火形成第二功函數(shù)層時，可避免第一功函數(shù)層的質(zhì)量受到影響，形成的晶體管的閾值電壓較易控制，并且晶體管的形成工藝簡單。請繼續(xù)參考圖12，發(fā)明人還提供了一種晶體管，包括：包括PMOS區(qū)域I和NMOS區(qū)域II的半導(dǎo)體襯底200；位于所述半導(dǎo)體襯底200表面的層間介質(zhì)層201，所述層間介質(zhì)層201內(nèi)具有貫穿其厚度的第一開口（未標示）和第二開口（未標示），其中第一開口位于PMOS區(qū)域I，第二開口位于NMOS區(qū)域II；覆蓋所述第一開口底部和側(cè)壁、并覆蓋第二開口底部和側(cè)壁的高K柵介質(zhì)層211；覆蓋PMOS區(qū)域I的高K柵介質(zhì)層211表面的第一功函數(shù)層213，覆蓋NMOS區(qū)域II的高K柵介質(zhì)層211表面的第二功函數(shù)層225；覆蓋所述第一功函數(shù)層213和第二功函數(shù)層225表面的第一阻擋層221，所述第一阻擋層221的材料內(nèi)部為無定形態(tài)；覆蓋所述第一阻擋層221表面的金屬柵電極層223，所述金屬柵電極層223與所述層間介質(zhì)層201表面齊平。其中，所述第一阻擋層由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上，所述第一阻擋層的材料為TiAlN、TiTaN、TiAlC、TiTaC、WAlN或WAlC；所述第二功函數(shù)層225的材料為第一功函數(shù)層213的材料的基礎(chǔ)上加入金屬原子，所述第一功函數(shù)層213的材料為氮化鈦，所述第二功函數(shù)層225的材料為氮鋁化鈦。在本發(fā)明的實施例中，所述晶體管還包括：位于所述第一功函數(shù)層213表面但暴露出第二功函數(shù)層225表面的第二阻擋層217，所述第二阻擋層217的材料內(nèi)部為無定形態(tài)。與第一阻擋層類似，所述第二阻擋層由至少三種元素組成，且這三種元素的原子半徑之間相差12%以上，所述第二阻擋層的材料為TiAlN、TiTaN、TiAlC、TiTaC、WAlN或WAlC。需要說明的是，在本發(fā)明的實施例中，還包括：覆蓋所述第一功函數(shù)層213和第二功函數(shù)層225表面的刻蝕停止層215；覆蓋第二阻擋層217和NMOS區(qū)域II的刻蝕停止層215表面的金屬源層219。其中，所述刻蝕停止層215的材料為氮化鉭，所述金屬源層219的材料為TiAl。需要說明的是，更多關(guān)于所述晶體管的相關(guān)描述，請參考前述晶體管的形成方法中的相關(guān)描述，在此不再贅述。本發(fā)明實施例的晶體管，由于金屬柵電極層和第一功函數(shù)層、第二功函數(shù)層之間具有無定形態(tài)的第一阻擋層隔離，有效阻止了金屬柵電極層內(nèi)的金屬原子向第一功函數(shù)層、第二功函數(shù)層內(nèi)遷移。因此，形成的第一功函數(shù)層、第二功函數(shù)層的質(zhì)量較好，其對應(yīng)的晶體管的閾值電壓較易控制，晶體管的性能優(yōu)越。綜上，形成晶體管時，形成覆蓋所述第一功函數(shù)層和第二功函數(shù)層表面的第一阻擋層，所述第一阻擋層的材料內(nèi)部為無定形態(tài)，即第一阻擋層的材料內(nèi)原子呈無序狀態(tài)，沒有明顯的晶界存在，后續(xù)可以有效阻止退火過程中金屬柵電極層中的金屬原子的遷移，使得形成的第一功函數(shù)層和第二功函數(shù)層，以及其底部的高K柵介質(zhì)層的質(zhì)量得以保證，晶體管的閾值電壓不會受到影響，從而可形成性能優(yōu)越的晶體管。進一步的，所述第二功函數(shù)層的材料為第一功函數(shù)層的材料的基礎(chǔ)上加入金屬原子，因此可先形成覆蓋所述高K柵介質(zhì)層的第一功函數(shù)層，并在PMOS區(qū)域的第一功函數(shù)層表面形成第二阻擋層，所述第二阻擋層暴露出NMOS區(qū)域的第一功函數(shù)層，然后形成覆蓋第二阻擋層和NMOS區(qū)域的第一功函數(shù)層的金屬源層，之后進行退火形成第二功函數(shù)層。本方案不僅在較少的工藝步驟下形成第一功函數(shù)層和第二功函數(shù)層，并且還可以保證第一功函數(shù)層的質(zhì)量，優(yōu)化形成的晶體管的性能。進一步的，激活離子形成源區(qū)和漏區(qū)的步驟和退火形成第二功函數(shù)層同時進行，有效節(jié)省工藝步驟，降低制造成本。所述晶體管的金屬柵電極層和第一功函數(shù)層、第二功函數(shù)層之間具有無定形態(tài)的第一阻擋層隔離，有效阻止了金屬柵電極層內(nèi)的金屬原子向第一功函數(shù)層、第二功函數(shù)層內(nèi)遷移。因此，形成的第一功函數(shù)層、第二功函數(shù)層的質(zhì)量較好，其對應(yīng)的晶體管的閾值電壓較易控制，晶體管的性能優(yōu)越。進一步的，晶體管的第一功函數(shù)層和金屬源層之間具有無定形態(tài)的第二阻擋層隔離，有效阻止了金屬源層內(nèi)的金屬原子向第一功函數(shù)層內(nèi)遷移，所述第一功函數(shù)層的質(zhì)量進一步得到保證。因此，晶體管的閾值電壓更易控制，晶體管的性能進一步提高。上述通過實施例的說明，應(yīng)能使本領(lǐng)域?qū)I(yè)技術(shù)人員更好地理解本發(fā)明，并能夠再現(xiàn)和使用本發(fā)明。本領(lǐng)域的專業(yè)技術(shù)人員根據(jù)本文中所述的原理可以在不脫離本發(fā)明的實質(zhì)和范圍的情況下對上述實施例作各種變更和修改是顯而易見的。因此，本發(fā)明不應(yīng)被理解為限制于本文所示的上述實施例，其保護范圍應(yīng)由所附的權(quán)利要求書來界定。