本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種晶體管及其形成方法。

背景技術(shù)：

mos(金屬-氧化物-半導(dǎo)體)晶體管是一種重要的晶體管，mos晶體管的基本結(jié)構(gòu)包括：半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的柵極結(jié)構(gòu)；分別位于柵極結(jié)構(gòu)兩側(cè)半導(dǎo)體襯底中的源漏區(qū)。所述柵極結(jié)構(gòu)包括位于半導(dǎo)體襯底的柵介質(zhì)層和位于柵介質(zhì)層表面的柵電極層。

形成mos晶體管的工藝包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成源漏區(qū)。

在后段工藝中，還包括：形成覆蓋所述柵極結(jié)構(gòu)和半導(dǎo)體襯底的層間介質(zhì)層；形成貫穿所述層間介質(zhì)層的通孔，所述通孔暴露出所述源漏區(qū)的表面；在所述通孔中形成導(dǎo)電插塞。

隨著特征尺寸的進(jìn)一步減小，相鄰柵極結(jié)構(gòu)之間的距離減小，隨之柵極結(jié)構(gòu)兩側(cè)的導(dǎo)電插塞和柵極結(jié)構(gòu)之間的距離越來(lái)越小。使得mos晶體管構(gòu)成的晶體管中，柵電極層和導(dǎo)電插塞之間的隔離性能變差，使得晶體管的電學(xué)性能變差。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問(wèn)題是提供一種晶體管及其形成方法，以提高晶體管的電學(xué)性能。

為解決上述問(wèn)題，本發(fā)明提供一種晶體管的形成方法，包括：提供基底，所述基底表面具有第一層間介質(zhì)層和貫穿第一層間介質(zhì)層的開(kāi)口；在所述開(kāi)口中形成位于所述開(kāi)口側(cè)壁和底部的功函數(shù)層和位于所述功函數(shù)層上的柵電極層；去除所述柵電極層兩側(cè)側(cè)壁的功函數(shù)層，形成凹槽；在所述凹槽中形成保護(hù)層。

可選的，所述保護(hù)層的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。

可選的，所述保護(hù)層的工藝為等離子體增強(qiáng)型化學(xué)氣相沉積工藝、高密度等離子體化學(xué)氣相沉積工藝或等離子體增強(qiáng)原子層沉積工藝。

可選的，所述保護(hù)層的電導(dǎo)率小于所述功函數(shù)層的電導(dǎo)率。

可選的，去除所述柵電極層兩側(cè)側(cè)壁部分的功函數(shù)層，形成凹槽。

可選的，去除所述柵電極層兩側(cè)側(cè)壁全部的功函數(shù)層，形成凹槽。

可選的，還包括：在所述功函數(shù)層和所述柵電極層之間形成阻擋層；去除所述柵電極層兩側(cè)側(cè)壁的功函數(shù)層和阻擋層，形成凹槽。

可選的，還包括：形成覆蓋所述第一層間介質(zhì)層、保護(hù)層和柵電極層的第二層間介質(zhì)層；形成貫穿所述第二層間介質(zhì)層和第一層間介質(zhì)層的通孔，所述通孔暴露出功函數(shù)層、保護(hù)層和柵電極層的兩側(cè)的基底表面；在所述通孔中形成導(dǎo)電插塞。

可選的，所述基底包括第一區(qū)域和第二區(qū)域；所述開(kāi)口包括位于第一區(qū)域的第一開(kāi)口和位于第二區(qū)域的第二開(kāi)口；所述功函數(shù)層包括第一功函數(shù)層和第二功函數(shù)層；所述柵電極層包括第一柵電極層和第二柵電極層；所述凹槽包括第一凹槽和第二凹槽；所述保護(hù)層包括第一保護(hù)層和第二保護(hù)層；在所述開(kāi)口中形成功函數(shù)層和柵電極層的過(guò)程包括：在第一開(kāi)口中形成位于第一開(kāi)口側(cè)壁和底部的第一功函數(shù)層和位于第一功函數(shù)層上的第一柵電極層；在第二開(kāi)口中形成位于第二開(kāi)口側(cè)壁和底部的第二功函數(shù)層和位于第二功函數(shù)層上的第二柵電極層；去除第一柵電極層兩側(cè)側(cè)壁的第一功函數(shù)層，形成第一凹槽；去除第二柵電極層兩側(cè)側(cè)壁的第二功函數(shù)層，形成第二凹槽；在所述凹槽中形成保護(hù)層的過(guò)程為：在第一凹槽中形成第一保護(hù)層；在第二凹槽中形成第二保護(hù)層。

可選的，還包括：在所述第一功函數(shù)層和所述第一柵電極層之間形成第一阻擋層；在所述第二功函數(shù)層和所述第二柵電極層之間形成第二阻擋層；去除所述第一柵電極層兩側(cè)側(cè)壁的第一功函數(shù)層和第一阻擋層，形成第一凹槽；去除所述第二柵電極層兩側(cè)側(cè)壁的第二功函數(shù)層和第二阻擋層，形成第二凹槽。

可選的，在所述第一功函數(shù)層和所述第一區(qū)域的基底之間還形成有第一 柵介質(zhì)層；在所述第二功函數(shù)層和所述第二區(qū)域的基底之間還形成有第二柵介質(zhì)層。

本發(fā)明還提供一種晶體管，包括：基底；第一層間介質(zhì)層，位于所述基底表面；開(kāi)口，貫穿第一層間介質(zhì)層；功函數(shù)層，位于所述開(kāi)口底部和部分側(cè)壁；柵電極層，位于所述開(kāi)口中，且位于所述功函數(shù)層上；保護(hù)層，位于柵電極層兩側(cè)側(cè)壁，且位于所述功函數(shù)層的頂部表面?？蛇x的，保護(hù)層的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。

可選的，所述保護(hù)層的電導(dǎo)率小于所述功函數(shù)層的電導(dǎo)率。

可選的，所述基底包括第一區(qū)域和第二區(qū)域；所述開(kāi)口包括位于第一區(qū)域的第一開(kāi)口和位于第二區(qū)域的第二開(kāi)口；所述功函數(shù)層包括第一功函數(shù)層和第二功函數(shù)層，第一功函數(shù)層位于第一開(kāi)口底部和側(cè)壁，第二功函數(shù)層位于第二開(kāi)口底部和側(cè)壁；所述柵電極層包括第一柵電極層和第二柵電極層，第一柵電極層位于第一開(kāi)口中，且位于第一功函數(shù)層上，第二柵電極層位于第二開(kāi)口中，且位于第二功函數(shù)層上；所述保護(hù)層包括第一保護(hù)層和第二保護(hù)層，第一保護(hù)層位于第一柵電極層兩側(cè)側(cè)壁，且位于第一功函數(shù)層的頂部表面，第二保護(hù)層位于第二柵電極層兩側(cè)側(cè)壁，且位于第二功函數(shù)層的頂部表面。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明提供的晶體管的形成方法中，由于在所述凹槽中形成保護(hù)層，所述保護(hù)層替代了所述柵電極層兩側(cè)側(cè)壁的功函數(shù)層。后續(xù)在功函數(shù)層、保護(hù)層和柵電極層的兩側(cè)形成貫穿第一層間介質(zhì)層和第二層間介質(zhì)層的導(dǎo)電插塞后，使得柵電極層和導(dǎo)電插塞之間的材料包括第一層間介質(zhì)層和保護(hù)層。由于所述保護(hù)層的電導(dǎo)率小于所述功函數(shù)層的電導(dǎo)率，使得保護(hù)層的絕緣性優(yōu)于功函數(shù)層的絕緣性。從而使得柵電極層和導(dǎo)電插塞之間的材料的絕緣性提高，從而更好的隔離了柵電極層和導(dǎo)電插塞。即使得柵電極層和導(dǎo)電插塞之間的隔離性能增強(qiáng)。從而提高了晶體管的電學(xué)性能。

本發(fā)明提供的晶體管，在柵電極層的側(cè)壁具有保護(hù)層，且保護(hù)層位于功函數(shù)層的頂部表面。由于所述保護(hù)層的電導(dǎo)率小于所述功函數(shù)層的電導(dǎo)率， 使得保護(hù)層的絕緣性優(yōu)于功函數(shù)層的絕緣性，提高了晶體管的隔離性能。從而提高了晶體管的電學(xué)性能。

附圖說(shuō)明

圖1是一實(shí)施例中晶體管形成過(guò)程的結(jié)構(gòu)示意圖；

圖2至圖8是本發(fā)明一實(shí)施例中晶體管形成過(guò)程的結(jié)構(gòu)示意圖；

圖9至圖13是本發(fā)明另一實(shí)施例中晶體管形成過(guò)程的結(jié)構(gòu)示意圖。

具體實(shí)施方式

正如背景技術(shù)所述，現(xiàn)有技術(shù)中形成的晶體管的電學(xué)性能較差。

一實(shí)施例中，形成的晶體管，參考圖1，包括：基底，所述基底包括半導(dǎo)體襯底100和位于半導(dǎo)體襯底100表面鰭部120；第一層間介質(zhì)層140，位于基底上；開(kāi)口(未圖示)，貫穿所述第一層間介質(zhì)層140，暴露出部分鰭部120的頂部表面和側(cè)壁；柵介質(zhì)層150，位于所述開(kāi)口的側(cè)壁和底部；功函數(shù)層151，位于柵介質(zhì)層150上；柵電極層152，位于功函數(shù)層151上；第二層間介質(zhì)層180，位于第一層間介質(zhì)層140、柵介質(zhì)層150、功函數(shù)層151和柵電極層152上；導(dǎo)電插塞190，貫穿第一層間介質(zhì)層140和第二層間介質(zhì)層180，且位于柵介質(zhì)層150、功函數(shù)層151和柵電極層152的兩側(cè)。需要說(shuō)明的是，柵介質(zhì)層也可僅位于所述開(kāi)口的底部。

所述柵電極層152和導(dǎo)電插塞190之間的材料包括第一層間介質(zhì)層140、和功函數(shù)層151。

研究發(fā)現(xiàn)，隨著特征尺寸的進(jìn)一步減小，相鄰柵電極層152之間的距離顯著減小，隨之導(dǎo)電插塞190和柵電極層152之間的距離顯著減小。然而施加在柵電極層152和導(dǎo)電插塞190之間的電壓基本不變，使得柵電極層152和導(dǎo)電插塞190之間的電場(chǎng)增強(qiáng)，導(dǎo)致柵電極層152和導(dǎo)電插塞190之間容易擊穿，從而導(dǎo)致導(dǎo)電插塞190和柵電極層152之間的隔離性能降低，降低了晶體管的電學(xué)性能。

在此基礎(chǔ)上，本發(fā)明提供一種晶體管的形成方法，包括：提供基底，所述基底表面具有第一層間介質(zhì)層和貫穿第一層間介質(zhì)層的開(kāi)口；在所述開(kāi)口 中形成位于所述開(kāi)口側(cè)壁和底部的功函數(shù)層和位于所述功函數(shù)層上的柵電極層；去除所述柵電極層兩側(cè)側(cè)壁的功函數(shù)層，形成凹槽；在所述凹槽中形成保護(hù)層。所述方法采用保護(hù)層替代所述柵電極層兩側(cè)側(cè)壁的功函數(shù)層，提高了晶體管的電學(xué)性能。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

所述晶體管可以為平面式的mos晶體管，也可以為鰭式場(chǎng)效應(yīng)晶體管，下面均以晶體管為鰭式場(chǎng)效應(yīng)晶體管為例進(jìn)行說(shuō)明。

圖2至圖8為本發(fā)明一實(shí)施例中晶體管形成過(guò)程的示意圖。

參考圖2，提供基底，所述基底表面形成有偽柵極結(jié)構(gòu)230。

本實(shí)施例中，所述基底包括半導(dǎo)體襯底200和位于半導(dǎo)體襯底200表面的鰭部220。在其它實(shí)施例中，當(dāng)晶體管可以為平面式的mos晶體管，所述基底可以為半導(dǎo)體襯底。

所述半導(dǎo)體襯底200可以是單晶硅、多晶硅或非晶硅；半導(dǎo)體襯底200也可以是硅、鍺、鍺化硅、砷化鎵等半導(dǎo)體材料。本實(shí)施例中，所述半導(dǎo)體襯底200的材料為硅。

所述半導(dǎo)體襯底200表面還形成有隔離結(jié)構(gòu)，隔離結(jié)構(gòu)的表面低于鰭部220的頂部表面，隔離結(jié)構(gòu)用于電學(xué)隔離鰭部220。所述隔離結(jié)構(gòu)的材料包括氧化硅或氮氧化硅。

所述偽柵極結(jié)構(gòu)230橫跨鰭部220，覆蓋部分鰭部220的頂部表面和側(cè)壁。偽柵極結(jié)構(gòu)230包括橫跨鰭部220的偽柵介質(zhì)層231和位于偽柵介質(zhì)層231表面的偽柵電極層232。其中，偽柵介質(zhì)層231位于隔離結(jié)構(gòu)表面、覆蓋部分鰭部220的頂部表面和側(cè)壁。

偽柵電極層232的材料為多晶硅。

若后續(xù)去除偽柵電極層232而形成凹槽，那么形成凹槽后，偽柵介質(zhì)層231構(gòu)成柵介質(zhì)層，故需要偽柵介質(zhì)層231的材料為高k介質(zhì)材料(k大于3.9)；若后續(xù)去除偽柵電極層232和偽柵介質(zhì)層231而形成凹槽，在形成凹槽 后，會(huì)在凹槽的底部和側(cè)壁形成柵介質(zhì)層。那么偽柵介質(zhì)層231的材料為氧化硅。

本實(shí)施例中，以后續(xù)去除偽柵電極層232和偽柵介質(zhì)層231而形成凹槽為示例進(jìn)行說(shuō)明。

繼續(xù)參考圖2，在偽柵極結(jié)構(gòu)230兩側(cè)的鰭部220中形成源漏區(qū)211；形成源漏區(qū)211后，在所述基底上形成覆蓋所述偽柵極結(jié)構(gòu)230側(cè)壁的第一層間介質(zhì)層240。

本實(shí)施例中，在形成源漏區(qū)211之前，還在偽柵極結(jié)構(gòu)230兩側(cè)側(cè)壁形成側(cè)墻210；在偽柵極結(jié)構(gòu)230和側(cè)墻210兩側(cè)的鰭部220中形成源漏區(qū)211；然后在基底上形成覆蓋側(cè)墻210側(cè)壁的第一層間介質(zhì)層240。在其它實(shí)施例中，可以不形成側(cè)墻。

當(dāng)所述晶體管的類型為n型時(shí)，所述源漏區(qū)211的材料為摻雜n型離子的碳硅；當(dāng)所述晶體管的類型為p型時(shí)，所述源漏區(qū)211的材料為摻雜p型離子的鍺硅。

所述第一層間介質(zhì)層240的材料包括氧化硅或者碳氧化硅。

參考圖3，形成第一層間介質(zhì)層240后，去除所述偽柵極結(jié)構(gòu)230(參考圖2)，形成開(kāi)口241。

采用干刻工藝、濕刻工藝或者干刻工藝和濕刻工藝結(jié)合的工藝去除所述偽柵極結(jié)構(gòu)230。

所述開(kāi)口241貫穿第一層間介質(zhì)層240。本實(shí)施例中，所述開(kāi)口241暴露出部分鰭部220的頂部表面和側(cè)壁、以及部分隔離結(jié)構(gòu)的表面。

接著，在所述開(kāi)口241(參考圖3)中形成位于開(kāi)口241側(cè)壁和底部的柵介質(zhì)層、位于所述柵介質(zhì)層上的功函數(shù)層、位于所述功函數(shù)層上的阻擋層、以及位于所述阻擋層上的柵電極層。

需要說(shuō)明的是，在形成柵介質(zhì)層、功函數(shù)層、阻擋層和柵電極層之前，還可以在所述開(kāi)口241的底部形成界面層254(參考圖4)。所述界面層254的材料為氧化硅。形成所述界面層254的工藝為氧化工藝。

形成所述柵介質(zhì)層、功函數(shù)層、阻擋層和柵電極層的方法包括：參考圖4，在所述開(kāi)口241的底部和側(cè)壁、側(cè)墻210的頂部表面以及第一層間介質(zhì)層240的頂部表面形成柵介質(zhì)層250；形成覆蓋所述柵介質(zhì)層250的功函數(shù)層251；形成覆蓋所述功函數(shù)層251的阻擋層252；形成覆蓋所述阻擋層252的柵電極層253；參考圖5，去除高于第一層間介質(zhì)層240頂部表面的柵介質(zhì)層250、功函數(shù)層251、阻擋層252和柵電極層253。

所述柵介質(zhì)層250的材料為高k介質(zhì)材料(k大于3.9)，如hfo2、la2o3、hfsion、hfalo2、zro2、al2o3、la2o3、hfsio4。

所述柵介質(zhì)層250的形成工藝為原子層沉積、等離子體化學(xué)氣相沉積、有機(jī)金屬化學(xué)氣相沉積或等離子體輔助原子層沉積等。

所述功函數(shù)層251用來(lái)調(diào)節(jié)晶體管的功函數(shù)，降低晶體管的閾值電壓，降低功耗。所述功函數(shù)層251的材料可以為ti、ta、tin、tan、tial、tasin、tisin、tialn或taaln。功函數(shù)層251可以采用原子層沉積、等離子體化學(xué)氣相沉積、有機(jī)金屬化學(xué)氣相沉積或等離子體輔助原子層沉積等形成。

本實(shí)施例中，當(dāng)所述晶體管為n型鰭式場(chǎng)效應(yīng)晶體管時(shí)，所述功函數(shù)層251的材料為tial，當(dāng)所述晶體管為p型鰭式場(chǎng)效應(yīng)晶體管時(shí)，所述功函數(shù)層251的材料為tin。

所述阻擋層252的材料包括tin、tac、tan、hfn或zrn。形成阻擋層252的工藝為沉積工藝，如原子層沉積、等離子體化學(xué)氣相沉積、有機(jī)金屬化學(xué)氣相沉積或等離子體輔助原子層沉積等。

本實(shí)施例中，所述阻擋層252的材料為tin。所述阻擋層252能夠阻擋柵電極層253中原子擴(kuò)散至第一層間介質(zhì)層240和柵介質(zhì)層250中。

柵電極層253的材料為al、cu、ag、au、ni、ti、w、wn或wsi。形成柵電極層253的工藝為沉積工藝，如物理氣相沉積工藝或者化學(xué)沉積工藝。

去除高于第一層間介質(zhì)層240頂部表面的柵介質(zhì)層250、功函數(shù)層251、阻擋層252和柵電極層253的工藝可以為化學(xué)機(jī)械研磨工藝或者回刻蝕工藝。

參考圖6，去除所述柵電極層253兩側(cè)側(cè)壁的功函數(shù)層251和阻擋層252， 形成凹槽260。

本實(shí)施例中，以去除所述柵電極層253兩側(cè)側(cè)壁的部分功函數(shù)層251和部分阻擋層252為示例進(jìn)行說(shuō)明，從而形成凹槽260。在其它實(shí)施例中，可以去除所述柵電極層253兩側(cè)側(cè)壁的全部的功函數(shù)層251和全部的阻擋層252，從而形成凹槽。

去除所述柵電極層252兩側(cè)側(cè)壁的功函數(shù)層251和阻擋層252的工藝可以是各向異性干刻工藝或濕法刻蝕工藝。

需要說(shuō)明的是，在其它實(shí)施例中，可以不形成阻擋層，只需去除所述柵電極層兩側(cè)側(cè)壁的功函數(shù)層而形成凹槽。

當(dāng)沒(méi)有形成阻擋層時(shí)，在一個(gè)實(shí)施例中，去除所述柵電極層兩側(cè)側(cè)壁的部分功函數(shù)層而形成凹槽；在另一個(gè)實(shí)施例中，去除所述柵電極層兩側(cè)側(cè)壁的全部功函數(shù)層而形成凹槽。

參考圖7，在所述凹槽260(參考圖6)中形成保護(hù)層270。

所述保護(hù)層270的電導(dǎo)率小于所述功函數(shù)層251的電導(dǎo)率。

所述保護(hù)層270的材料可以是氮化硅、氧化硅、氮氧化硅或碳化硅。

形成保護(hù)層270的方法為：采用沉積工藝，如等離子體增強(qiáng)化學(xué)氣相沉積工藝、等離子體增強(qiáng)原子層沉積工藝、高密度等離子體化學(xué)氣相沉積工藝，在所述凹槽260中、以及第一層間介質(zhì)層240的頂部表面、側(cè)墻210的頂部表面、柵電極層253的頂部表面形成保護(hù)層270；采用回刻蝕工藝或者化學(xué)機(jī)械研磨工藝，去除高于第一層間介質(zhì)層240頂部表面的保護(hù)層270，從而在所述凹槽260中形成保護(hù)層270。

本實(shí)施例中，沉積保護(hù)層270的工藝為等離子體增強(qiáng)化學(xué)氣相沉積工藝。

當(dāng)保護(hù)層270的材料為氧化硅時(shí)，沉積保護(hù)層270采用的等離子體增強(qiáng)化學(xué)氣相沉積工藝的參數(shù)為：采用的反應(yīng)前軀物為正硅酸乙酯(teos)和o2，正硅酸乙酯的流量為4g/min～8g/min，o2的流量為3500sccm～5000sccm，源射頻功率為800瓦～1500瓦，腔室壓強(qiáng)為5torr～10torr，溫度為350攝氏度～410攝氏度。

當(dāng)保護(hù)層270的材料為氮化硅時(shí)，沉積保護(hù)層270采用的等離子體增強(qiáng)化學(xué)氣相沉積工藝的參數(shù)為：采用的氣體為sih2cl2和nh3和n2，sih2cl2的流量為800sccm～1000sccm，nh3的流量為1200sccm～1500sccm，n2的流量為500sccm～1000sccm，源射頻功率為800瓦～1000瓦，腔室壓強(qiáng)為5torr～10torr，溫度為330攝氏度～370攝氏度。

當(dāng)保護(hù)層270的材料為氮氧化硅或碳化硅時(shí)，沉積保護(hù)層270采用的參數(shù)不再詳述。

本實(shí)施例中，所述保護(hù)層270位于柵電極層252兩側(cè)側(cè)壁，且位于功函數(shù)層251和阻擋層252的頂部表面。在其它實(shí)施例中，當(dāng)沒(méi)有形成阻擋層時(shí)，所述保護(hù)層位于柵電極層兩側(cè)側(cè)壁，且位于功函數(shù)層的頂部表面。

參考圖8，形成覆蓋第一層間介質(zhì)層240、柵介質(zhì)層250、保護(hù)層270和柵電極層253的第二層間介質(zhì)層280；形成貫穿所述第二層間介質(zhì)層280和第一層間介質(zhì)層240的通孔(未圖示)，所述通孔暴露出柵介質(zhì)層250、功函數(shù)層251、阻擋層252、保護(hù)層270和柵電極層253的兩側(cè)的基底表面，具體的，所述通孔露出源漏區(qū)211的表面；在所述通孔中形成導(dǎo)電插塞290。

所述第二層間介質(zhì)層280還覆蓋側(cè)墻210。

所述第二層間介質(zhì)層280的材料為氧化硅或者碳氧化硅，本實(shí)施例中，所述第二層間介質(zhì)層280的材料為氧化硅。形成所述第二層間介質(zhì)層280的工藝為沉積工藝，如等離子體增強(qiáng)化學(xué)氣相沉積工藝、等離子體增強(qiáng)化學(xué)氣相沉積工藝、等離子體增強(qiáng)原子層沉積工藝。

需要說(shuō)明的是，若第二層間介質(zhì)層280的材料和保護(hù)層的材料相同，可以在一個(gè)步驟中同時(shí)形成第二層間介質(zhì)層280和保護(hù)層270，簡(jiǎn)化了工藝。

在形成導(dǎo)電插塞290之前，還可以在所述通孔底部形成金屬硅化物層，以降低導(dǎo)電插塞290的源漏區(qū)211的接觸電阻。

由于在所述凹槽中形成保護(hù)層，所述保護(hù)層替代了柵電極層兩側(cè)側(cè)壁的功函數(shù)層。使得柵電極層和導(dǎo)電插塞之間的材料包括第一層間介質(zhì)層和保護(hù)層。由于保護(hù)層的電導(dǎo)率小于功函數(shù)層的電導(dǎo)率，使得保護(hù)層的絕緣性優(yōu)于功函數(shù)層的絕緣性，從而使得柵電極層和導(dǎo)電插塞之間的材料的絕緣性提高。 從而更好的隔離了柵電極層和導(dǎo)電插塞。即使得柵電極層和導(dǎo)電插塞之間的隔離性能增強(qiáng)。從而提高了晶體管的電學(xué)性能。

另外，僅去除了柵電極層兩側(cè)側(cè)壁的功函數(shù)層，而柵電極層底部的功函數(shù)層沒(méi)有發(fā)生變化。而影響晶體管的閾值電壓大小的功函數(shù)層中的區(qū)域?yàn)闁烹姌O層底部的功函數(shù)層，故晶體管的閾值電壓不會(huì)受到影響。

相應(yīng)的，本發(fā)明實(shí)施例還提供一種采用上述方法形成的晶體管，請(qǐng)繼續(xù)參考圖8，包括：基底；第一層間介質(zhì)層240，位于所述基底表面；開(kāi)口241(參考圖3)，貫穿第一層間介質(zhì)層240；功函數(shù)層251，位于所述開(kāi)口241的底部和部分側(cè)壁；柵電極層253，位于所述開(kāi)口241中，且位于所述功函數(shù)層251上；保護(hù)層270，位于柵電極層253兩側(cè)側(cè)壁，且位于功函數(shù)層251的頂部表面。

所述基底包括半導(dǎo)體襯底200和位于半導(dǎo)體襯底表面的鰭部220。所述開(kāi)口241暴露出部分鰭部220的頂部表面和側(cè)壁。

所述保護(hù)層270的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。所述保護(hù)層270的電導(dǎo)率小于所述功函數(shù)層251的電導(dǎo)率。所述保護(hù)層270位于柵電極層253兩側(cè)部分側(cè)壁或者位于柵電極層253兩側(cè)全部側(cè)壁。

本實(shí)施例中，在所述功函數(shù)層251和所述基底之間、以及功函數(shù)層251和第一層間介質(zhì)層240之間還形成有柵介質(zhì)層250；在其它實(shí)施例中，在所述功函數(shù)層和所述基底之間形成有柵介質(zhì)層。

本實(shí)施例中，在柵介質(zhì)層250和基底之間還具有界面層254。在其它實(shí)施例中，可以沒(méi)有界面層。

所述晶體管還包括阻擋層252，所述阻擋層252位于功函數(shù)層251和柵電極層253之間。

由于晶體管包括阻擋層252，所述保護(hù)層270位于柵電極層253兩側(cè)側(cè)壁，且位于功函數(shù)層251和阻擋層252的頂部表面。

所述晶體管還包括：側(cè)墻210，位于所述第一層間介質(zhì)層240和功函數(shù)層251之間，具體的，所述側(cè)墻210位于第一層間介質(zhì)層240和柵介質(zhì)層250之 間；源漏區(qū)211，位于柵介質(zhì)層250、功函數(shù)層251、保護(hù)層270、阻擋層252、柵電極層253和側(cè)墻210的兩側(cè)的鰭部220中；第二層間介質(zhì)層280，覆蓋第一層間介質(zhì)層240、側(cè)墻210、柵介質(zhì)層250、保護(hù)層270和柵電極層253；導(dǎo)電插塞290，貫穿第一層間介質(zhì)層240和第二層間介質(zhì)層280，位于源漏區(qū)211上。

本發(fā)明提供的晶體管，在柵電極層的側(cè)壁具有保護(hù)層，且保護(hù)層位于功函數(shù)層的頂部表面。由于所述保護(hù)層的電導(dǎo)率小于所述功函數(shù)層的電導(dǎo)率，使得保護(hù)層的絕緣性優(yōu)于功函數(shù)層的絕緣性，提高了導(dǎo)電插塞和柵電極層之間的隔離性能。從而提高了晶體管的電學(xué)性能。

本發(fā)明另一實(shí)施例還提供一種晶體管的形成方法，包括：提供基底，所述基底包括第一區(qū)域和第二區(qū)域，所述基底表面具有第一層間介質(zhì)層和貫穿第一層間介質(zhì)層的開(kāi)口，所述開(kāi)口包括位于第一區(qū)域的第一開(kāi)口和位于第二區(qū)域的第二開(kāi)口；在所述第一開(kāi)口中形成位于第一開(kāi)口側(cè)壁和底部的第一功函數(shù)層和位于第一功函數(shù)層上的第一柵電極層；在所述第二開(kāi)口中形成位于第二開(kāi)口側(cè)壁和底部的第二功函數(shù)層和位于第二功函數(shù)層上的第二柵電極層；去除第一柵電極層兩側(cè)側(cè)壁的第一功函數(shù)層，形成第一凹槽；去除第二柵電極層兩側(cè)側(cè)壁的第二功函數(shù)層，形成第二凹槽；在所述第一凹槽中形成第一保護(hù)層；在所述第二凹槽中形成第二保護(hù)層。

圖9至圖13是本發(fā)明另一實(shí)施例中晶體管形成過(guò)程的結(jié)構(gòu)示意圖。

參考圖9，提供基底，所述基底包括第一區(qū)域(i區(qū)域)和第二區(qū)域(ⅱ區(qū)域)，所述基底表面具有偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)包括位于第一區(qū)域基底表面的第一偽柵極結(jié)構(gòu)1300和位于第二區(qū)域基底表面的有第二偽柵極結(jié)構(gòu)1330。

所述第一區(qū)域用于形成第一鰭式場(chǎng)效應(yīng)晶體管，所述第二區(qū)域用于形成第二鰭式場(chǎng)效應(yīng)晶體管，第一鰭式場(chǎng)效應(yīng)晶體管的類型和第二鰭式場(chǎng)效應(yīng)晶體管的類型相反。本實(shí)施例中，以第一鰭式場(chǎng)效應(yīng)晶體管為n型，第二鰭式場(chǎng)效應(yīng)晶體管為p型為例說(shuō)明。

所述基底包括半導(dǎo)體襯底1000和位于半導(dǎo)體襯底1000表面的鰭部。在 其它實(shí)施例中，當(dāng)晶體管可以為平面式的mos晶體管，所述基底可以為半導(dǎo)體襯底。

所述鰭部包括位于第一區(qū)域的第一鰭部1210和位于第二區(qū)域的第二鰭部1220。

所述半導(dǎo)體襯底1000表面還形成有隔離結(jié)構(gòu)，隔離結(jié)構(gòu)的表面低于第一鰭部1210和第二鰭部1220的頂部表面，隔離結(jié)構(gòu)用于電學(xué)隔離第一鰭部1210和第二鰭部1220。所述隔離結(jié)構(gòu)的材料包括氧化硅或氮氧化硅。

所述偽柵極結(jié)構(gòu)橫跨鰭部，覆蓋部分鰭部的頂部表面和側(cè)壁。

具體的，第一偽柵極結(jié)構(gòu)1300橫跨第一鰭部1210、覆蓋部分第一鰭部1210的頂部表面和側(cè)壁；第二偽柵極結(jié)構(gòu)1330橫跨第二鰭部1220，覆蓋部分第二鰭部1220的頂部表面和側(cè)壁。

所述第一偽柵極結(jié)構(gòu)1300包括橫跨第一鰭部1210的第一偽柵介質(zhì)層1310和位于第一偽柵介質(zhì)層1310表面的第一偽柵電極層1320；所述第二偽柵極結(jié)構(gòu)1330包括橫跨第二鰭部1220的第二偽柵介質(zhì)層1340和位于第二偽柵介質(zhì)層1340表面的第二偽柵電極層1350。

其中，第一偽柵介質(zhì)層1310位于第一區(qū)域的隔離結(jié)構(gòu)表面、覆蓋部分第一鰭部1210的頂部表面和側(cè)壁；第二偽柵介質(zhì)層1340位于第二區(qū)域的隔離結(jié)構(gòu)表面、覆蓋部分第二鰭部1220的頂部表面和側(cè)壁。

所述第一偽柵電極層1320和第二偽柵電極層1350的材料為多晶硅。

若后續(xù)去除第一偽柵介質(zhì)層1310而形成第一凹槽，去除第二偽柵介質(zhì)層1340而形成第二凹槽，那么形成第一凹槽和第二凹槽后，第一偽柵介質(zhì)層1310構(gòu)成第一柵介質(zhì)層，第二偽柵介質(zhì)層1340構(gòu)成第二柵介質(zhì)層，故需要第一偽柵介質(zhì)層1310和第二偽柵介質(zhì)層1340的材料為高k介質(zhì)材料(k大于3.9)。

若后續(xù)去除第一偽柵介質(zhì)層1310和第一偽柵電極層1320而形成第一凹槽，去除第二偽柵介質(zhì)層1340和第二偽柵電極層1350而形成第二凹槽，在形成第一凹槽和第二凹槽后，會(huì)在第一凹槽的底部和側(cè)壁形成第一柵介質(zhì)層，在第二凹槽的底部和側(cè)壁形成第二柵介質(zhì)層。那么第一偽柵介質(zhì)層1310和第 二偽柵介質(zhì)層1340的材料為氧化硅。

后續(xù)以去除第一偽柵介質(zhì)層1310和第一偽柵電極層1320而形成第一凹槽，去除第二偽柵介質(zhì)層1340和第二偽柵電極層1350而形成第二凹槽為示例進(jìn)行說(shuō)明。

繼續(xù)參考圖9，在所述第一偽柵極結(jié)構(gòu)1300兩側(cè)的第一鰭部1210中形成第一源漏區(qū)1130；在所述第二偽柵極結(jié)構(gòu)1330兩側(cè)的第二鰭部1220中形成第二源漏區(qū)1140；形成所述第一源漏區(qū)1130和第二源漏區(qū)1140后，在所述基底上形成覆蓋第一偽柵極結(jié)構(gòu)1300側(cè)壁和第二偽柵極結(jié)構(gòu)1330側(cè)壁的第一層間介質(zhì)層1400。

本實(shí)施例中，在形成第一源漏區(qū)1130和第二源漏區(qū)1140之前，還在第一偽柵極結(jié)構(gòu)1300兩側(cè)側(cè)壁形成第一側(cè)墻1110，在第二偽柵極結(jié)構(gòu)1330兩側(cè)側(cè)壁形成第二側(cè)墻1120；然后在第一偽柵極結(jié)構(gòu)1300和第一側(cè)墻1110兩側(cè)的第一鰭部1210中形成第一源漏區(qū)1130，在第二偽柵極結(jié)構(gòu)1330和第二側(cè)墻1120兩側(cè)的第二鰭部1220中形成第二源漏區(qū)1140；之后在基底上形成覆蓋第一側(cè)墻1110側(cè)壁和第二側(cè)墻1120側(cè)壁的第一層間介質(zhì)層1400。在其它實(shí)施例中，可以不形成第一側(cè)墻和第二側(cè)墻。

由于第一區(qū)域中形成的晶體管為n型，所以第一源漏區(qū)1130的材料為摻雜n型離子的碳硅；由于第二區(qū)域的晶體管為p型，所以第二源漏區(qū)1140的材料為摻雜p型離子的鍺硅。

第一層間介質(zhì)層1400的材料包括氧化硅或者碳氧化硅。

參考圖10，去除偽柵極結(jié)構(gòu)(參考圖9)，形成開(kāi)口。

具體的，去除第一偽柵極結(jié)構(gòu)1300，形成第一開(kāi)口1410；去除第二偽柵極結(jié)構(gòu)1330，形成第二開(kāi)口1420。第一開(kāi)口1410和第二開(kāi)口1420構(gòu)成開(kāi)口。

去除第一偽柵極結(jié)構(gòu)1300和第二偽柵極結(jié)構(gòu)1330的工藝參照去除偽柵極結(jié)構(gòu)230的工藝，不再詳述。

第一開(kāi)口1410和第二開(kāi)口1420貫穿第一層間介質(zhì)層1400。

本實(shí)施例中，所述第一開(kāi)口1410暴露出部分第一鰭部1210的表面和第 一區(qū)域部分隔離結(jié)構(gòu)的表面；所述第二開(kāi)口1420暴露出部分第二鰭部1220的表面和第二區(qū)域部分隔離結(jié)構(gòu)的表面。

參考圖11，在所述第一開(kāi)口1410(參考圖10)中形成位于第一開(kāi)口1410側(cè)壁和底部的第一柵介質(zhì)層1500、位于第一柵介質(zhì)層1500上的第一功函數(shù)層1510、位于第一功函數(shù)層1510上的第一阻擋層1502和位于第一阻擋層1502上的第一柵電極層1520；在第二開(kāi)口1420(參考圖10)中形成位于第二開(kāi)口1420側(cè)壁和底部的第二柵介質(zhì)層1530、位于第二柵介質(zhì)層1530上的第二功函數(shù)層1540、位于第二功函數(shù)層1540上的第二阻擋層1504和位于第二阻擋層1504上的第二柵電極層1550。

需要說(shuō)明的是，在形成第一柵介質(zhì)層1500、第二柵介質(zhì)層1530、第一功函數(shù)層1510、第二功函數(shù)層1540、第一阻擋層1502、第二阻擋層1504、第一柵電極層1520和第二柵電極層1550之前，還可以在所述第一開(kāi)口1410的底部形成第一界面層1501，在所述第二開(kāi)口1420的底部形成第二界面層1503。所述第一界面層1501和第二界面層1503的材料為氧化硅。

第一柵介質(zhì)層1500和第二柵介質(zhì)層1530構(gòu)成柵介質(zhì)層，第一功函數(shù)層1510和第二功函數(shù)層1540構(gòu)成功函數(shù)層，第一阻擋層1502和第二阻擋層1504構(gòu)成阻擋層，第一柵電極層1520和第二柵電極層155構(gòu)成柵電極層。

由于第一鰭式場(chǎng)效應(yīng)晶體管和第二鰭式場(chǎng)效應(yīng)晶體管的類型相反，故第一功函數(shù)層1510的功函數(shù)值和第二功函數(shù)層1540的功函數(shù)值不同。

具體的，在第一開(kāi)口1410側(cè)壁和底部、第二開(kāi)口1420側(cè)壁和底部、第一側(cè)墻1110和第二側(cè)墻1120的頂部表面、以及第一層間介質(zhì)層1400的頂部表面形成柵介質(zhì)材料層(未圖示)；形成覆蓋所述柵介質(zhì)材料層的第一功函數(shù)材料層(未圖示)；去除第一區(qū)域的第一功函數(shù)材料層，保留第二區(qū)域的第一功函數(shù)材料層；去除第一區(qū)域的第一功函數(shù)材料層后，形成覆蓋第一區(qū)域和第二區(qū)域的第二功函數(shù)材料層(未圖示)；形成覆蓋第二功函數(shù)材料層的第三功函數(shù)層；形成覆蓋第三功函數(shù)材料層的阻擋材料層；形成覆蓋所述阻擋材料層的柵電極材料層；去除高于第一層間介質(zhì)層1400頂部表面的柵介質(zhì)材料層、第一功函數(shù)材料層、第二功函數(shù)材料層、第三功函數(shù)材料層、阻擋材料 層和柵電極材料層。從而在第一開(kāi)口1410中形成第一柵介質(zhì)層1500、第一功函數(shù)層1510、第一阻擋層1502和第一柵電極層1520，在第二開(kāi)口1420中形成第二柵介質(zhì)層1530、第二功函數(shù)層1540、第二阻擋層1504和第二柵電極層1550。

需要說(shuō)明的是，第一開(kāi)口1410中的第二功函數(shù)材料層和第三功函數(shù)層構(gòu)成第一功函數(shù)層1510，第二開(kāi)口1420中的第一功函數(shù)材料層、第二功函數(shù)材料層和第三功函數(shù)層構(gòu)成第二功函數(shù)層1540。第一柵介質(zhì)層1500和第二柵介質(zhì)層1530對(duì)應(yīng)柵介質(zhì)材料層；第一阻擋層1502和第二阻擋層1504對(duì)應(yīng)阻擋材料層；第一柵電極層1520和第二柵電極層1550對(duì)應(yīng)柵電極材料層。

所述第一柵介質(zhì)層1500和第二柵介質(zhì)層1530的材料為高k介質(zhì)材料(k大于3.9)，如hfo2、la2o3、hfsion、hfalo2、zro2、al2o3、la2o3、hfsio4。

所述第一功函數(shù)材料層、第二功函數(shù)材料層、第三功函數(shù)材料層的材料可以為ti、ta、tin、tan、tial、tasin、tisin、tialn或taaln。另外，所述第一功函數(shù)材料層和第二功函材料層的材料相同，且與第三功函數(shù)材料層的材料不同。本實(shí)施例中，第一功函數(shù)材料層和第二功函數(shù)材料層的材料為tin；第三功函數(shù)材料層的材料為tial。

所述第一阻擋層1502和第二阻擋層1504的材料為tin、tac、tan、hfn或zrn。所述第一阻擋層1502能夠阻擋第一柵電極層1520中原子擴(kuò)散至第一層間介質(zhì)層1400和第一柵介質(zhì)層1500中，第二阻擋層1504能夠阻擋第二柵電極層1550中原子擴(kuò)散至第一層間介質(zhì)層1400和第二柵介質(zhì)層1530中。

所述第一柵電極層1520和第二柵電極層1550的材料為al、cu、ag、au、ni、ti、w、wn或wsi。

接著，去除第一柵電極層1520兩側(cè)側(cè)壁的第一功函數(shù)層1510和第一阻擋層1502，形成第一凹槽；去除第二柵電極層1550兩側(cè)側(cè)壁的第二功函數(shù)層1540和第二阻擋層1504，形成第二凹槽。

去除第一柵電極層1520兩側(cè)側(cè)壁的第一功函數(shù)層1510和第一阻擋層1502的工藝、以及去除第二柵電極層1550兩側(cè)側(cè)壁的第二功函數(shù)層1540和第二阻擋層1504的工藝為各向異性干刻工藝或者濕法刻蝕工藝。

可以同時(shí)形成第一凹槽和第二凹槽，也可以在不同步驟中分別形成第一凹槽和第二凹槽。

本實(shí)施例中，參考圖12，以去除第一柵電極層1520兩側(cè)側(cè)壁的部分第一功函數(shù)層1510和部分第一阻擋層1502、去除第二柵電極層1550兩側(cè)側(cè)壁的部分的第二功函數(shù)層1540和部分第二阻擋層1504為例進(jìn)行說(shuō)明，從而在第一區(qū)域形成第一凹槽1610，在第二區(qū)域形成第二凹槽1620。

在其它實(shí)施例中，去除第一柵電極層1520兩側(cè)側(cè)壁的全部第一功函數(shù)層1510和全部第一阻擋層1502，形成第一凹槽，去除第二柵電極層1550兩側(cè)側(cè)壁的全部第二功函數(shù)層1540和全部第二阻擋層1504，形成第二凹槽。

需要說(shuō)明的是，在其它實(shí)施例中，可以不形成第一阻擋層和第二阻擋層，那么只需去除所述第一柵電極層兩側(cè)側(cè)壁的第一功函數(shù)層而形成第一凹槽，只需去除第二柵電極層兩側(cè)側(cè)壁的第二功函數(shù)層而形成第二凹槽。

當(dāng)沒(méi)有形成第一阻擋層和第二阻擋層時(shí)，在一個(gè)實(shí)施例中，去除所述第一柵電極層兩側(cè)側(cè)壁的部分第一功函數(shù)層而形成第一凹槽，去除所述第二柵電極層兩側(cè)側(cè)壁的部分第二功函數(shù)層而形成第二凹槽；在另一個(gè)實(shí)施例中，去除所述第一柵電極層兩側(cè)側(cè)壁的全部第一功函數(shù)層而形成第一凹槽，去除所述第二柵電極層兩側(cè)側(cè)壁的全部第二功函數(shù)層而形成第二凹槽。

接著，參考圖13，在所述第一凹槽1610中形成第一保護(hù)層1710；在所述第二凹槽1620中形成第二保護(hù)層1720。

第一保護(hù)層1710和第二保護(hù)層1720構(gòu)成保護(hù)層。形成第一保護(hù)層1710和第二保護(hù)層1720的工藝參照形成保護(hù)層270的工藝，不再詳述。

第一保護(hù)層1710的電導(dǎo)率小于第一功函數(shù)層1510的電導(dǎo)率，第二保護(hù)層1720的電導(dǎo)率小于第二功函數(shù)層1540的電導(dǎo)率。第一保護(hù)層1710和第二保護(hù)層1720的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。

第一保護(hù)層1710位于第一柵電極層1520兩側(cè)側(cè)壁，且位于第一功函數(shù)層1510和第一阻擋層1502的頂部表面，第二保護(hù)層1720位于第二柵電極層1550兩側(cè)側(cè)壁，且位于第二功函數(shù)層1540和第二阻擋層1504的頂部表面。

在其它實(shí)施例中，當(dāng)沒(méi)有形成第一阻擋層和第二阻擋層時(shí)，所述第一保護(hù)層位于第一柵電極層兩側(cè)側(cè)壁，且位于第一功函數(shù)層的頂部表面，所述第二保護(hù)層位于第二柵電極層兩側(cè)側(cè)壁，且位于第二功函數(shù)層的頂部表面。

接著，形成覆蓋所述第一層間介質(zhì)層1400、第一柵介質(zhì)層1500、第二柵介質(zhì)層1530、第一保護(hù)層1710、第二保護(hù)層1720、第一柵電極層1520和第二柵電極層1550的第二層間介質(zhì)層(未圖示)。

所述第二層間介質(zhì)層還覆蓋第一側(cè)墻1110和第二側(cè)墻1120。

若第二層間介質(zhì)層的材料和第一保護(hù)層1710、第二保護(hù)層1720的材料相同，可以在同一個(gè)沉積步驟中同時(shí)形成第二層間介質(zhì)層、第一保護(hù)層1710、第二保護(hù)層1720，簡(jiǎn)化了工藝。

形成第二層間介質(zhì)層后，在第一區(qū)域形成貫穿所述第二層間介質(zhì)層和第一層間介質(zhì)層1400的第一通孔(未圖示)，所述第一通孔暴露出第一柵介質(zhì)層1500、第一功函數(shù)層1510、第一阻擋層1502、第一保護(hù)層1710和第一柵電極層1520兩側(cè)的基底表面；具體的，所述第一通孔暴露出第一源漏區(qū)1130的表面；

在第二區(qū)域形成貫穿所述第二層間介質(zhì)層和第一層間介質(zhì)層1400的第二通孔(未圖示)，所述第二通孔暴露出第二柵介質(zhì)層1530、第二功函數(shù)層1540、第二阻擋層1504、第二保護(hù)層1720和第二柵電極層1550兩側(cè)的基底表面；具體的，所述第二通孔暴露出第二源漏區(qū)1140的表面。

形成所述第一通孔和第二通孔后，在所述第一通孔中形成第一導(dǎo)電插塞；在所述第二通孔中形成第二導(dǎo)電插塞。

由于在第一凹槽中形成了第一保護(hù)層，在第二凹槽中形成了第二保護(hù)層，使得第一保護(hù)層替代了第一柵電極層兩側(cè)側(cè)壁的第一功函數(shù)層，第二保護(hù)層替代了第二柵電極層兩側(cè)側(cè)壁的第二功函數(shù)層。使得第一柵電極層和第一導(dǎo)電插塞之間的材料包括第一層間介質(zhì)層和第一保護(hù)層，第二柵電極層和第二導(dǎo)電插塞之間的材料包括第一層間介質(zhì)層和第二保護(hù)層。由于第一保護(hù)層的電導(dǎo)率小于第一功函數(shù)層的電導(dǎo)率，第二保護(hù)層的電導(dǎo)率小于第二功函數(shù)層的電導(dǎo)率，使第一保護(hù)層的絕緣性優(yōu)于第一功函數(shù)層的絕緣性，第二保護(hù)層 的絕緣性優(yōu)于第二功函數(shù)層的絕緣性。從而使得第一柵電極層和第一導(dǎo)電插塞之間的材料的絕緣性提高，第二柵電極層和第二導(dǎo)電插塞之間的絕緣性提高。從而更好的隔離了第一柵電極層和第一導(dǎo)電插塞，更好的隔離了第二柵電極層和第二導(dǎo)電插塞。從而提高了晶體管的電學(xué)性能。

另外，僅去除了第一柵電極層兩側(cè)側(cè)壁的第一功函數(shù)層，以及第二柵電極層兩側(cè)側(cè)壁的第二功函數(shù)層，而第一柵電極層底部的第一功函數(shù)層沒(méi)有發(fā)生變化，第二柵電極層底部的第二功函數(shù)層沒(méi)有發(fā)生變化。而影響第一區(qū)域的晶體管的閾值電壓大小的第一功函數(shù)層中的區(qū)域位于第一柵電極層底部，故第一區(qū)域的晶體管的閾值電壓不會(huì)受到影響。影響第二區(qū)域的晶體管的閾值電壓大小的第二功函數(shù)層中的區(qū)域位于第二柵電極層底部，故第二區(qū)域的晶體管的閾值電壓不會(huì)受到影響。

相應(yīng)的，本發(fā)明另一實(shí)施例提供了一種由上述方法形成的晶體管，參考圖13，包括：

基底，所述基底包括第一區(qū)域(i區(qū)域)和第二區(qū)域(ⅱ區(qū)域)；第一層間介質(zhì)層1400，位于所述基底表面；

開(kāi)口，貫穿第一層間介質(zhì)層1400，所述開(kāi)口包括位于第一區(qū)域的第一開(kāi)口1410(參考圖10)和位于第二區(qū)域的第二開(kāi)口1420(參考圖10)；

功函數(shù)層，所述功函數(shù)層包括第一功函數(shù)層1510和第二功函數(shù)層1540，第一功函數(shù)層1510位于第一開(kāi)口1410的底部和部分側(cè)壁，第二功函數(shù)層1540位于第二開(kāi)口1420的底部和部分側(cè)壁；

柵電極層，所述柵電極層包括第一柵電極層1520和第二柵電極層1550，所述第一柵電極層1520位于第一開(kāi)口1410中，且位于第一功函數(shù)層1510上，第二柵電極層1550位于第二開(kāi)口1420中，且位于第二功函數(shù)層1540上；

保護(hù)層，所述保護(hù)層包括第一保護(hù)層1710和第二保護(hù)層1720，第一保護(hù)層1710位于第一柵電極層1520兩側(cè)側(cè)壁，且位于第一功函數(shù)層1510的頂部表面，第二保護(hù)層1720位于第二柵電極層1550兩側(cè)側(cè)壁，且位于第二功函數(shù)層1540的頂部表面。

所述基底包括半導(dǎo)體襯底1000和位于半導(dǎo)體襯底1000表面的鰭部。所 述鰭部包括位于第一區(qū)域的第一鰭部1210和位于第二區(qū)域的第二鰭部1220。

所述第一開(kāi)口1410暴露出部分第一鰭部1210的頂部表面和側(cè)壁；第二開(kāi)口1420暴露出部分第二鰭部1220的頂部表面和側(cè)壁。

所述第一保護(hù)層1710和第二保護(hù)層1720的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。

所述第一保護(hù)層1710的電導(dǎo)率小于第一功函數(shù)層1510的電導(dǎo)率，所述第二保護(hù)層1720的電導(dǎo)率小于第二功函數(shù)層1540的電導(dǎo)率。

所述第一保護(hù)層1710位于第一柵電極層1520兩側(cè)部分側(cè)壁或者位于第一柵電極層1520兩側(cè)全部側(cè)壁；所述第二保護(hù)層1720位于第二柵電極層1550兩側(cè)部分側(cè)壁或者位于第二柵電極層1550兩側(cè)全部側(cè)壁。

在所述第一功函數(shù)層1510和第一區(qū)域的基底之間、以及第一功函數(shù)層1510和第一層間介質(zhì)層1400之間還形成有第一柵介質(zhì)層1500，在第二功函數(shù)層1540和第二區(qū)域的基底之間、以及第二功函數(shù)層1540和第一層間介質(zhì)層1400之間還形成有第二柵介質(zhì)層1530。在其它實(shí)施例中，在第一功函數(shù)層和所述第一區(qū)域的基底之間形成有第一柵介質(zhì)層，在第二功函數(shù)層和第二區(qū)域的基底之間形成有第二柵介質(zhì)層。

在第一柵介質(zhì)層1400和第一區(qū)域的基底之間還具有第一界面層1501，在第二柵介質(zhì)層1530和第二區(qū)域的基底之間還具有第二界面層1503。在其它實(shí)施例中，可以沒(méi)有第一界面層1501和第二界面層1503。

所述晶體管還可以包括阻擋層，所述阻擋層包括第一阻擋層1502和第二阻擋層1504，第一阻擋層1502位于第一功函數(shù)層1510和第一柵電極層1520之間，第二阻擋層1504位于第二功函數(shù)層1540和第二柵電極層1550之間。

由于晶體管包括第一阻擋層1502和第二阻擋層1504，第一保護(hù)層1710位于第一柵電極層1520兩側(cè)側(cè)壁，且位于第一功函數(shù)層1510和第一阻擋層1502的頂部表面，第二保護(hù)層1720位于第二柵電極層1550兩側(cè)側(cè)壁，且位于第二功函數(shù)層1540和第二阻擋層1504的頂部表面。

所述晶體管還包括：

第一側(cè)墻1110，位于第一區(qū)域的第一層間介質(zhì)層1400和第一功函數(shù)層1510之間，具體的，第一側(cè)墻1110位于第一層間介質(zhì)層1400和第一柵介質(zhì)層1500之間；第二側(cè)墻1120，位于第二區(qū)域的第一層間介質(zhì)層1400和第二功函數(shù)層1540之間，具體的，第二側(cè)墻1120位于第一層間介質(zhì)層1400和第二柵介質(zhì)層1530之間；

第一源漏區(qū)1130，位于第一柵介質(zhì)層1500、第一功函數(shù)層1510、第一保護(hù)層1710、第一阻擋層1502、第一柵電極層1520和第一側(cè)墻1110的兩側(cè)的第一鰭部1210中；第二源漏區(qū)1140，位于第二柵介質(zhì)層1530、第二功函數(shù)層1540、第二保護(hù)層1720、第二阻擋層1504、第二柵電極層1550和第二側(cè)墻1120兩側(cè)的第二鰭部1220中；

第二層間介質(zhì)層(未圖示)，覆蓋第一層間介質(zhì)層1400、第一側(cè)墻1110、第二側(cè)墻1120、第一柵介質(zhì)層1500、第二柵介質(zhì)層1530、第一保護(hù)層1710、第二保護(hù)層1720、第一柵電極層1520和第二柵電極層1550；

第一導(dǎo)電插塞(未圖示)，貫穿第一區(qū)域的第一層間介質(zhì)層240和第二層間介質(zhì)層，位于第一源漏區(qū)1130上；第二導(dǎo)電插塞(未圖示)，貫穿第二區(qū)域的第一層間介質(zhì)層240和第二層間介質(zhì)層，位于第二源漏區(qū)1140上。

本發(fā)明另一實(shí)施例中提供的晶體管，第一柵電極層的側(cè)壁具有第一保護(hù)層，且第一保護(hù)層位于第一功函數(shù)層的頂部表面，第二柵電極層的側(cè)壁具有第二保護(hù)層，且第二保護(hù)層位于第二功函數(shù)層的頂部表面。由于所述第一保護(hù)層的電導(dǎo)率小于所述第一功函數(shù)層的電導(dǎo)率，使得第一保護(hù)層的絕緣性優(yōu)于第一功函數(shù)層的絕緣性；由于所述第二保護(hù)層的電導(dǎo)率小于所述第二功函數(shù)層的電導(dǎo)率，使得第二保護(hù)層的絕緣性優(yōu)于第二功函數(shù)層的絕緣性。提高了第一導(dǎo)電插塞和第一柵電極層之間的隔離性能，提高了第二導(dǎo)電插塞和第二柵電極層之間的隔離性能。從而提高了晶體管的電學(xué)性能。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。