一種mos晶體管的制作方法
【專利摘要】本發(fā)明提供一種MOS晶體管的制作方法，先形成MOS晶體管的中間結(jié)構(gòu)，至少包括：半導(dǎo)體襯底、兩側(cè)具有第一側(cè)墻以及第二側(cè)墻的柵極結(jié)構(gòu)、位于所述第二側(cè)墻外的半導(dǎo)體襯底中的凹槽結(jié)構(gòu)、填充于所述凹槽結(jié)構(gòu)內(nèi)并具有凸起結(jié)構(gòu)的填充層、形成于填充層中的源區(qū)及漏區(qū)、以及與源區(qū)及漏區(qū)相連的淺摻雜源及淺摻雜漏；然后去除所述第二側(cè)墻；最后采用各向同性離子摻雜工藝對所述凸起結(jié)構(gòu)的表面及所述淺摻雜源及淺摻雜漏進(jìn)行均勻摻雜。本發(fā)明通過去除第二側(cè)墻以及各向同性離子摻雜工藝對源、漏表面以及淺摻雜源、漏進(jìn)行離子補償，解決由于離子回擴(kuò)散而造成淺摻雜源漏區(qū)域電阻過高問題，并且可以形成具有應(yīng)力的摻雜層，提高M(jìn)OS管的性能。
【專利說明】—種MOS晶體管的制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，特別是涉及一種45nm節(jié)點或以下的采用應(yīng)力鄰近技術(shù)的MOS晶體管的制作方法。

【背景技術(shù)】
[0002]根據(jù)國際半導(dǎo)體技術(shù)發(fā)展藍(lán)圖(internat1naltechnology roadmap forsemiconductor, ITRS)，CMOS技術(shù)將于2009年進(jìn)入32nm技術(shù)節(jié)點。然而，在CMOS邏輯器件從45nm向32nm節(jié)點按比例縮小的過程中卻遇到了很多難題。為了跨越尺寸縮小所帶來的這些障礙，要求把最先進(jìn)的工藝技術(shù)整合到產(chǎn)品制造過程中。根據(jù)現(xiàn)有的發(fā)展趨勢，可能被引入到32nm節(jié)點的新的技術(shù)應(yīng)用，涉及如下幾個方面:浸入式光刻的延伸技術(shù)、遷移率增強襯底技術(shù)、金屬柵/高介電常數(shù)柵介質(zhì)(metal/high-k, MHK)柵結(jié)構(gòu)、超淺結(jié)(ultra-shallow junct1n, USJ)以及其他應(yīng)變增強工程的方法,包括應(yīng)力鄰近效應(yīng)(stress proximity effect, SPT)、雙重應(yīng)力襯里技術(shù)(dualstress liner, DSL)、應(yīng)變記憶技術(shù)(stress memorizat1n technique, SMT)、STI 和 PMD 的高深寬比工藝(high aspectrat1 process, HARP)、米用選擇外延生長(selective epitaxial growth, SEG)的嵌入SiGe (pFET)和 SiC(nFET)源漏技術(shù)、中端(middle of line, M0L)和后端工藝(back-endof line, BE0L)中的金屬化以及超低k介質(zhì)(ultra low-k, ULK)集成等。
[0003]現(xiàn)有的一種MOS晶體管的各阻值分布如圖1所示,包括接觸電阻(Rcontact)、金屬娃化物電阻(Rsilicide)、界面電阻(Rinterface)、外延電阻(Repi)、源漏擴(kuò)展區(qū)電阻(Rspreading)以及累計電阻(Raccumulat1n)。
[0004]對于45nm節(jié)點以下的先進(jìn)技術(shù)，采用選擇外延生長(selective epitaxialgrowth, SEG)的嵌入SiGe (pFET)和SiC(nFET)源漏以及應(yīng)力鄰近技術(shù)是性能增強的最重要的項目之一。然而，這些技術(shù)會引起一些問題，這些問題的其中之一是，由于與淺摻雜源漏區(qū)連接的SiGe或SiC嵌入?yún)^(qū)的區(qū)域離子濃度相對較低，淺摻雜源及淺摻雜漏區(qū)域的元素容易擴(kuò)散回到SiGe或SiC嵌入?yún)^(qū)，造成淺摻雜源漏區(qū)域的電阻較高而影響晶體管的性能。
[0005]由此可見，為了提高晶體管的性能，提供一種能解決由于離子回擴(kuò)散而造成淺摻雜源漏區(qū)域電阻過高問題的MOS晶體管的制作方法實屬必要。


【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種MOS晶體管的制作方法，用于解決現(xiàn)有技術(shù)中MOS晶體管由于離子回擴(kuò)散而造成淺摻雜源漏區(qū)域電阻過高的問題。
[0007]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種MOS晶體管的制作方法，所述制作方法至少包括以下步驟:
[0008]I)形成MOS晶體管的中間結(jié)構(gòu)，至少包括:半導(dǎo)體襯底、兩側(cè)具有第一側(cè)墻以及第二側(cè)墻的柵極結(jié)構(gòu)、位于所述第二側(cè)墻外的半導(dǎo)體襯底中的凹槽結(jié)構(gòu)、填充于所述凹槽結(jié)構(gòu)內(nèi)并具有凸起結(jié)構(gòu)的填充層、形成于填充層中的源區(qū)及漏區(qū)、以及與源區(qū)及漏區(qū)相連的淺摻雜源及淺摻雜漏；
[0009]2)去除所述第二側(cè)墻；
[0010]3)采用各向同性離子摻雜工藝對所述凸起結(jié)構(gòu)的表面及所述淺摻雜源及淺摻雜漏進(jìn)行均勻摻雜。
[0011]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，步驟3)中的離子摻雜濃度為1E18?lE21atom/cm3,慘雜深度為5?25nm。
[0012]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，步驟3)所述的各向同性離子摻雜工藝為自調(diào)節(jié)等離子體注入工藝或激光誘導(dǎo)原子層摻雜工藝。
[0013]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，步驟3)所述的各向同性離子摻雜工藝為激光誘導(dǎo)原子層摻雜工藝，包括步驟:a)于所述源區(qū)、漏區(qū)、淺摻雜源及淺摻雜漏表面形成預(yù)設(shè)離子濃度的外延層山)通過激光誘導(dǎo)工藝使所述摻雜層中的離子擴(kuò)散至所述凸起結(jié)構(gòu)、淺摻雜源及淺摻雜漏中以形成摻雜層。
[0014]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，所述MOS晶體管為PMOS晶體管，所述填充層為SiGe填充層，步驟3)所采用的摻雜離子為硼離子。
[0015]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，所述摻雜層為具有壓縮應(yīng)力的摻雜層。
[0016]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，所述MOS晶體管為NMOS晶體管，所述填充層為SiC填充層，步驟3)所采用的摻雜離子為磷離子或砷離子。
[0017]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，所述摻雜層為具有拉伸應(yīng)力的摻雜層。
[0018]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，步驟3)后還包括于MOS晶體管表面形成覆蓋所述柵極結(jié)構(gòu)的絕緣層，并對所述絕緣層進(jìn)行拋光直至露出所述柵極結(jié)構(gòu)的步驟。
[0019]作為本發(fā)明的MOS晶體管的制作方法的一種優(yōu)選方案，所述第二側(cè)墻為氮化硅、氧化硅或氮氧化硅的一種或一種以上的組合。
[0020]如上所述，本發(fā)明的MOS晶體管的制作方法，先形成MOS晶體管的中間結(jié)構(gòu)，至少包括:半導(dǎo)體襯底、兩側(cè)具有第一側(cè)墻以及第二側(cè)墻的柵極結(jié)構(gòu)、位于所述第二側(cè)墻外的半導(dǎo)體襯底中的凹槽結(jié)構(gòu)、填充于所述凹槽結(jié)構(gòu)內(nèi)并具有凸起結(jié)構(gòu)的填充層、形成于填充層中的源區(qū)及漏區(qū)、以及與源區(qū)及漏區(qū)相連的淺摻雜源及淺摻雜漏；然后去除所述第二側(cè)墻；最后采用各向同性離子摻雜工藝對所述凸起結(jié)構(gòu)的表面及所述淺摻雜源及淺摻雜漏進(jìn)行均勻摻雜。本發(fā)明通過去除第二側(cè)墻以及各向同性離子摻雜工藝對源、漏表面以及淺摻雜源、漏進(jìn)行離子補償，解決由于離子回擴(kuò)散而造成淺摻雜源漏區(qū)域電阻過高問題，并且可以形成具有應(yīng)力的摻雜層，提高M(jìn)OS管的性能。

【專利附圖】

【附圖說明】
[0021]圖1顯示為一般MOS晶體管各部件中電阻的分布情況示意圖。
[0022]圖2顯示為本發(fā)明的MOS晶體管的制作方法步驟I)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0023]圖3顯示為本發(fā)明的MOS晶體管的制作方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0024]圖4顯示為本發(fā)明的MOS晶體管的制作方法步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0025]圖5?6顯示為本發(fā)明的MOS晶體管的制作方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0026]元件標(biāo)號說明
[0027]101半導(dǎo)體襯底
[0028]102柵極結(jié)構(gòu)
[0029]103 第一側(cè)墻
[0030]104 第二側(cè)墻
[0031]105填充層
[0032]1051凸起結(jié)構(gòu)
[0033]106源、漏摻雜層
[0034]107淺摻雜源、漏摻雜層
[0035]108絕緣層

【具體實施方式】
[0036]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0037]請參閱圖2?圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0038]實施例1
[0039]如圖2?圖6所示，本實施例提供一種MOS晶體管的制作方法，在本實施例中，所述MOS管為PMOS管，所述制作方法至少包括以下步驟:
[0040]如圖2所示，首先進(jìn)行步驟1)，形成MOS晶體管的中間結(jié)構(gòu)，至少包括:半導(dǎo)體襯底101、兩側(cè)具有第一側(cè)墻103以及第二側(cè)墻104的柵極結(jié)構(gòu)102、位于所述第二側(cè)墻104外的半導(dǎo)體襯底101中的凹槽結(jié)構(gòu)、填充于所述凹槽結(jié)構(gòu)內(nèi)并具有凸起結(jié)構(gòu)1051的填充層105、形成于填充層105中的源區(qū)及漏區(qū)、以及與源區(qū)及漏區(qū)相連的淺摻雜源及淺摻雜漏。
[0041]作為示例，包括以下步驟:
[0042]首先進(jìn)行步驟1-1)，提供一硅襯底，并于所述硅襯底表面制作多晶硅柵，然后于其側(cè)壁依次形成第一側(cè)墻103及第二側(cè)墻104。
[0043]作為示例，首先于所述硅襯底表面依次形成柵氧層和多晶硅層，然后通過光刻技術(shù)形成多個多晶硅柵，然后于其側(cè)壁依次形成第一側(cè)墻103及第二側(cè)墻104。
[0044]作為示例，所述第二側(cè)墻104為氮化硅、氧化硅或氮氧化硅的一種或一種以上的組合。
[0045]然后進(jìn)行步驟1-2)，通過離子注入工藝和退火擴(kuò)散工藝形成淺摻雜源及淺摻雜漏。
[0046]接著進(jìn)行步驟1-3)，于多晶硅柵兩側(cè)形成凹槽結(jié)構(gòu)，并于所述凹槽結(jié)構(gòu)內(nèi)形成具有凸起結(jié)構(gòu)1051的填充層105。
[0047]在本實施例中，所述填充層105為SiGe填充層。
[0048]最后進(jìn)行步驟1-4)，采用離子注入工藝及退火工藝，于所述填充層105中形成MOS管的源區(qū)及漏區(qū)。
[0049]作為示例，采用硼離子注入并退火形成所述MOS管的源區(qū)及漏區(qū)。
[0050]如圖3所示，然后進(jìn)行步驟2)，去除所述第二側(cè)墻104。
[0051]作為示例，所述第二側(cè)墻104為氮化硅、氧化硅或氮氧化硅的一種或一種以上的組合，在本實施例中，可以采用干法刻蝕工藝(如ICP刻蝕等)或濕法腐蝕工藝(如HF溶液等)去除所述第二側(cè)墻104。
[0052]如圖4所示，接著進(jìn)行步驟3)，采用各向同性離子摻雜工藝對所述凸起結(jié)構(gòu)1051的表面及所述淺摻雜源及淺摻雜漏進(jìn)行均勻摻雜。
[0053]作為示例，采用硼離子作為摻雜離子，離子摻雜濃度為1E18?lE21atom/cm3，摻雜深度為5?25nm。
[0054]作為示例，所述的各向同性離子摻雜工藝為自調(diào)節(jié)等離子體注入工藝或激光誘導(dǎo)原子層摻雜工藝。
[0055]在本實施例中，所述的各向同性離子摻雜工藝采用激光誘導(dǎo)原子層摻雜工藝，包括步驟:
[0056]a)于所述源區(qū)、漏區(qū)、淺摻雜源及淺摻雜漏表面形成預(yù)設(shè)離子濃度的外延層。
[0057]作為示例，采用原子層沉積等工藝于所述源區(qū)、漏區(qū)、淺摻雜源及淺摻雜漏表面形成預(yù)設(shè)離子濃度的硼離子外延層。
[0058]b)通過激光誘導(dǎo)工藝使所述摻雜層中的離子擴(kuò)散至所述凸起結(jié)構(gòu)1051、淺摻雜源及淺慘雜漏中以形成慘雜層106及107。
[0059]作為示例,所述摻雜層106及107包括源、漏摻雜層106以及淺摻雜源、漏摻雜層107。所述源、漏摻雜層106用于補償源、漏區(qū)域表面的離子濃度，所述淺摻雜源、漏摻雜層107用于補償所述淺摻雜源、漏的離子濃度，可以有效降低這些區(qū)域的阻值，大大提高M(jìn)OS晶體管的性能。
[0060]作為示例，所述摻雜層106及107為具有壓縮應(yīng)力的摻雜層。
[0061]如圖5?圖6所示,本實施例還包括步驟4),于MOS晶體管表面形成覆蓋所述柵極結(jié)構(gòu)102的絕緣層108，并對所述絕緣層108進(jìn)行拋光直至露出所述柵極結(jié)構(gòu)102的步驟。
[0062]在本實施例中，采用化學(xué)氣相沉積法形成所述絕緣層108，所述絕緣層108為二氧化硅層，然后采用機(jī)械化學(xué)拋光法對其進(jìn)行拋光處理，直至露出所述柵極結(jié)構(gòu)102。
[0063]實施例2
[0064]如圖2?圖6所示，本實施例提供一種MOS晶體管的制作方法，其基本步驟如實施例1，其中，所述MOS管為NMOS管，所述填充層105為SiC填充層，步驟3)所采用的摻雜離子為磷離子或砷離子。所述摻雜層106及107為具有拉伸應(yīng)力的摻雜層。
[0065]綜上所述，本發(fā)明的MOS晶體管的制作方法，先形成MOS晶體管的中間結(jié)構(gòu)，至少包括:半導(dǎo)體襯底101、兩側(cè)具有第一側(cè)墻103以及第二側(cè)墻104的柵極結(jié)構(gòu)102、位于所述第二側(cè)墻104外的半導(dǎo)體襯底101中的凹槽結(jié)構(gòu)、填充于所述凹槽結(jié)構(gòu)內(nèi)并具有凸起結(jié)構(gòu)1051的填充層105、形成于填充層105中的源區(qū)及漏區(qū)、以及與源區(qū)及漏區(qū)相連的淺摻雜源及淺摻雜漏；然后去除所述第二側(cè)墻104 ;最后采用各向同性離子摻雜工藝對所述凸起結(jié)構(gòu)1051的表面及所述淺摻雜源及淺摻雜漏進(jìn)行均勻摻雜。本發(fā)明通過去除第二側(cè)墻104以及各向同性離子摻雜工藝對源、漏表面以及淺摻雜源、漏進(jìn)行離子補償，解決由于離子回擴(kuò)散而造成淺摻雜源漏區(qū)域電阻過高問題，并且可以形成具有應(yīng)力的摻雜層，提高M(jìn)OS管的性能。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0066] 上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種MOS晶體管的制作方法，其特征在于，所述制作方法至少包括以下步驟: 1)形成MOS晶體管的中間結(jié)構(gòu)，至少包括:半導(dǎo)體襯底、兩側(cè)具有第一側(cè)墻以及第二側(cè)墻的柵極結(jié)構(gòu)、位于所述第二側(cè)墻外的半導(dǎo)體襯底中的凹槽結(jié)構(gòu)、填充于所述凹槽結(jié)構(gòu)內(nèi)并具有凸起結(jié)構(gòu)的填充層、形成于填充層中的源區(qū)及漏區(qū)、以及與源區(qū)及漏區(qū)相連的淺摻雜源及淺摻雜漏； 2)去除所述第二側(cè)墻； 3)采用各向同性離子摻雜工藝對所述凸起結(jié)構(gòu)的表面及所述淺摻雜源及淺摻雜漏進(jìn)行均勻摻雜。
2.根據(jù)權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于:步驟3)中的離子摻雜濃度為1E18?lE21atom/cm3,慘雜深度為5?25nm。
3.根據(jù)權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于:步驟3)所述的各向同性離子摻雜工藝為自調(diào)節(jié)等離子體注入工藝或激光誘導(dǎo)原子層摻雜工藝。
4.根據(jù)權(quán)利要求3所述的MOS晶體管的制作方法，其特征在于:步驟3)所述的各向同性離子摻雜工藝為激光誘導(dǎo)原子層摻雜工藝，包括步驟:a)于所述源區(qū)、漏區(qū)、淺摻雜源及淺摻雜漏表面形成預(yù)設(shè)離子濃度的外延層；b)通過激光誘導(dǎo)工藝使所述摻雜層中的離子擴(kuò)散至所述凸起結(jié)構(gòu)、淺摻雜源及淺摻雜漏中以形成摻雜層。
5.根據(jù)權(quán)利要求4所述的MOS晶體管的制作方法，其特征在于:所述MOS晶體管為PMOS晶體管，所述填充層為SiGe填充層，步驟3)所采用的摻雜離子為硼離子。
6.根據(jù)權(quán)利要求5所述的MOS晶體管的制作方法，其特征在于:所述摻雜層為具有壓縮應(yīng)力的摻雜層。
7.根據(jù)權(quán)利要求4所述的MOS晶體管的制作方法，其特征在于:所述MOS晶體管為NMOS晶體管，所述填充層為SiC填充層，步驟3)所采用的摻雜離子為磷離子或砷離子。
8.根據(jù)權(quán)利要求7所述的MOS晶體管的制作方法，其特征在于:所述摻雜層為具有拉伸應(yīng)力的摻雜層。
9.根據(jù)權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于:步驟3)后還包括于MOS晶體管表面形成覆蓋所述柵極結(jié)構(gòu)的絕緣層，并對所述絕緣層進(jìn)行拋光直至露出所述柵極結(jié)構(gòu)的步驟。
10.根據(jù)權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于:所述第二側(cè)墻為氮化硅、氧化硅或氮氧化硅的一種或一種以上的組合。
【文檔編號】H01L21/336GK104051265SQ201310080081
【公開日】2014年9月17日 申請日期:2013年3月13日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】李鳳蓮, 倪景華 申請人:中芯國際集成電路制造(上海)有限公司