專(zhuān)利名稱(chēng)：一種不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件及其封裝方法
技術(shù)領(lǐng)域：
本發(fā)明具體涉及一種不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件及其封裝方法。
背景技術(shù)：
雖然通過(guò)系統(tǒng)之間的標(biāo)準(zhǔn)邏輯制程及嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器或嵌入式閃存或嵌入式射頻或嵌入式傳感器等流程的整合，可以實(shí)現(xiàn)高帶寬互連以及低信號(hào)RC延遲的互連， 快速提升掩模板計(jì)數(shù)，但是，低產(chǎn)量和晶圓廠高成本的幾個(gè)參考因數(shù)使重新考慮封裝的系統(tǒng)封裝從2維向3維的高密度封裝。從垂直堆疊晶圓層級(jí)到倒裝的頂部芯片和底部晶片的芯片之間的封裝。如嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器，嵌入式閃存，嵌入式射頻和嵌入式傳感器等系統(tǒng)芯片的高成本，導(dǎo)致本技術(shù)領(lǐng)域的國(guó)際大廠家轉(zhuǎn)向開(kāi)發(fā)由穿透硅通道(TSV技術(shù))垂直的芯片堆疊技術(shù)。但是，TSV技術(shù)的頂部芯片和底部芯片的尺寸大小非常接近，以至于沒(méi)有足夠的空間可供連接基板或主板。因此，用50 IOOum硅刻蝕和銅電鍍的TSV技術(shù)，因其開(kāi)發(fā)制造成本較高，已成為中國(guó)3D系統(tǒng)封裝初始階段的主要障礙?，F(xiàn)有技術(shù)中的多芯片系統(tǒng)級(jí)集成封裝器件，一種類(lèi)型為頂部芯片與底部芯片通過(guò)焊盤(pán)由連接線(xiàn)導(dǎo)通，底部芯片再跟基板通過(guò)焊盤(pán)由連接線(xiàn)導(dǎo)通。此種結(jié)構(gòu)成本低，但過(guò)長(zhǎng)的連接線(xiàn)會(huì)造成RC延遲，每個(gè)封裝器件布線(xiàn)密度較高，如圖1(a)。另一種類(lèi)型為頂部芯片與底部芯片尺寸接近，頂部芯片與底部芯片面對(duì)面接觸，在頂部芯片內(nèi)做穿透硅通道，鏈接頂部芯片和底部芯片的焊盤(pán)，并在頂部芯片表面形成錫球。此種穿透硅通道(TSV技術(shù))通過(guò)最短的線(xiàn)路長(zhǎng)度保證高密度的RC延遲布線(xiàn)，但TSV技術(shù)高寬比成本也較高，如圖2。本發(fā)明克服現(xiàn)有技術(shù)的上述缺陷，提供一種不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件， 使用高精密模具和晶圓及底膠設(shè)備和半導(dǎo)體晶圓廠的成熟工藝完成半導(dǎo)體制作，成本較低，可實(shí)現(xiàn)高密度、高頻率、低信號(hào)RC延遲的有益效果。本發(fā)明提供創(chuàng)新性、帶有自對(duì)準(zhǔn)結(jié)構(gòu)的電路設(shè)計(jì)，以實(shí)現(xiàn)遠(yuǎn)遠(yuǎn)超出現(xiàn)有芯片結(jié)合工具的對(duì)準(zhǔn)能力。

發(fā)明內(nèi)容
本發(fā)明提供一種不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，包括頂部芯片、底部芯片、放置于底部芯片下方的基板、和連接線(xiàn)，其特征在于，所述頂部芯片的尺寸小于底部芯片的尺寸；底部芯片上設(shè)置有接線(xiàn)焊盤(pán)或焊料凸點(diǎn)；頂部芯片按焊盤(pán)面朝下方向放置，底部芯片按焊盤(pán)面朝上方向放置，底部芯片放置于基板之上，頂部芯片和底部芯片的焊盤(pán)面對(duì)面鍵合，底部芯片通過(guò)連接線(xiàn)和基板導(dǎo)通。本發(fā)明的所述封裝器件可以通過(guò)在相鄰封裝器件之間設(shè)置間隔阻擋層進(jìn)行多層疊加。所述底部芯片設(shè)有引線(xiàn)訪(fǎng)問(wèn)焊盤(pán)，所述底部芯片的焊盤(pán)以接線(xiàn)連接到基板。所述頂部芯片與底部芯片垂直焊盤(pán)跟焊盤(pán)鏈接。在所述底部芯片焊盤(pán)之間縱向或橫向設(shè)置小焊盤(pán)。在所述頂部芯片和底部芯片的焊盤(pán)之間橫向或縱向設(shè)置冗余修補(bǔ)焊盤(pán)，所述焊盤(pán)與所述冗余修補(bǔ)焊盤(pán)由修補(bǔ)金屬層互連，所述冗余修補(bǔ)焊盤(pán)與所述修補(bǔ)金屬層之間設(shè)有晶體管。所述冗余修補(bǔ)焊盤(pán)與焊盤(pán)由修補(bǔ)金屬層互連但互不干擾。頂部芯片的冗余修補(bǔ)焊盤(pán)和低部芯片的冗余修補(bǔ)焊盤(pán)結(jié)構(gòu)相同。在頂部芯片和底部芯片鍵合后，可能會(huì)有焊盤(pán)和焊盤(pán)接觸失效的情況，因此，本發(fā)明在正常焊盤(pán)的附近設(shè)計(jì)冗余修補(bǔ)焊盤(pán)，是為了確保芯片鍵合后焊盤(pán)跟焊盤(pán)的接觸有效。對(duì)于頂部芯片和底部芯片的焊盤(pán)存在對(duì)準(zhǔn)誤差的情況，本發(fā)明在一塊芯片的正常焊盤(pán)四周設(shè)計(jì)了小焊盤(pán)，每個(gè)小焊盤(pán)與焊盤(pán)間晶體管相連接。當(dāng)頂部芯片焊盤(pán)鍵合底部芯片的位置發(fā)生偏移時(shí)，即有對(duì)準(zhǔn)誤差時(shí)，頂部焊盤(pán)接觸到小焊盤(pán)，小焊盤(pán)的晶體管導(dǎo)通底部焊盤(pán)的位置相連。導(dǎo)致整個(gè)芯片的焊盤(pán)朝相同的方向偏置，小焊盤(pán)的電路偏向相同方向，讓頂部芯片和底部芯片的焊盤(pán)接觸面盡量地大。這些開(kāi)關(guān)在頂部和底部晶片內(nèi)來(lái)控制邏輯， 基于測(cè)試以后的結(jié)果存放在嵌入式存儲(chǔ)內(nèi)。本發(fā)明的不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，包括如下結(jié)構(gòu)具有頂小底大的的封裝內(nèi)系統(tǒng)芯片，底部芯片和頂部芯片的焊盤(pán)鍵合，每平方毫米的鏈接能達(dá)到10 100001ink/mm2，然后通過(guò)低成本的導(dǎo)線(xiàn)連接基板。實(shí)現(xiàn)整體低垂直距離高密度配線(xiàn)低RC 延遲。本發(fā)明中可以做到多疊層多芯片系統(tǒng)級(jí)集成。頂部芯片和底部芯片焊盤(pán)接觸達(dá)到高的速度和垂直密度，多芯片之間由間隔層相連。本發(fā)明中，在底部芯片做引線(xiàn)可訪(fǎng)問(wèn)頂部芯片焊盤(pán)并方便連接到基板。本發(fā)明在現(xiàn)有結(jié)構(gòu)的基礎(chǔ)上，結(jié)合兩種結(jié)構(gòu)各自的特點(diǎn)，用第一種結(jié)構(gòu)中較低成本的連接線(xiàn)和第二種結(jié)構(gòu)中最短的鏈接線(xiàn)路長(zhǎng)度達(dá)到低成本高密度低信號(hào)RC延遲的解決方法。本發(fā)明提供一種非對(duì)稱(chēng)、低成本、頂小底大的封裝內(nèi)系統(tǒng)芯片。頂部芯片對(duì)底部芯片焊盤(pán)的垂直鍵合，焊盤(pán)對(duì)準(zhǔn)精度高，底部芯片鏈接到基板，形成垂直互連的、頂部芯片與底部芯片不對(duì)稱(chēng)晶圓的集成工藝技術(shù)，實(shí)現(xiàn)高密度、高頻率的各種解決方案的集成。本發(fā)明不但運(yùn)用了低成本的導(dǎo)線(xiàn)壓焊，每平方毫米垂直連接，最短的最低垂直距離，以及高密度布線(xiàn)使最低RC延遲相比單個(gè)芯片的橫向接觸。從而使多芯片封裝后的集成電路的適用范圍更加廣闊。本發(fā)明還提供一種不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件的封裝方法，在真空或半真空條件下，將所述頂部芯片與所述底部芯片鍵合連接，其特征在于，在接有等離子體發(fā)生器的環(huán)狀內(nèi)，所述頂部芯片與所述底部芯片接口接觸，以所述頂部芯片外圓環(huán)小孔產(chǎn)生的高溫電漿沖擊并除去雜質(zhì)，所述頂部芯片與所述底部芯片的焊盤(pán)接口鍵合連接。本發(fā)明封裝方法是在真空或半真空狀態(tài)下進(jìn)行。在底部芯片與頂部芯片焊盤(pán)鍵合過(guò)程中，上下芯片接口處會(huì)有雜質(zhì)、氧化殘留物等。頂部芯片在接有等離子體發(fā)生器的環(huán)狀內(nèi)，當(dāng)頂部芯片與底部芯片接口接觸時(shí)，頂部芯片外圓環(huán)小孔產(chǎn)生的高溫電漿05 400 度)，可以沖擊并除去雜質(zhì)，完成頂部芯片與底部芯片焊盤(pán)接口鍵合。在頂部芯片與底部芯片焊盤(pán)接口連接時(shí)產(chǎn)生對(duì)準(zhǔn)誤差的情況下，本發(fā)明的封裝方法，還可以通過(guò)刻蝕1 20 um厚度的聚合物溝道并采用自對(duì)準(zhǔn)全壓鑄模具溝槽，在晶圓表面形成聚合物溝槽；所述頂部芯片通過(guò)聚合物溝槽鍵合在所述底部芯片焊盤(pán)的正確位置； 蝕刻掉聚合物材料開(kāi)放連接線(xiàn)導(dǎo)通基板。在頂部芯片與底部芯片焊盤(pán)接口鏈接產(chǎn)生失效鏈接的情況下，本發(fā)明的封裝方法在焊盤(pán)周?chē)贾萌哂嘈扪a(bǔ)焊盤(pán)，冗余焊盤(pán)連接修補(bǔ)金屬層。例如，修補(bǔ)金屬層可用金屬層4 或金屬層6制作。修補(bǔ)金屬層和焊盤(pán)之間存在晶體管。頂部芯片和底部芯片焊盤(pán)結(jié)構(gòu)相同。 修補(bǔ)焊盤(pán)必須有好的成品率，可分布在中間縱向或橫向。也可做多個(gè)修補(bǔ)焊盤(pán)連對(duì)應(yīng)的修
補(bǔ)金屬層。在頂部芯片與底部芯片焊盤(pán)接口連接時(shí)如果出現(xiàn)位置偏移的，即當(dāng)頂部芯片的焊盤(pán)鍵合底部芯片位置發(fā)生偏移時(shí)，本發(fā)明的封裝方法可以在焊盤(pán)四周分布小焊盤(pán)，每個(gè)小焊盤(pán)與焊盤(pán)間晶體管連接。頂部芯片焊盤(pán)接觸小焊盤(pán)后，小焊盤(pán)的晶體管導(dǎo)通跟底部焊盤(pán)的位置連接。小焊盤(pán)的電路偏向相同方向，這些開(kāi)關(guān)在頂部芯片和底部芯片內(nèi)來(lái)控制邏輯， 基于測(cè)試以后的結(jié)果存放在嵌入式存儲(chǔ)內(nèi)。本發(fā)明的封裝方法，進(jìn)一步特征在于，所述鍵合是在設(shè)置附加晶圓鍵合機(jī)架構(gòu)條件下進(jìn)行，采用真空壓焊吸頭吸住所述頂部芯片使其發(fā)射在所述底部芯片上，所述頂部芯片在水平或垂直方向均不移動(dòng)，控制所述晶圓在水平或垂直方向移動(dòng)并對(duì)準(zhǔn)精度。本發(fā)明的封裝方法中，控制干涉儀精確測(cè)量所述晶圓移動(dòng)位置，同時(shí)由步進(jìn)馬達(dá)控制晶圓在水平或垂直方向上下移動(dòng)，使晶圓停在2 50毫米移動(dòng)距離。運(yùn)用晶圓探測(cè)機(jī)或光刻機(jī)的高精度測(cè)量定位和反饋控制板如xy干涉儀控制對(duì)準(zhǔn)精度?？刂凭谡?fù)5 2um之間移動(dòng)或靜止及指數(shù)移動(dòng)晶圓對(duì)準(zhǔn)精度。與現(xiàn)有技術(shù)相比，本發(fā)明安裝精度高，芯片到芯片垂直互相連接，芯片鏈接的晶片，開(kāi)發(fā)和篩選高密度、高頻率的垂直互連芯片集成工藝，將成為各種垂直互連芯片和不對(duì)稱(chēng)晶圓的集成工藝技術(shù)的解決方案。


圖1(a)、圖2分別是現(xiàn)有技術(shù)的結(jié)構(gòu)示意圖。圖3、圖4分別是本發(fā)明不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件的結(jié)構(gòu)示意圖。圖5是本發(fā)明封裝器件的多疊層結(jié)構(gòu)示意圖。圖6是頂部芯片和底部芯片的鍵合的示意圖。圖7(a)、圖7(b)分別是本發(fā)明封裝方法的焊盤(pán)失效時(shí)的修補(bǔ)示意圖。圖8(a)到圖8(f)分別是本發(fā)明封裝方法的對(duì)準(zhǔn)工藝的示意圖。圖9(a)到圖9(e)分別是本發(fā)明封裝方法的實(shí)施對(duì)準(zhǔn)設(shè)計(jì)示意圖。圖10(a)是現(xiàn)有技術(shù)的封裝系統(tǒng)平臺(tái)結(jié)構(gòu)示意圖。圖10(b)是本發(fā)明的封裝系統(tǒng)平臺(tái)開(kāi)發(fā)結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下結(jié)合附圖，詳細(xì)說(shuō)明本發(fā)明。附圖中1焊盤(pán)，2基板，3底部芯片，4連接線(xiàn)，5壓焊頭，6頂部芯片，7穿透硅通道， 8錫球，9間隔阻擋層，10芯片內(nèi)金屬線(xiàn)，11等離子發(fā)生器，12等離子出氣孔環(huán)，13真空罩， 14失效焊盤(pán)，15冗余修補(bǔ)焊盤(pán)，16冗余修補(bǔ)金屬層，17晶體管，18聚合物，19小焊盤(pán)，20真空壓焊吸頭，21晶片移動(dòng)平臺(tái)。圖3、圖4是本發(fā)明一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。包括焊盤(pán)1、如⑶，基板、如PCB 2，底部芯片3，連接線(xiàn)4、如AL等，頂部芯片6，芯片內(nèi)金屬線(xiàn)10。通過(guò)頂部芯片與底部芯片面對(duì)面接觸，頂部芯片與底部芯片的焊盤(pán)1壓焊，底部芯片通過(guò)連接線(xiàn)4與基板2連接。此種結(jié)構(gòu)保留了低成本的連接線(xiàn)4壓焊，且實(shí)現(xiàn)TVS技術(shù)中每平方毫米1000 10000垂直連接，正如最短的最低垂直距離高密度布線(xiàn)RC延遲。不同于TVS技術(shù)，此種結(jié)構(gòu)對(duì)頂部芯片的厚薄沒(méi)有要求，底部芯片尺寸要大于頂部芯片尺寸。圖4中的芯片內(nèi)金屬線(xiàn)10可使頂部小芯片通過(guò)它訪(fǎng)問(wèn)接線(xiàn)焊盤(pán)以便連接到基板2。使用底部硅功能。本發(fā)明中，頂部芯片可由 12寸晶片，為先進(jìn)的低功耗，例如，低于1. 5伏的90nm 16nmCM0S，由CPU+cache+high speed emMemory提供；底部芯片可由8寸晶片，I/O或高功耗，例如，20V，5V，3V，2. 5V的 lunT90nm混合信號(hào)技術(shù)，由ADC, PWM, I2C, SPI，power FET等提供。焊盤(pán)可以是銅或鋁；基板是PCB ；連接線(xiàn)可以是金線(xiàn)、鋁線(xiàn)等。圖5是本發(fā)明另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。包括焊盤(pán)1、如⑶，基板、如PCB 2， 底部芯片3，連接線(xiàn)4、如AL等，頂部芯片6，阻擋間隔層9。尺寸為頂小底大的芯片，可以做到多疊層多芯片系統(tǒng)級(jí)集成。非常高的速度與密度垂直銅跟銅鏈接，每平方毫米垂直密度連接1000 10000，垂直速度焊盤(pán)1的鏈接100M 1000M Hz，多芯片之間由阻擋間隔層 9相連。不對(duì)稱(chēng)的頂小底大結(jié)構(gòu)中，頂部芯片可由12寸晶片的45 16nm CPU + cache + high speed emMemory 提供，底部芯片可由 8 寸晶片的 500 90nm ADC, PWM, I2C, SPI， power FET等提供。圖6是本發(fā)明實(shí)施過(guò)程示意圖。包括焊盤(pán)1，底部芯片3，頂部芯片6，等離子體發(fā)生器11，等離子出氣孔環(huán)12，真空罩13。在頂部芯片6和底部芯片3的焊盤(pán)1鍵合時(shí)，焊盤(pán)1表面有大量空氣濕度氧化物或污染物殘留，20 300度銅與銅鍵合或氧化物。這些都降影響接觸電阻的大小和影響高頻總線(xiàn)的速度。所以在焊盤(pán)1鍵合時(shí)有必要除去焊盤(pán)1表面的雜質(zhì)，等離子發(fā)生器11連上等離子出氣孔環(huán)12并吸住頂部芯片6，頂部芯片和底部芯片的焊盤(pán)1接觸時(shí)等離子出氣孔環(huán)12產(chǎn)生高溫電漿，沖擊雜質(zhì)并使雜質(zhì)除去，并完成頂部與底部芯片的焊盤(pán)1鍵合。圖7(a)、圖7(b)是本發(fā)明失效修補(bǔ)示意圖。包括焊盤(pán)1，失效焊盤(pán)14，冗余修補(bǔ)焊盤(pán)15，冗余修補(bǔ)金屬層16，晶體管17。頂部與底部芯片焊盤(pán)1接口連接會(huì)產(chǎn)生失效連接， 如圖7中失效焊盤(pán)14。在焊盤(pán)1周?chē)贾萌哂嘈扪a(bǔ)焊盤(pán)15，冗余修補(bǔ)焊盤(pán)15連接修補(bǔ)金屬層16，修補(bǔ)金屬層16可用其它金屬層制作，例如，為了防止和其它已有金屬層串?dāng)_，可以采用金屬層4或6，或其他金屬層。修補(bǔ)金屬層16和基本焊盤(pán)1之間存在晶體管17。頂部芯片和低部芯片的焊盤(pán)結(jié)構(gòu)相同。修補(bǔ)焊盤(pán)必須有好的成品率，可分布在中間縱向或橫向。 如圖7(b)也可做多個(gè)修補(bǔ)焊盤(pán)15連相應(yīng)的修補(bǔ)金屬層16。冗余修補(bǔ)焊盤(pán)15均可以設(shè)置在頂部芯片和底部芯片上，如圖7 (a)、圖7 (b)所示，每一行或列連接1至2個(gè)，每一個(gè)冗余修補(bǔ)焊盤(pán)15對(duì)應(yīng)一條修補(bǔ)金屬層。冗余修補(bǔ)焊盤(pán)設(shè)置過(guò)多，則要求芯片的尺寸更大。圖8(a)到圖8(f)是本發(fā)明實(shí)施對(duì)準(zhǔn)工藝示意圖。包括焊盤(pán)1、如⑶，基板2，底部芯片3，連接線(xiàn)4、如AL等，頂部芯片6，聚合物18?，F(xiàn)在低成本的芯片壓焊機(jī)臺(tái)對(duì)準(zhǔn)值在 +/-5um，不能提供高密度準(zhǔn)確鍵合。但可通過(guò)刻蝕1-20 um深的聚合物18材料溝道并采用自對(duì)準(zhǔn)全壓鑄模具溝槽，可在晶圓表面形成聚合物18溝槽材料，頂部芯片通過(guò)聚合物18溝槽鍵合底部芯片的正確位置后蝕刻掉聚合物18溝槽材料并開(kāi)放焊線(xiàn)底部基板。提高頂部芯片6和底部芯片3的焊盤(pán)1壓焊對(duì)準(zhǔn)性。圖9(a)到圖9(e)是本發(fā)明實(shí)施對(duì)準(zhǔn)設(shè)計(jì)示意圖。包括輝盤(pán)1，晶體管17，小焊盤(pán)19。小焊盤(pán)19設(shè)置在焊盤(pán)1的四周位置，如圖9 (d)所示。小焊盤(pán)19可設(shè)置在頂部芯片或底部芯片，設(shè)置一個(gè)芯片上即可。，因?yàn)榈撞啃酒某叽绱笥陧敳啃酒某叽?，因此小焊盤(pán)19通常設(shè)置在底部芯片上。如圖9 (a)所示當(dāng)頂部芯片的焊盤(pán)1鍵合底部芯片位置發(fā)生偏移時(shí)，從上至下設(shè)計(jì)規(guī)則為1 相同焊盤(pán)1的尺寸大小和間距(典型的中密度和中速度)，2 大尺寸的焊盤(pán)1/微小的間距(低密度和高速度)，3:微小尺寸的焊盤(pán)1/大的間距(高密度和低速度)。圖9(b) (c)在焊盤(pán)1四周分布小焊盤(pán)19，橫向或縱向的排列。每個(gè)小焊盤(pán)19與焊盤(pán)1間晶體管17 連接。頂部芯片的焊盤(pán)接觸小焊盤(pán)19后，小焊盤(pán)19的晶體管導(dǎo)通跟底部芯片的焊盤(pán)的位置連接。小焊盤(pán)19的電路偏向相同方向。如圖9(c)給了一個(gè)模塊的設(shè)計(jì)規(guī)則(焊盤(pán)1的尺寸和間距)排列和連接區(qū)域(電阻)主要是在速度和密度之間，頂部芯片(全數(shù)字化，純低電壓) 最先進(jìn)的節(jié)點(diǎn)(90 20納米)的內(nèi)建自測(cè)試電路，還可以測(cè)試1)垂直總線(xiàn)2)底部更大，高電壓(很少數(shù)目的門(mén)電路)。通過(guò)打開(kāi)右邊的平行轉(zhuǎn)移開(kāi)關(guān)或者左邊的平行轉(zhuǎn)移開(kāi)關(guān)以達(dá)到最高的內(nèi)建自修復(fù)的垂直總線(xiàn)在實(shí)際阻抗最佳的選擇上不移動(dòng)或者左移動(dòng)或者右移動(dòng)或者向上平行移動(dòng)或者向下平行移動(dòng)。如圖9(d) (e)，給了一個(gè)模塊的設(shè)計(jì)規(guī)則(焊盤(pán)1的尺寸和間距)排列和連接區(qū)域(電阻)主要是在速度和密度之間，可選的內(nèi)建自測(cè)試/內(nèi)建自修復(fù)僅僅需要打開(kāi)兩個(gè)字線(xiàn)上的開(kāi)關(guān)，右下方或左上方平行幫助替換的焊盤(pán)1的字線(xiàn)。平行移動(dòng)替代不好的列，連接的電阻高速度O200MHZ)高密度(IK /mm2)。先進(jìn)的MCHP技術(shù)應(yīng)用在沒(méi)有任何模擬信號(hào)的數(shù)字總線(xiàn)上，相變鎖存器(可能是頂部或是底部芯片)可以確保高帶寬通信的數(shù)據(jù)集成，即使在很壞的排列作為垂直鏈接高密度、高速度和平移為那些封裝時(shí)對(duì)不準(zhǔn)的接口。圖10(a)是已有封裝系統(tǒng)平臺(tái)結(jié)構(gòu)示意圖。包括底部芯片3，頂部芯片6，真空罩13，真空壓焊吸頭20，晶片移動(dòng)平臺(tái)21。如圖10(a)所示，傳統(tǒng)的芯片粘接，芯片粘接不動(dòng)晶圓，大范圍的移動(dòng)真空壓焊吸頭20，工具放置存在+/- 5um的誤差，越過(guò)8寸晶圓的距離，高吞吐量每分鐘100-300個(gè)芯片。缺少高精度測(cè)量和反饋控制板(如xy干涉儀)。如圖 10(b)所示，精密模具附加晶圓鍵合機(jī)架構(gòu)真空罩13內(nèi)的真空壓焊吸頭20吸住頂部芯片一動(dòng)不動(dòng)，干涉儀可非常精確的測(cè)量晶圓運(yùn)動(dòng)。停在晶圓2 50毫米移動(dòng)距離(+/-5um之間精度)。運(yùn)用晶圓探測(cè)機(jī)或光刻機(jī)的高精度測(cè)量定位和反饋控制板(xy干涉儀)。晶圓探針行業(yè)或光刻的視野工具能很好的控制晶片實(shí)現(xiàn)+/_ 5 2um之間探針卡靜止和指數(shù)移動(dòng)晶圓對(duì)準(zhǔn)精度。以上結(jié)合附圖描述了本發(fā)明的實(shí)施方式，實(shí)施例給出的結(jié)構(gòu)并不構(gòu)成對(duì)本發(fā)明的限制，本領(lǐng)域內(nèi)熟練的技術(shù)人員在所附權(quán)利要求的范圍內(nèi)做出各種變形或修改均在保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，包括頂部芯片、底部芯片、放置于底部芯片下方的基板、和連接線(xiàn)，其特征在于，所述頂部芯片的尺寸小于底部芯片的尺寸；底部芯片上設(shè)置有接線(xiàn)焊盤(pán)或焊料凸點(diǎn)；頂部芯片按焊盤(pán)面朝下方向放置，底部芯片按焊盤(pán)面朝上方向放置，底部芯片放置于基板之上，頂部芯片和底部芯片的焊盤(pán)面對(duì)面鍵合，底部芯片通過(guò)連接線(xiàn)和基板導(dǎo)通。
2.根據(jù)權(quán)利要求1所述的不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，其特征在于，所述封裝器件可以通過(guò)在相鄰封裝器件之間設(shè)置間隔阻擋層進(jìn)行多層疊加。
3.根據(jù)權(quán)利要求1所述的不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，其特征在于，所述底部芯片設(shè)有引線(xiàn)訪(fǎng)問(wèn)焊盤(pán)，所述底部芯片的焊盤(pán)以接線(xiàn)連接到基板。
4.根據(jù)權(quán)利要求1所述的不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，其特征在于，所述頂部芯片與底部芯片垂直焊盤(pán)跟焊盤(pán)鏈接。
5.根據(jù)權(quán)利要求1所述的不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，其特征在于，在所述底部芯片焊盤(pán)四周縱向或橫向設(shè)置小焊盤(pán)。
6.根據(jù)權(quán)利要求3所述的不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，其特征在于，在所述頂部芯片和底部芯片的焊盤(pán)四周橫向或縱向設(shè)置冗余修補(bǔ)焊盤(pán)，所述焊盤(pán)與所述冗余修補(bǔ)焊盤(pán)由修補(bǔ)金屬層互連，所述冗余修補(bǔ)焊盤(pán)與所述修補(bǔ)金屬層之間設(shè)有晶體管。
7.如權(quán)利要求1所述不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件的封裝方法，在真空或半真空狀態(tài)下，將所述頂部芯片與所述底部芯片的焊盤(pán)鍵合連接，其特征在于，在接有等離子體發(fā)生器的環(huán)狀內(nèi)，所述頂部芯片與所述底部芯片的焊盤(pán)接觸，以所述頂部芯片外圓環(huán)小孔產(chǎn)生的高溫電漿沖擊并除去雜質(zhì)，所述頂部芯片與所述底部芯片的焊盤(pán)鍵合連接。
8.如權(quán)利要求7所述不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件的封裝方法，其特征在于，還可以通過(guò)刻蝕1 20 um厚度的聚合物溝道并采用自對(duì)準(zhǔn)全壓鑄模具溝槽，在晶圓表面形成聚合物溝槽；所述頂部芯片通過(guò)聚合物溝槽鍵合在所述底部芯片焊盤(pán)的正確位置；蝕刻掉聚合物材料開(kāi)放連接線(xiàn)導(dǎo)通基板。
9.如權(quán)利要求7所述不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件的封裝方法，其進(jìn)一步特征在于，所述鍵合是在設(shè)置附加晶圓鍵合機(jī)架構(gòu)條件下進(jìn)行，采用真空壓焊吸頭吸住所述頂部芯片使其發(fā)射在所述底部芯片上，所述頂部芯片在水平或垂直方向均不移動(dòng)，控制所述晶圓在水平或垂直方向移動(dòng)并對(duì)準(zhǔn)精度。
全文摘要
本發(fā)明公開(kāi)了一種不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件，包括頂部芯片、底部芯片、放置于底部芯片下方的基板、和連接線(xiàn)，所述頂部芯片的尺寸小于底部芯片的尺寸；底部芯片上設(shè)置有接線(xiàn)焊盤(pán)或焊料凸點(diǎn)；頂部芯片按焊盤(pán)面朝下方向放置，底部芯片按焊盤(pán)面朝上方向放置，底部芯片放置于基板之上，頂部芯片和底部芯片的焊盤(pán)面對(duì)面鍵合，底部芯片通過(guò)連接線(xiàn)和基板導(dǎo)通。本發(fā)明還公開(kāi)了所述不對(duì)稱(chēng)多芯片系統(tǒng)級(jí)集成封裝器件的封裝方法。本發(fā)明成本較低，可實(shí)現(xiàn)高密度、高頻率、低信號(hào)RC延遲的有益效果。
文檔編號(hào)H01L21/98GK102403308SQ201010279410
公開(kāi)日2012年4月4日 申請(qǐng)日期2010年9月13日 優(yōu)先權(quán)日2010年9月13日
發(fā)明者陳邦明 申請(qǐng)人:上海新儲(chǔ)集成電路有限公司