專利名稱：硅表面上ⅲ-v化合物半導(dǎo)體的外延生長的制作方法
技術(shù)領(lǐng)域：
本公開總體上涉及集成電路器件，更具體地，涉及硅襯底上III-V化合物半導(dǎo)體的形成。
背景技術(shù)：
金屬氧化物半導(dǎo)體(MOS)晶體管的速度與MOS晶體管的驅(qū)動電流密切相關(guān)，該驅(qū)動電流進一步與電荷的遷移率密切相關(guān)。例如，當(dāng)NMOS晶體管的溝道區(qū)域中的電子遷移率較高時，NMOS晶體管具有高驅(qū)動電流，而當(dāng)PMOS晶體管的溝道區(qū)域中的空穴遷移率較高時，PMOS晶體管具有高驅(qū)動電流。由于III族和V族元素的化合物半導(dǎo)體材料(下文中稱為III-V化合物半導(dǎo)體) 的高分子遷移率，其是形成晶體管的良好候選材料。因此，III-V基晶體管已經(jīng)被開發(fā)出來。然而，因為難于獲得大量III-V晶體，所以III-V化合物半導(dǎo)體薄膜需要生長在其他襯底上。由于這些襯底具有不同于III-V化合物半導(dǎo)體的晶格常數(shù)和熱膨脹系數(shù)，因此III-V 化合物半導(dǎo)體薄膜在不同襯底上的生長會很困難。多種方法已經(jīng)被用來形成高質(zhì)量III-V 化合物半導(dǎo)體。例如，III-V化合物半導(dǎo)體從淺溝槽隔離區(qū)域之間的溝槽生長，以減小穿透位錯的數(shù)量。III-V化合物半導(dǎo)體可以以<111>表面取向形成在硅襯底上，該硅襯底被稱為 Si(Ill)襯底。已經(jīng)發(fā)現(xiàn)，在剛剛被分成幾個部分(cleave)或者蝕刻之后，Si(Ill)襯底可以具有1X1或者2X1重建結(jié)構(gòu)(下文中各自表面被記為Si(Ill) :1 Xl表面或者 Si(Ill) :2X1表面)。然而，Si(Ill)表面在大約400°C被退火之后，可以被重構(gòu)以形成穩(wěn)定的Si (111) :7X7表面(也就是具有7X7重建結(jié)構(gòu)的Si (111)表面)。該Si (111) =7X7 表面不適于生長高質(zhì)量III-V化合物半導(dǎo)體。以往的研究已經(jīng)揭示，通過在高于900°C的溫度下進行退火，該Si (111) :7X7表面可以變回Si(Ill) :1X1表面。然而，III-V化合物半導(dǎo)體需要在低于900°C的溫度下生長。當(dāng)Si (111)襯底的溫度低于生長溫度時，Si(Ill) 1 X 1表面再一次變回Si (111) :7X7表面，而且所得到的III-V化合物半導(dǎo)體可能具有很多堆疊層錯。

發(fā)明內(nèi)容
根據(jù)一個方面，一種器件包括硅襯底，并且III-V化合物半導(dǎo)體區(qū)域位于該硅襯底之上并且與其接觸。III-V化合物半導(dǎo)體區(qū)域與硅襯底之間具有U形界面，該U形界面的半徑小于大約lOOOnm。其他實施例也被公開。


為了更好地理解實施例及其優(yōu)點，現(xiàn)在將結(jié)合附圖所進行的以下描述作為參考， 其中
圖1到圖4是外延生長Si (001)襯底上的III-V化合物半導(dǎo)體區(qū)域的中間階段的橫截面圖和頂視圖；以及圖5到圖7B是制造Si (111)襯底上的III-V化合物半導(dǎo)體區(qū)域的中間階段的橫截面圖和頂視圖。
具體實施例方式以下詳細描述本發(fā)明實施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了多種可以在多種特定環(huán)境下被具體化的多種可應(yīng)用發(fā)明思想。所述的特定實施例僅是示意性的， 不限制于本公開的范圍。根據(jù)實施例，提供一種形成包括III族和V族元素的III-V化合物半導(dǎo)體的方法。 示出了制造實施例的中間階段。貫穿多個視圖和示意性實施例，相似附圖標記被用于標出類似元件。根據(jù)一個實施例，圖1至圖4示出了外延生長III-V化合物半導(dǎo)體區(qū)域的中間階段的橫截面圖和頂視圖。參考圖1，提供了襯底10，其是半導(dǎo)體晶片2的一部分。在一個實施例中，襯底10是Si (001)襯底，其主要表面IOa具有<001>表面取向，在下文中相應(yīng)的表面稱為Si(OOl)表面。在襯底10中形成絕緣區(qū)域，比如淺溝槽隔離(STI)區(qū)域14。STI區(qū)域14的形成包括在襯底10中形成開口(當(dāng)前被STI區(qū)域14填充)，并且在該開口中填充絕緣材料。雖然可以使用不同的寬度W，但是例如，STI區(qū)域14的相對側(cè)壁之間的距離W可以小于大約lOOOnm。然后，如圖2A所示，蝕刻STI區(qū)域14的相對側(cè)壁之間的襯底10的一部分，以形成溝槽18。開槽深度Dl可以小于絕緣區(qū)域14的厚度D2。例如，開槽深度Dl可以在大約50nm 和大約500nm之間。在一個實施例中，對于襯底10的蝕刻可以采用濕蝕刻來執(zhí)行，例如將氫氧化鉀溶液作為蝕刻劑。因此，形成傾斜的表面20。傾斜的表面20可以基本上是直的。圖2C示出了晶片2的頂視圖，其中，標明了硅襯底10的結(jié)晶取向<1-10>、<_110>、 <-1-10>、和<110>。還標明了 <110>和<100>凹槽。在一個實施例中，溝槽18的縱向方向平行于<1-10>和<-110>取向?？商鎿Q地，溝槽18的縱向方向平行于<-1-10>和<110>取向。然后，如圖3A所示，執(zhí)行退火以對晶片2和襯底10進行退火，使得溝槽18具有U 形底部。因此，表面20變成弧形，而不是圖2A中所示的基本直的。在一個實施例中，U形底部的弧形的半徑R小于大約lOOOnm。例如，在處于或者接近STI區(qū)域14的相對側(cè)壁之間的中點的底部23處，表面20的半徑R小于大約lOOOnm，小于大約500nm，或者甚至小于大約200nm或者lOOnm。而且，U形底部的上邊緣M還是U形底部和STI區(qū)域14之間的接合點，并且在中點底部23和上邊緣M處，半徑R也可以小于大約lOOOnm，小于大約500nm，或者甚至小于大約200nm或者lOOnm。U形底部可以被分為相同高度的上半部分和下半部分。 在一個實施例中，U形底部的下半部分的整體可以具有基本上一致的半徑R。例如，U形底部的下半部分的不同部分的半徑R之間的差小于大約10%。退火可以是氫氣退火，并且可以通過在包含氫氣的環(huán)境中對襯底10進行退火，并持續(xù)一段，例如，在大約0.1分鐘和大約10分鐘之間，直到U形底部具有期望的輪廓。該工藝氣體可以包括氫氣(H2)以及其他工藝氣體。如圖3B所示，在氫氣退火之后，襯底10的U形表面20可以包括多個小表面部分，該表面部分具有大偏角(off angle) α。圖;3Β示出了溝槽18中的表面20的放大部分。表面20在點23上的表面取向A 可以接近于<111>取向(表面取向)，但以偏角α偏離<111>取向?？梢杂^察到，所示出的<111>取向僅是說明性的，并且所示的可以不同。在一個實施例中，在中點23并且也遍及表面20，偏角α大于6°，并且可以大于大約12°或者大于大約20°。偏角α也可以在大約6°和大約20°之間。在可選擇的實施例中，溝槽18的U形底部通過執(zhí)行各向異性蝕刻(諸如干蝕刻) 而形成，繼之進行各向同性蝕刻(諸如濕蝕刻)而形成。參考圖2Β，執(zhí)行干蝕刻以形成溝槽18，其具有基本上平坦的底部19，盡管底部的角可以稍微彎曲的?？梢酝ㄟ^激發(fā)的等離子氣體來執(zhí)行干蝕刻。接下來，可以執(zhí)行各向同性蝕刻(諸如濕蝕刻)，以將溝槽18的底部變得光滑。形成U形底部需要適當(dāng)?shù)奈g刻劑。由此得到的結(jié)構(gòu)也可以如圖3Α和圖;3Β所示。在濕蝕刻期間，溝槽18的底部也可以變得光滑?？梢杂^察到，例如，在襯底10被分成幾個部分或者蝕刻之后，緊接著，Si(Ill)表面可以具有1X1重構(gòu)重建結(jié)構(gòu)(在下文中相應(yīng)表面被稱為Si(Ill) :1Χ1表面)，例如， 在襯底10剛剛被或者蝕刻之后。Si(Ill)表面可以被不期望地變?yōu)榫哂蟹€(wěn)定7X7重構(gòu)重建結(jié)構(gòu)的表面，該表面在下文中被稱為Si(Ill) :7Χ7表面。由于Si(Ill) :7Χ7表面不適于生長III-V化合物半導(dǎo)體，所以在晶片2上執(zhí)行退火，以將Si (111) :7Χ7表面變回 Si(Ill) :1 Xl表面。退火溫度可以高于大約900°C。在一個示例性實施例中，退火溫度是大約1000°C。在退火期間，工藝氣體(諸如N2*AsH3)可以被引入到退火室中。退火的持續(xù)時間可以在大約1分鐘和大約30分鐘之間。在退火之后，在溝槽18底部的可能的Si (111) 7X7表面被轉(zhuǎn)換變?yōu)镾i(Ill) :1X1表面。在退火之后，襯底10的溫度降低到適宜外延生長III-V化合物半導(dǎo)體區(qū)域的溫度，并且執(zhí)行外延生長以在溝槽18中生長III-V化合物半導(dǎo)體區(qū)域30。由此形成的結(jié)構(gòu)如圖4所示。在一個示例性實施例中，生長溫度為大約350°C，盡管也可以使用不同的生長溫度。由于溝槽18中硅襯底10的表面具有大偏角，所以在降低溫度的過程期間，在溝槽18 底部處保持Si(Ill) :1X1表面，并且沒有變成Si(Ill) :7X7表面。再次參考圖4，化合物半導(dǎo)體區(qū)域30可以由III-V化合物半導(dǎo)體材料形成，該 III-V 化合物半導(dǎo)體材料包括但不限于，GaAs、InP, GaN, InGaAs, InAlAs、GaSb、AlSb、AlAs、 AlP、GaP、上述的組合、以及上述的多層。III-V化合物半導(dǎo)體區(qū)域30的上表面可以持平于、 高于、或者低于襯底10的上表面10a。由于當(dāng)外延生長開始時，保持Si(Ill) :1X1表面， 因此改進了由此得到的III-V化合物半導(dǎo)體區(qū)域30的質(zhì)量。圖5到圖7B示出了可選擇的實施例。除非特別說明，這些實施例中的參考標號代表著圖1至圖4中示出的實施例中的類似元件。在這些實施例中，襯底10是Si (111)襯底， 其主要表面為10a。如圖5所示，主要表面IOa的表面取向A可以接近于<111>取向(表面取向)，其偏角為α。偏角α可以大于大約6°，大于大約12°，大于大約15°，以及甚至可以大于大約20°。而且，偏角α可以在大約12°和大約30°之間。如圖5中以示意圖方式示出，在一個實施例中，偏角α偏離<111>并且朝著<-1-12>取向傾斜。STI區(qū)域14 形成在襯底10中。參考圖6Α，溝槽18通過蝕刻襯底10在STI區(qū)域14的相對側(cè)壁之間的部分形成。在一個實施例中，相比于其他取向上，在<111>取向上更多地使用蝕刻硅的蝕刻劑，從而形成基本平坦的底部19。因此，底部表面19具有與主要表面IOa基本相同的表面取向。在一個示例性實施例中，該蝕刻劑是HCl溶液。在可選實施例中，如圖6B所示，替代在襯底10中形成STI區(qū)域14并接著使得襯底10形成凹槽，例如，使用沉積法來在襯底10的表面IOa上形成介電層40。表面IOa的一部分通過介電層40中的溝槽42暴露。介電層40可以由氧化硅、氮化硅等等形成。使用這種方法，該表面IOa的暴露部分還具有原始表面取向。圖6C示出了圖6A和圖6B中所示出的結(jié)構(gòu)的頂視圖，其中，標記出硅襯底10的結(jié)晶取向。在一個實施例中，溝槽42/18的縱向方向平行于<-110>和<1-10>取向?？蛇x擇地，溝槽42的縱向方向平行于<11_2>和<-1-12>取向。在圖6A到圖6C所示出的結(jié)構(gòu)形成之后，執(zhí)行退火以將襯底10的可能的Si (111) 7X7表面變?yōu)镾i(Ill) :1X1表面。接著，工藝繼續(xù)進行，以外延生長III-V化合物半導(dǎo)體區(qū)域30。在圖7A和7B中示出典型的所得到的結(jié)構(gòu)，圖7A對應(yīng)于圖6A，圖7B對應(yīng)于圖6B。 退火和III-V化合物半導(dǎo)體區(qū)域30的形成基本上與圖1至圖4中所示的實施例中的相同， 因此在這里不再重復(fù)說明。此外，因為襯底10具有帶有大偏角的Si (111)表面，當(dāng)溫度從超過900°C降低到用于外延生長的生長溫度時，可以保持Si (111) :1X1表面，并且將不會再次變回Si(Ill) :7X7表面。這樣，改進了 III-V化合物半導(dǎo)體區(qū)域30的質(zhì)量。在實施例中，在硅襯底上外延生長III-V化合物半導(dǎo)體區(qū)域之前，通過在硅襯底上執(zhí)行退火，不期望的Si(Ill) :7X7表面變?yōu)槠谕腟i(Ill) :1X1表面，而Si(Ill) 1X1表面更適于生長III-V化合物半導(dǎo)體。而且，通過形成大偏角，可以保持由退火得到的 Si(Ill) =IXl表面，直到生長III-V化合物半導(dǎo)體。盡管已經(jīng)詳細地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外，每條權(quán)利要求構(gòu)成單獨的實施例，并且多個權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種器件，包括 硅襯底；以及在所述硅襯底之上并且與所述硅襯底接觸的III-V化合物半導(dǎo)體區(qū)域，其中，所述 III-V化合物半導(dǎo)體區(qū)域與硅襯底具有U形界面，所述U形界面的半徑小于大約lOOOnm。
2.根據(jù)權(quán)利要求1所述的器件，其中，所述U形界面的下半部分的整體具有基本上一致的半徑；或者所述硅襯底是Si (001)襯底，其主要表面是Si (001)表面。
3.根據(jù)權(quán)利要求1所述的器件，其中，所述III-V化合物半導(dǎo)體區(qū)域的縱向方向平行于所述硅襯底的<1-10>和<-110>取向；或者所述III-V化合物半導(dǎo)體區(qū)域的縱向方向平行于所述硅襯底的<-1-10>和<110>取向。
4.根據(jù)權(quán)利要求1所述的器件，進一步包括所述硅襯底中的絕緣區(qū)域，其中，所述 III-V化合物半導(dǎo)體區(qū)域處于所述絕緣區(qū)域的相對側(cè)壁之間，其中，與所述III-V化合物半導(dǎo)體區(qū)域接觸的所述硅襯底的表面具有大于大約6°的偏角，或者與所述III-V化合物半導(dǎo)體區(qū)域接觸的所述硅襯底的表面具有大于大約12°的偏角。
5.一種器件，包括硅襯底，其中，所述硅襯底的主要表面是具有大于大約6°的偏角的(111)表面； 絕緣區(qū)域，在所述硅襯底的一部分之上；以及III-V化合物半導(dǎo)體區(qū)域，在所述絕緣區(qū)域的相對側(cè)壁之間，所述III-V化合物半導(dǎo)體區(qū)域的底部與所述硅襯底接觸。
6.根據(jù)權(quán)利要求5所述的器件，其中，所述偏角在大約12°和大約30°之間，或者所述偏角朝著所述硅襯底的<-1_12>取向傾斜，或者所述III-V化合物半導(dǎo)體區(qū)域和半導(dǎo)體襯底形成基本上平坦的界面。
7.根據(jù)權(quán)利要求5所述的器件，其中，所述III-V化合物半導(dǎo)體區(qū)域的縱向方向與所述硅襯底的<-110>和<1-10>取向平行；或者所述III-V化合物半導(dǎo)體區(qū)域的縱向方向與硅襯底的<11-2>和<-1-12>取向平行。
8.一種形成器件的方法，包括設(shè)置硅襯底，其中，所述硅襯底的主要表面是Si (001)表面；形成從所述主要表面延伸到所述硅襯底的絕緣區(qū)域，所述硅襯底的一部分在所述絕緣區(qū)域的相對側(cè)壁之間；蝕刻所述硅襯底的一部分，以形成具有U形底部的溝槽，其中，至少所述U形底部的下半部分具有基本上一致的半徑；在高于大約900°C的第一溫度下將所述硅襯底退火；將所述硅襯底的溫度從所述第一溫度降低到第二溫度；以及在所述第二溫度下，在所述溝槽中外延生長所述III-V化合物半導(dǎo)體區(qū)域。
9.根據(jù)權(quán)利要求8所述的方法，其中，蝕刻所述硅襯底的一部分的步驟包括 蝕刻所述硅襯底的一部分，以形成具有V型底部的溝槽；以及執(zhí)行氫氣退火，以形成所述硅襯底的U形表面，或者其中，蝕刻所述硅襯底的一部分的步驟包括執(zhí)行各向異性蝕刻以蝕刻所述硅襯底的一部分，來形成具有基本上平坦的底部的溝槽；以及執(zhí)行各向同性蝕刻以進一步蝕刻所述基本上平坦的底部，以形成具有所述U形底部的溝槽。
10.根據(jù)權(quán)利要求8所述的方法，其中，暴露至所述溝槽的所述硅襯底的頂面是具有大于大約6°的偏角的<111>表面，或者暴露至所述溝槽的所述硅襯底的頂面是具有在大約 12°和大約30°之間的偏角的<111>表面；或者其中，在將所述硅襯底退火的步驟之后，所述硅襯底具有在所述溝槽中的Si(Ill) 1X1表面。
全文摘要
一種器件包括硅襯底，以及在硅襯底之上并與其接觸的Ⅲ-Ⅴ化合物半導(dǎo)體區(qū)域。該Ⅲ-Ⅴ化合物半導(dǎo)體區(qū)域與硅襯底具有U形界面，U形界面的半徑小于大約1000nm。
文檔編號H01L29/06GK102280469SQ201010279210
公開日2011年12月14日 申請日期2010年9月8日 優(yōu)先權(quán)日2010年6月11日
發(fā)明者萬幸仁, 吳政憲, 柯志欣 申請人:臺灣積體電路制造股份有限公司