BiCMOS工藝中HBT基區(qū)鍺硅外延層質(zhì)量優(yōu)化工藝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種BiCMOS工藝中HBT基區(qū)鍺硅外延層質(zhì)量優(yōu)化工藝方法。
【背景技術(shù)】
[0002]BiCMOS工藝是將互補金屬氧化物半導(dǎo)體(Complementary Metal OxideSemiconductor, CMOS)和雙極結(jié)型晶體管(Bipopar Junct1n Transistor, BJT)器件同時集成在同一塊芯片上的工藝，雙極結(jié)型晶體管中的異質(zhì)結(jié)雙極型晶體管(Heterojunct1nBipolar Transistor, HBT) 一般采用鍺娃外延層作為基區(qū)，具有較好的頻率特性。所以現(xiàn)有BiCMOS工藝中會有CMOS器件與HBT器件共存，CMOS器件包括NMOS器件和PMOS器件兩種，所以如何將這兩種器件集成而又互不影響彼此的特性就成為BiCMOS工藝需要解決的重要冋題。
[0003]集成有HBT的鍺硅(SiGe) BiCMOS工藝中中包括1.8V和3.3V兩種工作電壓的CMOS器件，因此需要采用雙柵氧(dual gox)制程，即需要采用兩種厚度的柵氧，厚柵氧用于工作電壓較高的CMOS器件，薄柵氧用于工作電壓較低的CMOS器件。現(xiàn)有工藝中，在HBT區(qū)域的鍺硅外延層(EPI)形成前，用于作為基區(qū)的鍺硅外延層形成區(qū)域的有源區(qū)表面形成有薄柵氧，在多晶硅柵刻蝕的過程中薄柵氧不容易對底部的有源區(qū)表面形成良好的保護，從而使得鍺硅外延層形成區(qū)域的有源區(qū)表面會出現(xiàn)損傷，從而影響后續(xù)鍺硅外延層質(zhì)量，影響器件的性能。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種BiCMOS工藝中HBT基區(qū)鍺硅外延層質(zhì)量優(yōu)化工藝方法，能消除基區(qū)鍺硅外延層形成區(qū)域的有源區(qū)表面的損傷，提高HBT基區(qū)鍺硅外延層質(zhì)量、從而提高HBT性能。
[0005]為解決上述技術(shù)問題，本發(fā)明提供的BiCMOS工藝中HBT基區(qū)鍺硅外延層質(zhì)量優(yōu)化工藝方法，BiCMOS工藝在同一硅襯底中集成HBT和兩種工作電壓的CMOS器件，兩種工作電壓分別為第一工作電壓和第二工作電壓，其中第一工作電壓大于第二工作電壓，其特征在于，包括如下步驟:
[0006]步驟一、形成第一柵氧化層，所述第一柵氧化層用于作為所述第一工作電壓的CMOS器件的柵氧化層。
[0007]步驟二、采用濕法刻蝕工藝對所述第一柵氧化層進行刻蝕，去除所述第二工作電壓的CMOS器件區(qū)域以及所述HBT區(qū)域的所述第一柵氧化層，所述第一工作電壓的CMOS器件區(qū)域的所述第一柵氧化層保留。
[0008]步驟三、形成第二柵氧化層，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，所述第二柵氧化層用于作為所述第二工作電壓的CMOS器件的柵氧化層。
[0009]步驟四、生長第一多晶硅層，采用光刻刻蝕工藝對所述第一多晶硅層進行刻蝕同時形成所述兩種工作電壓的CMOS器件的多晶硅柵，HBT區(qū)域的所述第一多晶硅層都被去除；
[0010]步驟五、進行SC薄膜生長，所述SC薄膜由采用淀積工藝形成的第三氧化膜和第二多晶硅層組成，在所述HBT區(qū)域，所述SC薄膜形成于所述第二柵氧化層表面；
[0011]采用光刻刻蝕工藝依次對所述第二多晶硅層、所述第三氧化膜和其底部的所述第二柵氧化膜進行刻蝕形成鍺硅窗口，所述鍺硅窗口由刻蝕后的所述SC薄膜圍繞而成，所述鍺硅窗口定義出所述HBT的基區(qū)形成區(qū)域；
[0012]步驟六、進行熱氧化生長在所述鍺硅窗口區(qū)域內(nèi)的硅襯底表面形成熱氧化層，用以消除所述鍺硅窗口區(qū)域內(nèi)的硅襯底表面的缺陷；之后在用濕法工藝去除所述熱氧化層；
[0013]步驟七、進行鍺硅外延層生長，位于所述鍺硅窗口內(nèi)的所述鍺硅外延層用于形成所述HBT的基區(qū)。
[0014]進一步的改進是，所述第一工作電壓為3.3V，所述第二工作電壓為1.8V。
[0015]進一步的改進是，所述第二柵氧化層的厚度為300埃，所述第一多晶硅層的厚度為500埃。
[0016]進一步的改進是，所述第一柵氧化層采用熱氧化工藝形成，所述第二柵氧化層采用熱氧化工藝形成。
[0017]進一步的改進是，步驟四的光刻刻蝕工藝中的刻蝕工藝采用干法刻蝕工藝。
[0018]進一步的改進是，步驟五的光刻刻蝕工藝中的刻蝕工藝采用干法刻蝕工藝。
[0019]進一步的改進是，在所述硅襯底中形成有場氧層，所述場氧層圍繞所述硅襯底的硅隔離出有源區(qū)，所述HBT的集電區(qū)形成于一個所述有源區(qū)中，所述HBT的基區(qū)形成于所述集電區(qū)所在有源區(qū)的表面。在所述集電區(qū)的底部形成有埋層；在所述基區(qū)的頂部形成有發(fā)射區(qū)。
[0020]進一步的改進是，步驟五中所述第三氧化膜的厚度為300埃，所述第二多晶硅層的厚度為500埃。
[0021]本發(fā)明通過在鍺硅窗口形成后，進行熱氧化并濕法去除熱氧化層來消除鍺硅窗口區(qū)域內(nèi)的硅襯底表面的缺陷，從而能消除基區(qū)鍺硅外延層形成區(qū)域的有源區(qū)表面的損傷，即能消除由第一多晶硅層刻蝕時由于HBT區(qū)域的第二柵氧化層較薄而容易形成刻蝕帶來的對有源區(qū)表面硅的損傷，從而提高HBT基區(qū)鍺硅外延層質(zhì)量、從而提高HBT性能。
【附圖說明】
[0022]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細(xì)的說明:
[0023]圖1是本發(fā)明實施例方法流程圖；
[0024]圖2A-圖2D是本發(fā)明實施例方法各步驟中的器件結(jié)構(gòu)圖。
【具體實施方式】
[0025]如圖1所示，是本發(fā)明實施例方法流程圖；如圖2A至圖2D所示，是本發(fā)明實施例方法各步驟中的器件結(jié)構(gòu)圖。本發(fā)明實施例BiCMOS工藝中HBT基區(qū)鍺硅外延層110質(zhì)量優(yōu)化工藝方法中BiCMOS工藝在同一硅襯底101中集成HBT和兩種工作電壓的CMOS器件，兩種工作電壓分別為第一工作電壓和第二工作電壓，其中第一工作電壓大于第二工作電壓；本發(fā)明實施例中，所述第一工作電壓為3.3V，所述第二工作電壓為1.8V，包括如下步驟:
[0026]首先、如圖2A所示，在所述硅襯底101中形成場氧層102，本發(fā)明實施例的場氧層102采用淺溝槽隔離(STI)工藝形成，在形成淺溝槽后，在淺溝槽表面還形成有襯墊氧化層103。所述場氧層102圍繞所述硅襯底101的硅隔離出有源區(qū)。
[0027]在H