一種鍺硅硼外延層生長方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及半導(dǎo)體器件的制造技術(shù)，尤其涉及一種鍺硅硼(SiGeB)外延層生長方法。
【背景技術(shù)】
[0002]目前，半導(dǎo)體制造工業(yè)主要在硅襯底的晶片器件面上生長器件，例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件結(jié)構(gòu)包括有源區(qū)、源極、漏極和柵極，其中，所述有源區(qū)位于半導(dǎo)體硅襯底中，所述柵極位于有源區(qū)上方，在所述柵極兩側(cè)的有源區(qū)中進(jìn)行離子注入以形成源極和漏極，柵極下方具有導(dǎo)電溝道，所述柵極和導(dǎo)電溝道之間有柵極電介質(zhì)層。根據(jù)離子注入的不同類型，分為空穴型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PMOS)和電子型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NM0S)。
[0003]多年以來，沿著摩爾定律提供的途徑，人們一直采用對MOSFET進(jìn)行等比例微縮來增加器件速度，然而隨著MOSFET尺寸的縮小，常規(guī)的等比例微縮方法遇到了以短溝道效應(yīng)為核心的一系列問題。例如，電源電壓的等比例縮小在降低動態(tài)功耗的同時(shí)如何增大驅(qū)動電流密度的問題，因此如何提高載流子遷移率(PM0S內(nèi)的空穴和NMOS內(nèi)的電子)成為保持MOSFET性能的關(guān)鍵。
[0004]由于無應(yīng)變的硅襯底中空穴的平均遷移率比電子低三倍，所以提高PMOS導(dǎo)電溝道內(nèi)的空穴遷移率成為關(guān)注的焦點(diǎn)。
[0005]近年來,應(yīng)變工程技術(shù)(strain engineering)被認(rèn)為是一個將摩爾定律延伸的關(guān)鍵技術(shù)之一。所謂應(yīng)變技術(shù)，即通過引入局部單向拉伸或壓縮型應(yīng)力到MOSFET的導(dǎo)電溝道，提升MOSFET的導(dǎo)電溝道內(nèi)載流子遷移率，從而在柵極電介質(zhì)層厚度變薄或保持不變的情況下使驅(qū)動電流大幅增長，最終提高M(jìn)OSFET的器件性能。對硅襯底中的導(dǎo)電溝道而言，能夠產(chǎn)生局部單向應(yīng)變的可用結(jié)構(gòu)有SiGe和SiyC1+必須針對PMOS和NMOS分別設(shè)計(jì)局部單向應(yīng)變的結(jié)構(gòu)。其中，對PMOS引入壓縮型應(yīng)力增加空穴的遷移率稱為局部單向壓縮型應(yīng)變，而對NMOS引入拉伸型應(yīng)力提高電子的遷移率稱為局部單向拉伸應(yīng)變。
[0006]目前得到應(yīng)用的應(yīng)變工程技術(shù)主要有:沉積拉伸或壓縮型應(yīng)力的氮化硅(SiN)覆蓋層；在淺溝槽隔離(STI)和金屬化前電介質(zhì)(PMD)結(jié)構(gòu)中增加拉伸或壓縮型應(yīng)力的氧化物層，以及鍺硅(SiGe)外延層填充刻蝕或升高的源、漏極區(qū)域。
[0007]對于先進(jìn)的CMOS邏輯產(chǎn)品，應(yīng)變工程技術(shù)對器件性能的改進(jìn)是很重要的。
[0008]在現(xiàn)有技術(shù)中，在PMOS源/漏極區(qū)域處選擇性地外延生長SiGe膜和Si蓋膜。在外延生長之前，在PMOS源/漏極區(qū)域處，使用干法蝕刻來形成弓形并使用TMAH (四甲基氫氧化銨)蝕刻工藝來形成Σ形輪廓。然而，在SiGe外延生長工藝之后，使用KLA掃描缺陷時(shí)，會在多晶硅柵頂部上發(fā)現(xiàn)顆粒(表面小丘)，如圖1A和圖1B中的101和102所分別示出的。
[0009]更具體地，如圖2A所示，在TMAH蝕刻工藝之后，在多晶硅的頂部和側(cè)壁上存在一些微小的顆粒201。接下來，如圖2B所示，在SiGe工藝之后，在這種微小的硅源上，將生長SiGe膜，從而使微小顆粒201變成大顆粒202。
[0010]多晶硅柵上的這種顆粒的存在將影響其表面光滑性，進(jìn)而影響器件性能。因此需要一種能夠生長沒有缺陷的高質(zhì)量鍺硅的方法。

【發(fā)明內(nèi)容】

[0011]有鑒于此，本發(fā)明提供一種鍺硅硼外延層生長方法，該方法能夠減小在SiGe生長期間形成的球缺陷，從而提高所生長的鍺硅外延層性能。
[0012]根據(jù)本發(fā)明的一個方面，提供了一種鍺硅硼外延層生長方法，該方法包括:在TMAH蝕刻工藝之后，在溝槽側(cè)壁和缺陷表面上選擇性外延生長第一 SiGe層；使用HCl氣體蝕刻掉該第一 SiGe層以及多晶硅柵上的缺陷；以及在溝槽內(nèi)選擇性外延生長SiGeB層，填充硅襯底的溝槽。
[0013]優(yōu)選地，選擇性外延生長SiGeB層的步驟進(jìn)一步包括:在溝槽內(nèi)生長第二 SiGe層；以及在該第二 SiGe層表面上生長SiGeB層。
[0014]根據(jù)本發(fā)明的另一個方面，提供了使用本發(fā)明的鍺硅硼外延層生長方法制成的半導(dǎo)體器件。
[0015]通過使用本發(fā)明提供的鍺硅硼外延層生長方法，能夠去除在TMAH蝕刻工藝之后在多晶硅的頂部和側(cè)壁上存在的微小顆粒，避免在多晶硅柵上出現(xiàn)影響其表面光滑性的顆粒，從而改進(jìn)了器件性能。
【附圖說明】
[0016]通過結(jié)合附圖閱讀以下的詳細(xì)描述可以更好地理解本發(fā)明所公開的示例性實(shí)施例，在附圖中:
[0017]圖1A和圖1B示出了在SiGe外延生長工藝之后，使用KLA掃描缺陷時(shí)在多晶硅柵頂部上發(fā)現(xiàn)的顆粒示意圖；
[0018]圖2A示出了在TMAH蝕刻工藝之后在多晶硅的頂部和側(cè)壁上存在一些微小的顆粒;
[0019]圖2B不出了圖2A中的微小顆粒在SiGe工藝之后變成大顆粒；
[0020]圖3A-3D示出了根據(jù)本發(fā)明一個示例性實(shí)施例的鍺硅硼外延層生長過程中的器件結(jié)構(gòu)剖面圖；以及
[0021]圖4示出了根據(jù)本發(fā)明一個示例性實(shí)施例的鍺硅硼外延層生長方法的流程圖。
[0022]為了說明簡潔，附圖示出一般的構(gòu)造方式，且省略公知特征和技術(shù)的描述和細(xì)節(jié)，以避免不必要地混淆對本發(fā)明所述實(shí)施例的討論。此外，附圖中的各要素不一定按比例繪制。舉例而言，附圖中一些要素的尺寸可能相對于其它要素被放大來幫助改善對本發(fā)明各實(shí)施例的理解。不同附圖中的相同附圖標(biāo)記表示相同要素，而類似附圖標(biāo)記可能但不一定表示類似要素。
【具體實(shí)施方式】
[0023]以下參照附圖對本發(fā)明進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解，下面的詳細(xì)描述本質(zhì)上僅為示例性的，并且不旨在限制主題事項(xiàng)或應(yīng)用的實(shí)施例以及這些實(shí)施例的用途。如本文中所使用的，措辭“示例性”表示“用作示例、實(shí)例或解說”。在本文被描述為示例性的任何實(shí)現(xiàn)不應(yīng)被解釋成一定優(yōu)選或優(yōu)勝于其他實(shí)現(xiàn)。并且，沒有意圖被前述技術(shù)領(lǐng)域、【背景技術(shù)】、
【發(fā)明內(nèi)容】
或以下詳細(xì)說明中展現(xiàn)的任何表示或隱含的理論所約束。
[0024]在說明書和權(quán)利要求書中的術(shù)語“第一”、“第二”、“第三”、“第四”等(如果有的話)用于在類似要素之間進(jìn)行區(qū)分，且未必是用于描述特定次序或時(shí)間順序。要理解，在適當(dāng)情況下如此使用的這些術(shù)語可互換，例如使得本文所述的本發(fā)明實(shí)施例能夠以不同于本文所述或所示的其它順序來操作。類似地，如果本文所述的方法包括一系列步驟，則本文所呈現(xiàn)的這些步驟的順序并非必須是可執(zhí)行這些步驟的唯一順序，且一些所陳述的步驟可被省略和/或一些本文未描述的其它步驟可被添加到該方法。此外，術(shù)語“包括”、“包含”、“具有”及其任何變形旨在適用非排他地包括，使得包括一系列要素的過程、方法、制品或裝置不一定限于那些要素，但可包括未明確列出的或