嵌入式外延鍺硅層的蓋帽層的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，特別涉及一種化學機械研磨方法。
【背景技術】
[0002]隨著半導體技術的發(fā)展，硅襯底半導體器件的特征尺寸不斷減小。各種CMOS技術發(fā)展都在尋求不顯著增加半導體器件漏電流的前提下，提高器件開態(tài)導通電流、提高器件速度的方法。其中，應力技術是改變硅襯底半導體器件溝道應力、提高載流子在導電溝道中遷移率，從而提尚器件性能的有效方法。
[0003]現(xiàn)有技術利用外延工藝形成外延鍺硅層，利用外延鍺硅層來提升PM0S器件的空穴溝道迀移率，并且外延鍺硅中的鍺的含量越高，在器件中引入的壓應力越大。
[0004]對于PM0S器件區(qū)域，外延鍺硅層上會覆蓋硅蓋帽層(Si cap)，來提高外延鍺硅層的鍺硅的穩(wěn)定性，并通過形成硅化物降低金屬與半導體的接觸電阻。由于PM0S器件區(qū)域與SRAM器件區(qū)域處圖形不同從而形成的微加載效應(micro-loading effect)同樣會體現(xiàn)在外延鍺硅層的生長上。
[0005]對于外延鍺硅層上的硅蓋帽層，SRAM區(qū)域因生長外延鍺硅層前的氫氟酸清洗步驟會造成淺溝槽隔離結構處Si02的損失，特別是淺溝槽隔離結構頂角處的S1jP、失較多，當生長外延鍺硅層到高出STI頂角處時會比PM0S區(qū)域滿溢(overfill)很多，從而出現(xiàn)〈111〉晶面，隨后的硅蓋帽層無法在此晶面上生長，但可以在外延鍺硅層的〈100〉晶面生長。如圖1所示的現(xiàn)有技術的形成有外延鍺硅層的半導體結構的剖面結構示意圖。外延鍺硅層12形成于半導體襯底10中，外延鍺硅層12兩側為淺溝槽隔離結構11，圖中為了簡化，將半導體器件的其他結構省略。圖中外延鍺硅層12的頂部形成有蓋帽層13，而外延鍺硅層12的側面靠近淺溝槽隔離結構11頂部的位置沒有蓋帽層13.
[0006]當后續(xù)的鎳硅化物工藝進行后，在外延鍺硅層12〈111>晶面因無硅蓋帽層會造成高鍺組分的外延鍺硅層12與鎳直接反應，此反應因鍺組分的析出形成了高阻相，會帶來接觸電阻增加的弊端，同時因〈111〉晶面(即外延鍺硅層12的靠近淺溝槽隔離結構的側面)無硅蓋帽層可能會造成高鍺組分的外延鍺硅層的應力釋放。

【發(fā)明內容】

[0007]本發(fā)明解決的技術問題是提供嵌入式外延鍺硅層的蓋帽層的制作方法，解決了現(xiàn)有技術無法在嵌入式外延鍺硅層上形成完全包覆外延鍺硅層的蓋帽層的問題，防止后續(xù)的鎳娃化物工藝與外延鍺娃層的鍺娃的反應，改善因此帶來的應力問題。
[0008]為了解決上述問題，本發(fā)明提供一種嵌入式外延鍺硅層的蓋帽層的制作方法，包括:
[0009]提供半導體襯底，所述半導體襯底上形成有嵌入式外延鍺硅層，所述嵌入式外延鍺硅層兩側有淺溝槽隔離結構；
[0010]在所述外延鍺硅層上方形成單晶硅層，所述單晶硅層包覆所述外延鍺硅層；
[0011]在所述單晶硅層上形成多晶硅層，所述多晶硅層與單晶硅層共同構成蓋帽層；
[0012]對所述蓋帽層依次進行退火工藝和鎳硅化工藝。
[0013]下面結合實施例對本發(fā)明技術方案進行詳細的說明。
[0014]所述單晶硅層的厚度范圍為100-200埃，所述多晶硅層的厚度范圍為50-200埃。
[0015]可選地，所述單晶硅層與所述多晶硅層利用不同的硅源制作。
[0016]可選地，所述單晶硅層使用含有二氯二氫硅的硅源制作，所述多晶硅層使用不含有二氯二氫硅的硅源制作。
[0017]可選地，所述單晶硅層利用含有二氯二氫硅、硼源以及選擇性刻蝕氣體制作。
[0018]可選地，所述單晶硅層利用含有二氯二氫硅、硼源以及HC1制作，其中二氯二氫硅的流量為50-600sccm、硼源為BH3或B2H6，硼源的流量為50-200sccmHCl的流量為70-200sccm，反應溫度為580-680攝氏度。
[0019]可選地，所述多晶硅層利用硅烷或二硅烷作為硅源，并且所述多晶硅層利用HC1氣體來維持選擇性生長。
[0020]可選地，所述硅烷的流量范圍為50-300SCCm，所述二硅烷的流量范圍為100_300sccmo
[0021]可選地，所述退火為尖峰退火或閃光退火。
[0022]可選地，所述尖峰退火的溫度范圍為800-1200攝氏度，時間范圍為1_5秒，利用的氣體為氮氣、氬氣或者兩者的混合；所述閃光退火的溫度范圍為800-1300攝氏度，時間范圍為1-60毫秒。
[0023]與現(xiàn)有技術相比，本發(fā)明將蓋帽層的制作分為兩個步驟，首先在外延鍺硅層上形成一層單晶硅層，該單晶硅層覆蓋所述外延鍺硅層，該單晶硅層制作過程利用含有二氯二氫硅、硼源以及選擇性刻蝕氣體制作，因而可以包覆外延鍺硅層；然后在單晶硅層上形成多晶硅層，該單晶硅層與多晶硅層共同構成蓋帽層，對外延鍺硅層進行保護，防止后續(xù)的鎳硅化物工藝與外延鍺娃層的鍺娃的反應，改善因此帶來的應力問題。
【附圖說明】
[0024]圖1為現(xiàn)有技術的形成有外延鍺硅層的半導體結構的剖面結構示意圖；
[0025]圖2為利用本發(fā)明的方法形成的外延鍺硅層的半導體結構的剖面結構示意圖。
【具體實施方式】
[0026]本發(fā)明解決的技術問題是提供嵌入式外延鍺硅層的蓋帽層的制作方法，解決了現(xiàn)有技術無法在嵌入式外延鍺硅層上形成完全包覆外延鍺硅層的蓋帽層的問題，防止后續(xù)的鎳娃化物工藝與外延鍺娃層的鍺娃的反應，改善因此帶來的應力問題。
[0027]為了解決上述問題，本發(fā)明提供一種嵌入式外延鍺硅層的蓋帽層的制作方法，包括:
[0028]提供半導體襯底，所述半導體襯底上形成有嵌入式外延鍺硅層，所述嵌入式外延鍺硅層兩側有淺溝槽隔離結構；
[0029]在所述外延鍺硅層上方形成單晶硅層，所述單晶硅層包覆所述外延鍺硅層；
[0030]在所述單晶硅層上形成多晶硅層，所述多晶硅層與單晶硅層共同構成蓋帽層；
[0031]對所述蓋帽層依次進行退火工藝和鎳硅化工藝。
[0032]結合圖2所示的本發(fā)明的方法形成的外延鍺硅層的半導體結