專利名稱：3d電感器和變壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的來說涉及三維(3D)電感器及其制造方法，更具體地，涉及在半導(dǎo)體封裝中使用中介層的3D電感器和/或變壓器及制造方法。
背景技術(shù)：
因?yàn)榧呻娐?IC)的發(fā)明，半導(dǎo)體工業(yè)由于各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度連續(xù)提高而經(jīng)歷了連續(xù)快速的發(fā)展。就絕大部分而言， 這種集成密度的提高歸因于最小部件尺寸的重復(fù)減小，這使得更多組件集成到給定區(qū)域中。這些集成改進(jìn)本質(zhì)上基本為二維QD)的，這是因?yàn)楸患山M件占用的體積主要在半導(dǎo)體晶圓的表面上。盡管光刻的顯著改進(jìn)導(dǎo)致2D IC形成的顯著改進(jìn)，但存在對可以二維實(shí)現(xiàn)的密度的物理限制。這些限制之一為需要制造這些組件的最小尺寸。此外，當(dāng)將更多的器件放到一個(gè)芯片中時(shí)，要求更加復(fù)雜的設(shè)計(jì)。尤其在射頻(RF)和混合信號(hào)設(shè)計(jì)中，常用電感器和變壓器。然而，這些組件的2D 集成通常要求在IC產(chǎn)品中的大量芯片區(qū)域。此外，因?yàn)橐话闫谕麥p小這些部件尺寸，所以這些組件中的金屬線尺寸也會(huì)減小，由此增加了金屬線的阻抗。增加的阻抗又會(huì)降低這些電感器和變壓器的品質(zhì)⑴)因數(shù)。此外，在芯片或晶片上具有電感器和變壓器會(huì)引起電感器和變壓器的磁通量穿過芯片。磁通量可以與芯片中的器件(諸如晶體管、金屬線和/或互連)連接，從而產(chǎn)生不需要的噪聲。因此，本領(lǐng)域需要克服所提出的這些缺陷。

發(fā)明內(nèi)容
根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體器件包括半導(dǎo)體晶片、中介層以及將半導(dǎo)體晶片結(jié)合到中介層的導(dǎo)電凸塊(conductive bump)。半導(dǎo)體晶片包括第一金屬化層，并且第一金屬化層包括第一導(dǎo)電圖案。中介層包括第二金屬化層，并且第二金屬化層包括第二導(dǎo)電圖案。 導(dǎo)電凸塊中的一些將第一導(dǎo)電圖案電連接至第二導(dǎo)電圖案以形成線圈(coil)。其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中的每一個(gè)都包括至少兩條軌跡鏈路，其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案之一的至少兩條軌跡鏈路是橫向鏈路，所述橫向鏈路中的每一個(gè)都連接所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中另一個(gè)的至少兩條軌跡鏈路的各個(gè)相鄰對。其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中的每一個(gè)都包括環(huán)形的導(dǎo)電材料。其中，所述中介層還包括其上為所述第二金屬化層的基板，并且所述中介層還包括穿透所述基板的貫穿基板通孔，所述貫穿基板通孔電連接至所述第二導(dǎo)電圖案。其中，所述半導(dǎo)體晶片還包括第三金屬化層，所述第一金屬化層在所述第三金屬化層上，其中，所述第三金屬化層包括第三導(dǎo)電圖案，以及所述中介層還包括第四金屬化層，所述第二金屬化層在所述第四金屬化層上，其中，所述第四金屬化層包括第四導(dǎo)電圖案，其中，所述第三導(dǎo)電圖案電連接至所述第四導(dǎo)電圖案以形成環(huán)繞所述線圈的外線圈，所述線圈為內(nèi)線圈。該半導(dǎo)體器件還包括所述中介層中的基板，所述第二金屬化層在所述基板與所述半導(dǎo)體晶片相對的表面上；以及貫穿基板通孔，延伸通過所述基板，所述貫穿基板通孔將所述第一導(dǎo)電圖案電連接至所述第二導(dǎo)電圖案。另一個(gè)實(shí)施例為中介層。中介層包括基板、基板的第一側(cè)上的第一金屬化層、第一金屬化層上的第二金屬化層、基板的第二側(cè)上的第三金屬化層、第三金屬化層上的第四金屬化層以及延伸穿過基板的貫穿基板通孔(Through Substrate Via，TSV)。第一金屬化層包括第一導(dǎo)電圖案，以及第二金屬化層包括第二導(dǎo)電圖案。第二側(cè)與第一側(cè)相對。第三金屬化層包括第三導(dǎo)電圖案，以及第四金屬化層包括第四導(dǎo)電圖案。至少一個(gè)TSV將第一導(dǎo)電圖案和第二導(dǎo)電圖案之一電連接至第三導(dǎo)電圖案和第四導(dǎo)電圖案之一以形成第一線圈。 至少另一個(gè)TSV將第一導(dǎo)電圖案和第二導(dǎo)電圖案之一電連接至第三導(dǎo)電圖案和第四導(dǎo)電圖案之一以形成第二線圈。其中，所述第一導(dǎo)電圖案、所述第二導(dǎo)電圖案、所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案中的每一個(gè)都包括至少兩條軌跡鏈路，其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中的每一個(gè)的至少兩條軌跡鏈路是橫向軌跡，其中，所述至少一個(gè)TSV將所述第一導(dǎo)電圖案連接至所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案之一，以及其中，所述至少一個(gè)其他TSV 將所述第二導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案中的另一個(gè)。其中，所述至少一個(gè)TSV將所述第一導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案，以及其中，所述至少一個(gè)其他TSV將所述第二導(dǎo)電圖案電連接至所述第四導(dǎo)電圖案。其中，所述第一導(dǎo)電圖案和所述第三導(dǎo)電圖案中的每一個(gè)都包括環(huán)形，其中，所述至少一個(gè)TSV將所述第一導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案，以及其中，所述至少一個(gè)其他TSV將所述第一導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案。其中，所述第二導(dǎo)電圖案和所述第四導(dǎo)電圖案中的每一個(gè)都包括交叉鏈路。其中，所述第一線圈為由所述第二線圈包圍的內(nèi)線圈。又一實(shí)施例為用于形成半導(dǎo)體器件的方法。該方法包括提供半導(dǎo)體晶片；提供中介層；以及使用導(dǎo)電凸塊將半導(dǎo)體晶片結(jié)合至中介層。半導(dǎo)體晶片包括第一基板和第一基板之上的第一電介質(zhì)層，并且第一電介質(zhì)層具有第一導(dǎo)電圖案。中介層包括第二基板和第二基板之上的第二電介質(zhì)層，并且第二電介質(zhì)層具有第二導(dǎo)電圖案。至少一個(gè)導(dǎo)電凸塊將第一導(dǎo)電圖案電連接至第二導(dǎo)電圖案以形成線圈。該方法還包括形成延伸通過所述第二基板的貫穿基板通孔(TSV)，所述TSV電連接至所述第二導(dǎo)電圖案。其中，所述第一導(dǎo)電圖案包括在第一方向上延伸的至少兩條軌跡鏈路，以及所述第二導(dǎo)電圖案包括在與所述第一方向不同的第二方向上延伸的至少兩條軌跡鏈路。所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中的每一個(gè)都包括環(huán)形。再一實(shí)施例為用于形成半導(dǎo)體結(jié)構(gòu)的方法。該方法包括提供基板；形成延伸穿過基板的貫穿基板通孔(TSV)；在基板的第一側(cè)上形成第一電介質(zhì)層；在第一電介質(zhì)層上形成第二電介質(zhì)層；在基板與第一側(cè)相對的第二側(cè)上形成第三電介質(zhì)層；以及在第三電介質(zhì)層上形成第四電介質(zhì)層。第一電介質(zhì)層具有第一導(dǎo)電圖案，以及第二電介質(zhì)層具有第二
5導(dǎo)電圖案。第三電介質(zhì)層具有第三導(dǎo)電圖案，以及第四電介質(zhì)層具有第四導(dǎo)電圖案。至少一個(gè)TSV將第一導(dǎo)電圖案和第二導(dǎo)電圖案之一電連接至第三導(dǎo)電圖案和第四導(dǎo)電圖案之一以形成第一線圈。至少另一個(gè)TSV將第一導(dǎo)電圖案和第二導(dǎo)電圖案之一電連接至第三導(dǎo)電圖案和第四導(dǎo)電圖案之一以形成第二線圈。


為了更完整地理解本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)，結(jié)合附圖進(jìn)行以下描述作為參考， 其中圖1是根據(jù)一個(gè)實(shí)施例的使用中介層的3D結(jié)構(gòu)；圖2A至圖2D示出了根據(jù)實(shí)施例的一部分3D結(jié)構(gòu)的各種視圖；圖3A至圖3D示出了根據(jù)另一實(shí)施例的一部分3D結(jié)構(gòu)的各種視圖；圖4是根據(jù)實(shí)施例的形成圖2A至圖2D的實(shí)施例的方法；圖5是根據(jù)另一實(shí)施例的形成圖3A至圖3D的實(shí)施例的方法；圖6A至圖6H示出了根據(jù)又一實(shí)施例的一部分3D結(jié)構(gòu)的各種視圖；圖7A至圖7D示出了根據(jù)再一實(shí)施例的一部分3D結(jié)構(gòu)的各種視圖；圖8是根據(jù)實(shí)施例的形成圖6A至圖7D的實(shí)施例的方法；圖9A和圖9B示出了根據(jù)再一實(shí)施例的一部分3D結(jié)構(gòu)的各種視圖；以及圖IOA和圖IOB示出了根據(jù)再一實(shí)施例的一部分3D結(jié)構(gòu)的各種視圖。
具體實(shí)施例方式下面描述本發(fā)明實(shí)施例的制造和使用。然而，應(yīng)該理解，本公開提供了可以在各種具體環(huán)境下實(shí)現(xiàn)的許多可應(yīng)用的發(fā)明思想。所討論的具體實(shí)施例僅僅是制造和使用所公開主題的具體方式的示例，并不用于限制不同實(shí)施例的范圍。參照具體環(huán)境(即，具有包括電感器和/變壓器的中介層的三維(3D)半導(dǎo)體結(jié)構(gòu)和/或封裝)來描述實(shí)施例。然而，其他實(shí)施例也可以應(yīng)用于其他3D結(jié)構(gòu)。圖1示出了根據(jù)實(shí)施例的包括使用中介層14的電感器和/或變壓器的3D結(jié)構(gòu) 10。在圖1中，示出了根據(jù)實(shí)施例的中介層14的截面圖，其中，第一集成電路晶片12經(jīng)由導(dǎo)電凸塊20附接至中介層14的第一側(cè)，以及第二集成電路晶片16經(jīng)由導(dǎo)電凸塊20附接至中介層14的第二側(cè)。導(dǎo)電凸塊20可包括凸塊、球、柱、圓柱等，并且可以包括例如直徑為大約5微米至大約50微米的微凸塊。中介層14還附接至基板18，基板18例如可以為封裝基板、另一晶片(die)/晶圓 (wafer)、印刷電路板、高密度互連等。中介層14中的貫穿基板通孔(TSV) 22在第一集成電路晶片12與第二集成電路晶片16之間提供電連接，以及經(jīng)由導(dǎo)電凸塊M在基板18與第一集成電路晶片12和第二集成電路晶片16中的一個(gè)或二者之間提供電連接。基板18可包括其他TSV、導(dǎo)電凸塊和/或組件，并且可以進(jìn)一步連接至其他基板。第一集成電路晶片12和第二集成電路晶片16可以為用于特定應(yīng)用的任何適當(dāng)?shù)募呻娐肪?。例如，第一集成電路晶?2和第二集成電路晶片16之一可以為諸如RF/ 混合信號(hào)集成電路、RF/混合信號(hào)微電子機(jī)械系統(tǒng)(HEMQ設(shè)計(jì)等的射頻(RF)芯片。圖2A至圖2D示出了根據(jù)實(shí)施例的圖1所示一部分3D結(jié)構(gòu)的各種視圖，其中，該部分包括線圈或電感器。圖2A至圖2D的描述可以相互參考。圖2D是3D結(jié)構(gòu)的該部分的簡化3D視圖，以及圖2A至圖2C是各種2D視圖。具體地，圖2B是集成電路晶片12/16中的第一導(dǎo)電圖案42的平面圖，以及圖2C是中介層14中的第二導(dǎo)電圖案M的平面圖。圖 2A是沿著在圖2B至圖2D中所示的2A-2A線所截取的截面圖。圖2A示出了第一集成電路晶片12或第二集成電路晶片16 (表示為“集成電路晶片12/16”)以及中介層14。集成電路晶片12/16包括頂部金屬化層40，其中，第一軌跡鏈路(trace link) 42a、42b和42c (統(tǒng)稱為“第一導(dǎo)電圖案42”)被圖案化。頂部金屬化層40 可以為任何電介質(zhì)層，諸如硼磷硅玻璃(BPSG)、氧化硅、氮化硅、氮氧化硅、未摻雜硅酸鹽玻璃(USG)、它們的任何組合等。第一導(dǎo)電圖案42可以為任何導(dǎo)電材料，諸如銅、鎳、鋁、鎢、 鈦、它們的任何組合等。頂部金屬化層40被鈍化層44所覆蓋。鈍化層44可以為氧化硅、 氮化硅、氮氧化硅、它們的任何組合等。通過第一導(dǎo)電圖案42之上的鈍化層44中的開口形成底層凸塊金屬焊盤46。底層凸塊金屬焊盤46可以為金屬，諸如銅、鎳、鎢、鈦、金、它們的任何組合等。在底層凸塊金屬焊盤46上形成導(dǎo)電凸塊20a、20b和20c (統(tǒng)稱為20)。導(dǎo)電凸塊20可以為無鉛焊料、共熔鉛、導(dǎo)電柱(諸如銅柱)等。圖2A還示出了基板56之上的中介層14的前側(cè)金屬化層52，其可以為硅并具有大約50微米的厚度。第二軌跡鏈路Ma、54b和Mc(統(tǒng)稱為“第二導(dǎo)電圖案M”)被圖案化到前側(cè)金屬化層52中。鈍化層50在前側(cè)金屬化層52之上，并且通過第二導(dǎo)電圖案M 之上的鈍化層50形成底層凸塊金屬焊盤48。前側(cè)金屬化層52可以為任何電介質(zhì)層，諸如 BPSG、氧化硅、氮化硅、氮氧化硅、USG、它們的任何組合等。第二導(dǎo)電圖案M可以為任何導(dǎo)電材料，諸如銅、鎳、鋁、鎢、鈦、它們的任何組合等。鈍化層50可以為氧化硅、氮化硅、氮氧化硅、它們的任何組合等?？蛇xTSV 2 被示出連接至第二軌跡鏈路Mc。TSV 2 可以將該結(jié)構(gòu)連接至另一集成電路晶片、基板18和/或其他組件。應(yīng)該注意，集成電路晶片12/16 中的頂部金屬化層40以及中介層14中的前側(cè)金屬化層52可以是在金屬化層40或52與底層凸塊金屬焊盤46或48之間具有任何互連結(jié)構(gòu)的任何金屬化層。將金屬化層40和52 示為頂層僅僅是為了說明和描述的簡單。圖2B是集成電路晶片12/16中的第一導(dǎo)電圖案42的平面圖。圖2B還示出了表視圖2A中示出的截面的線2A-2A。第一軌跡鏈路42a、42b和42c中的每一個(gè)都在兩個(gè)方向上縱向延伸。例如，第一軌跡鏈路4 在第一軌跡鏈路42a的相對端60a和62a附近基本上僅在Y方向上延伸，但是還在與y軸成角的方向上延伸，由此在第一軌跡鏈路4 的其他區(qū)域中利用χ和y方向分量進(jìn)行延伸。第一軌跡鏈路42b和42c類似地用相對端60b、60c、 62b和62c進(jìn)行圖案化。圖2C是中介層14中的第二導(dǎo)電圖案M的平面圖。圖2C示出了圖2A中示出的截面的線2A-2A。第二軌跡鏈路Ma、54b和Mc中的每一個(gè)都縱向地在y方向上延伸。第二軌跡鏈路5 包括端部64a，以及第二軌跡鏈路54b和5 分別包括端部64b和66b以及 64c 和 66c。圖2D是集成電路晶片12/16中的第一導(dǎo)電圖案42、導(dǎo)電凸塊20以及中介層14 中的第二導(dǎo)電圖案M的簡化3D圖。第二軌跡鏈路5 的端部6 通過導(dǎo)電凸塊20a連接至第一軌跡鏈路42a的端部60a。第一軌跡鏈路42a的端部6 通過導(dǎo)電凸塊(未示出) 連接至第二軌跡鏈路54b的端部66b，以及第二軌跡鏈路54b的端部64b通過導(dǎo)電凸塊20b連接至第一軌跡鏈路42b的端部60b。第一軌跡鏈路42b的端部62b通過導(dǎo)電凸塊(未示出)連接至第二軌跡鏈路5 的端部66c，以及第二軌跡鏈路5 的端部Mc通過導(dǎo)電凸塊 20c連接至第一軌跡鏈路42c的端部60c。在該配置中，第一導(dǎo)電圖案42、第二導(dǎo)電圖案M 和導(dǎo)電凸塊20形成電感器。此外，從圖2D可以看出，第一軌跡鏈路42a、42b和42c中的每一個(gè)都在兩個(gè)方向上延伸，使得每個(gè)都可以連接各對相鄰平行的第二軌跡鏈路Ma、54b和 54c0因此，第一軌跡鏈路42a、42b和42c中的每一個(gè)都被看作是橫向鏈路。圖3A至圖3D通過使用金屬化層中的螺旋圖案示出了根據(jù)另一實(shí)施例的圖1所示的3D結(jié)構(gòu)的一部分的各種視圖，其中，該部分包括線圈或電感器。圖3A至圖3D彼此之間可以參照。圖3D是3D結(jié)構(gòu)的該部分的簡化3D圖，以及圖3A至圖3C是各種2D視圖。具體地，圖:3B是集成電路晶片12/16中的第一導(dǎo)電圖案80的平面圖，以及圖3C是中介層14 中的第二導(dǎo)電圖案84的平面圖。圖3A是沿著圖;3B至圖3D所示的線3A-3A所截取的截面圖。圖3A是截面圖，并且進(jìn)一步示出了集成電路晶片12/16中的頂部金屬化層40中的第一半外環(huán)80a、第二半外環(huán)80b、和內(nèi)環(huán)80c (統(tǒng)稱為“第一導(dǎo)電圖案80” )、頂部金屬化層40之下的第一金屬化層82以及在第一金屬化層82之下具有交叉鏈路92的第二金屬化層83的部分。圖3A還示出了中介層14中的前側(cè)金屬化層52中的環(huán)84 (還被稱為“第二導(dǎo)電圖案84”)、前側(cè)金屬化層52之下的附加前側(cè)金屬化層86、以及將第二導(dǎo)電圖案84連接至可選TSV 22a的互連結(jié)構(gòu)88的部分?，F(xiàn)在，將參照如圖:3B所示的集成電路晶片12/16中的第一導(dǎo)電圖案80的平面圖、 如圖3C所示的中介層14中的第二導(dǎo)電圖案84的平面圖以及圖3D中的簡化3D圖來描述 3D結(jié)構(gòu)。參照圖:3B和圖3D，第一導(dǎo)電圖案80以八角形的形狀形成雙環(huán)。雙環(huán)起始于第一半外環(huán)80a的端部91a，并延伸通過外環(huán)的一半周長到達(dá)端部90a。在端部90a處，第一半外環(huán)80a通過導(dǎo)電凸塊20a(在圖3D中沒有具體示出)電連接至環(huán)84的端部94a。參照圖3C和圖3D，環(huán)84起始于端部94a，并且以八邊形的環(huán)形延伸直到其接近端部9 并橫跨內(nèi)部區(qū)域到端部94b。如圖3D所示，環(huán)84的端部94b通過導(dǎo)電凸塊20b電連接至雙環(huán)中的內(nèi)環(huán)80c的端部90d。參照圖;3B和圖3D，從端部90d開始，內(nèi)環(huán)80c在內(nèi)圓周周圍延伸到端部90c。然后，內(nèi)環(huán)80c的端部90c通過交叉鏈路92電連接至第二半外環(huán)80b的端部90b。交叉鏈路92可包括在圖3A所示的第一和第二金屬化層82和83中的互連結(jié)構(gòu)，但是還可以形成在其他金屬化層之間。從端部90b開始，第二半外環(huán)80b沿著外環(huán)的剩余一半圓周延伸到端部91b。注意，環(huán)的形狀不限于八邊形，而是還可以為三角形、圓形、六邊形等。在參照圖2A至圖3D所討論的配置中，可使用導(dǎo)電凸塊作為電感器線圈的一部分在中介層和集成電路晶片上的金屬化層之間形成電感器。使用這些結(jié)構(gòu)會(huì)使得電感器要求在集成電路晶片上形成較大區(qū)域。此外，使用圖2A至圖2D中的實(shí)施例，由電感器產(chǎn)生的磁通量可以在與集成電路晶片的外表面(其上形成導(dǎo)電凸塊)平行的方向上被更多地引導(dǎo)， 由此減少透過集成電路晶片基板的磁通量。這可以減少其他器件與集成電路晶片上的組件之間的寄生耦合。使用圖3A至圖3D中的配置，還可以減少寄生耦合，這是因?yàn)榭蛇M(jìn)一步從其他器件與集成電路晶片上的組件去除電感器。這些實(shí)施例的另一個(gè)優(yōu)點(diǎn)在于中介層上使用的導(dǎo)電材料的尺寸可以比集成電路晶片上的金屬化層中所使用的金屬更大并且更厚，例如，導(dǎo)電材料可以為9K金屬層。因此，這些實(shí)施例可以實(shí)現(xiàn)較高的品質(zhì)(Q)因子。此外， 可以更加廉價(jià)地形成這些實(shí)施例。圖4是形成圖2A至圖2D所示的實(shí)施例的方法。參照圖4所討論的步驟可以以各種順序執(zhí)行，并且這里所討論的任何順序僅僅是為了說明實(shí)施例而已。在步驟502中，提供第一基板。第一基板可以為集成電路晶片，諸如處理期間的第一集成電路晶片12或第二集成電路晶片16。例如，第一基板可以為體硅(bulk silicon)，其上形成有有源器件和無源器件，任何數(shù)量的金屬化層電介質(zhì)或?qū)娱g電介質(zhì)(ILD)及其結(jié)合形成在體硅上。在步驟504中，在第一基板之上形成金屬化層。金屬化層可以為電介質(zhì)層，諸如 BPSG、氧化硅、氮化硅、氮氧化硅、USG等，并且可以使用化學(xué)汽相沉積(CVD)技術(shù)來形成。在步驟506中，在金屬化層中形成第一導(dǎo)電圖案。該圖案可通過標(biāo)準(zhǔn)光刻和沉積技術(shù)來形成以形成例如圖2B所示的圖案?？梢允褂描偳痘螂p鑲嵌工藝。光刻膠可形成在金屬化層之上并使用光刻掩模進(jìn)行圖案化?？墒褂梦g刻在金屬化層中形成開口。第一導(dǎo)電圖案可包括使用例如CVD技術(shù)沉積在開口中的導(dǎo)電材料。導(dǎo)電材料可以為銅、鎳、鋁、鎢、鈦、它們的組合等等。使用化學(xué)機(jī)械拋光(CMP)來去除過量的導(dǎo)電材料并對金屬化層進(jìn)行平面化。在步驟508中，在金屬化層之上形成鈍化層。注意，可以在金屬化層和鈍化層之間形成諸如其他金屬化層的插入層(intervening layer)。鈍化層可以為電介質(zhì)層(諸如氧化硅、氮化硅、氮氧化硅、它們的組合等)，并且可以使用CVD技術(shù)來形成。可使用例如基于聚合物的材料在鈍化層之上形成又一鈍化層。在步驟510中，形成底層凸塊焊盤電連接至第一導(dǎo)電圖案。這還可以包括在鈍化層之上形成光刻膠，使用光刻掩模對形成有底層凸塊焊盤的光刻膠進(jìn)行圖案化，并蝕刻鈍化層來形成開口。例如通過使用CVD技術(shù)，可以將金屬 (諸如銅、鎳、鎢、鈦、金、其組合等)共形地沉積在鈍化層之上并且到開口中。過量的金屬可通過形成并圖案化光刻膠以及蝕刻露出的金屬來去除。在步驟512中，提供第二基板。該基板可以為體硅基板等。在步驟514中，在第二基板中形成TSV。例如，可以通過對第二基板的前表面進(jìn)行一個(gè)或多個(gè)蝕刻工藝、研磨、激光技術(shù)等來使開口被形成為延伸到第二基板中。開口可以填充有導(dǎo)電材料。導(dǎo)電材料可包括例如，銅、鎢、鋁、銀、其組合等，通過電化學(xué)電鍍工藝來形成，從而形成TSV。在步驟516中，在第二基板的前表面上形成前側(cè)金屬化層。前側(cè)金屬化層可以為電介質(zhì)，諸如BPSG、氧化硅、氮化硅、氮氧化硅、USG等，并且可以使用CVD技術(shù)來形成。應(yīng)該注意，前側(cè)金屬化層可以被形成為與第二襯底或可設(shè)置在第二基板與前側(cè)金屬化層之間的其他層(諸如其他金屬化層)相鄰。此外，諸如更多金屬化層的其他層可以形成在前側(cè)金屬化層上。在步驟518中，在前側(cè)金屬化層中形成第二導(dǎo)電圖案。第二導(dǎo)電圖案可通過標(biāo)準(zhǔn)光刻和沉積技術(shù)來形成以形成例如圖2C所示的圖案?？梢允褂描偳痘螂p鑲嵌工藝。光刻膠可形成在金屬化層之上并使用光刻掩模進(jìn)行圖案化?？墒褂梦g刻在金屬化層中形成開口?？墒褂美鏑VD技術(shù)在開口中沉積導(dǎo)電材料。導(dǎo)電材料可以為銅、鎳、鋁、鎢、鈦、其組合等等。使用CMP來去除過量的導(dǎo)電材料并對金屬化層進(jìn)行平面化。一部分導(dǎo)電材料可以電連接至步驟514中形成的TSV。在步驟520中，在前側(cè)金屬化層之上形成鈍化層。注意，可以在金屬化層和鈍化層之間形成諸如其他金屬化層的插入層。鈍化層可以為電介質(zhì)層(諸如氧化硅、氮化硅、氮氧化硅、其組合等)，并且可以使用CVD技術(shù)來形成?？墒褂美缁诰酆衔锏牟牧显阝g化層之上形成又一鈍化層。在步驟522中，形成底層凸塊焊盤電連接至第二導(dǎo)電圖案。這還可以包括在鈍化層之上形成光刻膠，使用光刻掩模對形成有底層凸塊焊盤的光刻膠進(jìn)行圖案化，并蝕刻鈍化層來形成開口?？梢岳缤ㄟ^使用CVD技術(shù)，將金屬(諸如銅、鎳、鎢、鈦、金、 其組合等)共形地沉積在鈍化層之上并且到開口中。過量的金屬可通過形成并圖案化光刻膠以及蝕刻露出的金屬來去除。在步驟524中，導(dǎo)電凸塊被結(jié)合至步驟510中形成的第一基板上的底層凸塊焊盤以及步驟522中形成的第二基板上的底層凸塊焊盤。這可以使用可接受的焊接技術(shù)來執(zhí)行，并且導(dǎo)電凸塊可以為無鉛焊料、共晶鉛、銅柱等。因此，第一基板可以結(jié)合至第二基板， 諸如為倒裝芯片配置。第一基板可以為上面討論的第一集成電路晶片12或第二集成電路晶片16之一。第二基板可以為完成的中介層14或者中間處理的未完成中介層。例如，如果第二基板為未完成中介層，則第二基板的背面可以減薄以通過背面露出一部分TSV。金屬化層可形成在背面(其中形成有互連和其他器件)上，并且一些互連和/或器件可以電連接TSV中的一些。另一集成電路晶片可結(jié)合至完成的中介層，并且進(jìn)行第一基板和集成電路晶片之間的連接。中介層還可以連接至其他基板，諸如印刷電路板(PCB)。本領(lǐng)域的技術(shù)人員可以容易地理解其他細(xì)節(jié)，因此這里為了簡便而省略。圖5是形成圖3A至圖3D所示的實(shí)施例的方法。參照圖5所討論的步驟可以以各種順序執(zhí)行，并且這里所討論的任何順序僅僅是為了說明實(shí)施例而已。此外，圖5中的一些步驟與參照圖4所討論的類似，為了簡單，在圖5的討論中省略了這些步驟的細(xì)節(jié)。在步驟602中，類似于上述步驟502，提供第一基板。在步驟604中，在第一基板之上形成第一金屬化層，以及在步驟606中，形成諸如圖:3B中的交叉鏈路92的第一導(dǎo)電圖案。在步驟608中，在第一金屬化層之上形成第二金屬化層，以及在步驟610中，形成諸如圖3B中的第一導(dǎo)電圖案80的第二導(dǎo)電圖案。在步驟612中，在第二金屬化層之上形成鈍化層。在步驟614中，形成底層凸塊焊盤以通過鈍化層電連接第二導(dǎo)電圖案。在步驟616中，類似于上述步驟512，提供第二基板。類似于步驟514，在步驟618 中，在第二基板的前表面上中形成第一前側(cè)金屬化層TSV，以及。在步驟620中，在第二基板的前表面上形成第一前側(cè)金屬化層，并且在步驟622中，形成諸如圖3A中的互連結(jié)構(gòu)88的第三導(dǎo)電圖案。在步驟擬4中，在第一前側(cè)金屬化層之上形成第二前側(cè)金屬化層，以及在步驟626中，形成諸如圖3C中的第二導(dǎo)電圖案84的第四導(dǎo)電圖案。在步驟628中，在第二前側(cè)金屬化層之上形成鈍化層。在步驟630中，形成底層凸塊焊盤以通過鈍化層電連接至第四導(dǎo)電圖案。在步驟632中，導(dǎo)電凸塊被結(jié)合至步驟614中形成的第一基板上的底層凸塊焊盤以及步驟630中形成的第二基板上的底層凸塊焊盤。如上面所討論的，可以在第二基板上執(zhí)行進(jìn)一步處理。圖6A至圖6C示出了根據(jù)又一實(shí)施例的圖1所示的3D結(jié)構(gòu)的一部分的各種截面圖，該3D結(jié)構(gòu)包括線圈、電感器和/或變壓器。為了更清楚地理解，圖6A至圖6H可以相互參照。圖Ml是3D結(jié)構(gòu)的該部分的簡化3D視圖，以及圖6A至圖6G為各種2D視圖。具體地，圖6D是第二前側(cè)金屬化層106中的第二導(dǎo)電圖案114的平面圖，以及圖6G是第二背側(cè)金屬化層108中的第四導(dǎo)電圖案116的平面圖。圖6D和圖6G中的導(dǎo)電圖案形成外線圈的一部分。圖6E是第一前側(cè)金屬化層102中的第一導(dǎo)電圖案110和接觸焊盤118的平面圖， 以及圖6F是第一背側(cè)金屬化層104中的第三導(dǎo)電圖案112和接觸焊盤120的平面圖。圖6E和圖6F中的導(dǎo)電圖案形成內(nèi)線圈的一部分。圖6A、圖6B和圖6C中的每一個(gè)都是分別沿著圖6D至圖6G所示的線6A-6A、6B-6B和6C-6C所截取的截面圖。此外，圖6A至圖6H 中的類似參考標(biāo)號(hào)表示相同的組件。參照圖6A，示出了中介層14的基板100。雖然該基板可以為任何材料，但是在該實(shí)施例中，基板100可以為硅，其中，第一集成電路晶片12和第二集成電路晶片16由硅形成。應(yīng)該注意，基板100的材料可以是與形成任何集成電路晶片以減小熱膨脹(CTE)系數(shù)失配相同的材料。第一前側(cè)金屬化層102在基板100的前表面之上，以及第二前側(cè)金屬化層106在第一前側(cè)金屬化層102之上。第一背側(cè)金屬化層104在基板100的后表面上，并且第二背側(cè)金屬化層108在第一背側(cè)金屬化層104上。金屬化層可以為任何電介質(zhì)材料， 例如BPSG、氧化硅、氮化硅、氮氧化硅、USG、其組合等。第一軌跡鏈路IlOaUlOb和IlOc (統(tǒng)稱為“第一導(dǎo)電圖案110”)被圖案化并形成在第一前側(cè)金屬化層102中，以及第二軌跡鏈路114a、114b和114c (統(tǒng)稱為“第二導(dǎo)電圖案114”)被圖案化并形成在第二前側(cè)金屬化層106中。第三軌跡鏈路112b和112c(統(tǒng)稱為“第三導(dǎo)電圖案112”)被圖案化并形成在第一背側(cè)金屬化層104中，以及第四軌跡鏈路 116b和116c(統(tǒng)稱為“第四導(dǎo)電圖案116”)被圖案化并形成在第二背側(cè)金屬化層108中。 導(dǎo)電圖案110、112、114和116可包括金屬，諸如銅、鎳、鋁、鎢、鈦、其組合等等。TSV 2 穿透基板100以將第一軌跡鏈路IlOb連接至第三軌跡鏈路112b，以及TSV 22f穿透基板100 以將第一軌跡鏈路IlOc連接至第三軌跡鏈路112c。在圖6B的視圖中，示出了接觸焊盤118b和118c (統(tǒng)稱為118)形成在第一前側(cè)金屬化層102中，以及接觸焊盤120b和120c (統(tǒng)稱為120)形成在第一背側(cè)金屬化層104中。 接觸焊盤118和120可以是分別與第一導(dǎo)電圖案110和第三導(dǎo)電圖案112相同的材料。第二軌跡鏈路114b通過第二前側(cè)金屬化層106中的通孔122b連接至接觸焊盤118b。TSV 22k穿透基板100以將接觸焊盤IlSb連接至接觸焊盤120b。接觸焊盤120b通過第二背側(cè)金屬化層108中的通孔124b連接至第四軌跡鏈路116b。類似地，第二軌跡鏈路lHc、通孔 122c、接觸焊盤118c、TSV 22m、接觸焊盤120c、通孔12 以及第四軌跡鏈路116c電連接在一起。參照圖6C，還示出了通孔122d、接觸焊盤118d、TSV 22g和22η、接觸焊盤120d以及通孔124d。通孔122d在第二前側(cè)金屬化層106中，并將第二軌跡鏈路IHa連接至第一前側(cè)金屬化層102中的接觸焊盤118d。TSV22n穿透基板100以將接觸焊盤118d連接至第一背側(cè)金屬化層104中的接觸焊盤120d。通孔124d在第二背側(cè)金屬化層108中，并將第四軌跡鏈路116a連接至接觸焊盤120d。TSV 22g將第一軌跡鏈路IlOa連接至第三軌跡鏈路 112b。圖6D示出了第二前側(cè)金屬化層106中的第二導(dǎo)電圖案114的平面圖。第二軌跡鏈路114a、114b和IHc中的每一個(gè)都在兩個(gè)方向上縱向延伸。例如，第二軌跡鏈路IHa 在第二軌跡鏈路IHa的相對端138a和140a附近基本上僅在一個(gè)第一方向上延伸，但是還在第二軌跡鏈路IHa的其他區(qū)域中在與第一方向成角的第二方向上延伸。第二軌跡鏈路 114b和IHc被類似圖案化，具有相對端138b、138c、140b和140c。如參照圖6H更加詳細(xì)討論的，第二軌跡鏈路114a、114b和IHc中的每一個(gè)都可以為外線圈的橫向鏈路。圖6E示出了第一前側(cè)金屬化層102中的第一導(dǎo)電圖案110和接觸焊盤118的平
11面圖。與圖6D中的第一導(dǎo)電圖案114類似，第一軌跡鏈路IlOaUlOb和IlOc中的每一個(gè)都在兩個(gè)方向上縱向延伸，具有相對端130a、130b、130c、132a、132b和132c。接觸焊盤118 位于形成第一導(dǎo)電圖案110的區(qū)域的外側(cè)。接觸焊盤118b在第二軌跡鏈路114b的端部 138b之下對準(zhǔn)，以及接觸焊盤118c在第二軌跡鏈路IHc的端部138c之下對準(zhǔn)。接觸焊盤 118d在第二軌跡鏈路11 的端部140a之下對準(zhǔn)，以及118e在第二軌跡鏈路114b的端部 140b之下對準(zhǔn)。如參照圖6H更加詳細(xì)討論的，第一軌跡鏈路IlOaUlOb和IlOc中的每一個(gè)都可以為內(nèi)線圈的橫向鏈路。圖6F示出了第一背側(cè)金屬化層104中的第三導(dǎo)電圖案112和接觸焊盤120的平面圖。第三軌跡鏈路112b和112c中的每一個(gè)都在與圖6D中的第二導(dǎo)電圖案114的端部 138和140以及圖6E中第一導(dǎo)電圖案110的端部130和132相同的第一方向上縱向延伸。 第三軌跡鏈路112b和112c分別包括端部134b和136b以及13 和136c。接觸焊盤120 位于具有第三導(dǎo)電圖案112所在區(qū)域的外側(cè)，并且如參照圖6G所討論的那樣對準(zhǔn)。第三軌跡鏈路112b和112c中的每一個(gè)都可以為內(nèi)線圈的直鏈路。圖6G示出了第二背側(cè)金屬化層108中的第四導(dǎo)電圖案116的平面圖。第四軌跡鏈路116b和116c中的每一個(gè)都在與圖6F中的第三軌跡鏈路112b和112c相同的第一方向上縱向延伸。第四軌跡鏈路11 和116c分別包括端部14 和144b以及142c和IMc。圖 6F中的接觸焊盤120b與第四軌跡鏈路116b的端部142b對準(zhǔn)，以及接觸焊盤120c與第四軌跡鏈路116c的端部142c對準(zhǔn)。接觸焊盤120d與第四軌跡鏈路116b的端部144b對準(zhǔn)， 以及接觸焊盤120e與第四軌跡鏈路116c的端部IMc對準(zhǔn)。第四軌跡鏈路116b和116c 中的每一個(gè)都可以為外線圈的直鏈路。圖6H是導(dǎo)電材料、TSV、接觸焊盤和通孔的結(jié)構(gòu)的3D視圖。該結(jié)構(gòu)包括兩個(gè)線圈-內(nèi)線圈和外線圈。首先將描述外線圈。第二軌跡鏈路IHa的端部138a可電連接至其他結(jié)構(gòu)，諸如互連結(jié)構(gòu)、通孔、TSV、集成電路晶片等。第二軌跡鏈路11 的端部140a連接至通孔122d(未示出)，通孔122d連接至接觸焊盤118d。接觸焊盤118d通過TSV 22r!連接至接觸焊盤120d(未示出)。接觸焊盤120d通過通孔124d連接至第四軌跡鏈路116b的端部144b。第四軌跡鏈路116b的端部142b通過通孔124b連接至接觸焊盤120b。接觸焊盤120b通過TSV 22k連接至接觸焊盤118b。接觸焊盤118b通過通孔122b連接至第二軌跡鏈路114b的端部138b。第二軌跡鏈路114b的端部140b連接至通孔122e(未示出)，通孔12 連接至接觸焊盤118e。接觸焊盤118e通過TSV 22ο連接至接觸焊盤120e (未示出)。接觸焊盤120e(未示出)通過通孔12 連接至第四軌跡鏈路116c的端部lMc。第四軌跡鏈路116c的端部142c通過通孔12 連接至接觸焊盤120c。接觸焊盤120c通過 TSV 22m連接至接觸焊盤118c。接觸焊盤118c通過通孔122c連接至第二軌跡鏈路IHc 的端部138c。第二軌跡鏈路IHc的端部140c可電連接至其他結(jié)構(gòu)，諸如互連結(jié)構(gòu)、通孔、 TSV、集成電路晶片等。從圖6H可以看出，第二軌跡鏈路114a、114b和IHc中的每一個(gè)都在兩個(gè)方向上延伸，使得每一個(gè)都可以連接各對相鄰的平行的第四軌跡鏈路116b和116c。 因此，第二軌跡鏈路114a、114b和IHc中的每一個(gè)都可以被看作是橫向鏈路。現(xiàn)在描述內(nèi)線圈。第一軌跡鏈路IlOa的端部130a可電連接至其他結(jié)構(gòu)，諸如互連結(jié)構(gòu)、通孔、TSV、集成電路晶片等。第一軌跡鏈路IlOa的端部13 通過TSV 22g連接至第三軌跡鏈路11 的端部13乩。第三軌跡鏈路11 的端部134b通過TSV 22e連接至第一軌跡鏈路IlOb的端部130b。第一軌跡鏈路IlOb的端部13 通過TSV 22h連接至第三軌跡鏈路112c的端部136c (未示出)。第三軌跡鏈路112c的端部13 通過TSV 22f連接至第一軌跡鏈路IlOc的端部130c。第一軌跡鏈路IlOc的端部132c可電連接至其他結(jié)構(gòu)， 諸如互連結(jié)構(gòu)、通孔、TSV、集成電路晶片等。從圖6H可以看出，第一軌跡鏈路IlOaUlOb和 1 IOc中的每一個(gè)都在第二方向上延伸，使得每一個(gè)都可連接各對相鄰平行的第三軌跡鏈路 112b和112c。因此，第一軌跡鏈路IlOaUlOb和IlOc中的每一個(gè)都被看作是橫向鏈路。圖7A至圖7D示出了根據(jù)又一實(shí)施例的圖1所示的3D結(jié)構(gòu)的一部分的各種視圖， 該3D結(jié)構(gòu)包括線圈、電感器和/或變壓器。為了更好地理解，圖7A至圖7D可以相互參考。 圖7D是3D結(jié)構(gòu)的該部分的簡化3D圖，以及圖7A至圖7C是各種2D視圖。具體地，圖7B是第一和第二前側(cè)金屬化層202和206中的導(dǎo)電圖案的平面圖，以及圖7C是第一和第二背側(cè)金屬化層204和208中的導(dǎo)電圖案的平面圖。圖7A是沿著圖7B至圖7D中所示的線7A-7A 截取的截面圖。此外，圖7A至圖7D中的類似參考標(biāo)號(hào)表示相同的組件。圖7A示出了圖1所示的3D結(jié)構(gòu)的一部分的截面圖。圖7A示出了基板200，第一前側(cè)金屬化層202形成在基板200的前表面上，第二前側(cè)金屬化層206形成在第一前側(cè)金屬化層202上。第一背側(cè)金屬化層204形成在基板200的與第一表面相對的第二表面上， 第二背側(cè)金屬化層208形成在第一背側(cè)金屬化層204上。第一螺線210a和210b (統(tǒng)稱為 “第一螺旋圖案210”)的部分在第一前側(cè)金屬化層202中，以及第三螺線21 和212b (統(tǒng)稱為“第三螺旋圖案212”)的部分在第一背側(cè)金屬化層204中。TSV22q可穿透基板200， 以將第一螺線210a的第一部分連接至第三螺線21 的第一部分，以及TSV 22r可穿透基板200，以將第一螺線210b的第二部分連接至第三螺線212b的第二部分。圖7B示出了第一螺旋圖案210、第二螺線216a和216b (統(tǒng)稱為“第二螺線圖案 216”)的部分以及第一和第二前側(cè)金屬化層202和206中的其他圖案。線7A-7A示出7A 中的截面圖。第一螺線210a的第一部分的端部218a從與外圍垂直的方向上由第一螺旋圖案210和第二螺線圖案216(統(tǒng)稱為“第一導(dǎo)電圖案210/216”)形成的環(huán)的外圍延伸。第一螺線210a的第一部分在其穿過內(nèi)環(huán)(其沿著內(nèi)環(huán)的整個(gè)圓周延伸)之前，沿著外環(huán)的一半圓周延伸。在完成內(nèi)環(huán)時(shí)，第一螺線210a的第一部分連接至交叉鏈路214(參見圖7D的交叉鏈路214的3D視圖)。交叉鏈路214在第二前側(cè)金屬化層206中，并且可包括連接至第一螺線210a的第一部分的通孔、連接至該通孔的金屬線以及連接至該金屬線和第一螺線210b的第二部分的另一通孔。然后，第一螺線210b的第二部分從外環(huán)的第二半圓周周圍的交叉點(diǎn)延伸，直到其從端部218a周圍的端部218b處的外圍垂直延伸。圖7B還示出了第二螺線216a和216b的部分。在端部22加，第二螺線216a的第一部分從外環(huán)與第一螺線圖案210垂直延伸相對之處的外圍垂直延伸。然后，第二螺線216a 的第一部分在中間環(huán)中以及中間環(huán)的圓周周圍延伸。在交叉點(diǎn)處，第二螺線216a的第一部分連接至第二前側(cè)金屬化層206中的交叉鏈路220(參見圖7D的交叉鏈路220的3D視圖)。交叉鏈路220類似于交叉鏈路214。然后，交叉鏈路220連接至第二螺線216b的第二部分的端部222b，其從端部22 附近的外環(huán)的外圍垂直延伸。圖7C示出了第三螺旋圖案212、第四螺線的部分226a和226b (統(tǒng)稱為“第四螺旋圖案226 “)以及第一和第二背側(cè)金屬化層204和208中的其他圖案。線7A-7A表示圖7A 中的截面圖。端部228a和228b分別從第三螺旋圖案212和第四螺線圖案226(統(tǒng)稱為”第二導(dǎo)電圖案212/2 ”)的外圍垂直延伸的第三螺線21 和212b的第一和第二部分、以及端部23 和232b分別從第二導(dǎo)電圖案212/226的外圍垂直延伸的第四螺線226a和226b 的第一和第二部分類似于圖7B中的第一和第二螺旋圖案210和216。交叉鏈路2 將第三螺線21 的第一部分連接至第三螺線212b的第二部分，以及交叉鏈路230將第四螺線 226a的第一部分連接至第四螺線226b的第二部分。交叉鏈路2M和交叉鏈路230形成在第二背側(cè)金屬化層208中(參見圖7D的交叉鏈路2 和230的3D視圖)。圖7D示出了第一和第二導(dǎo)電圖案210/216和212/226、交叉鏈路214、220、2M和 230、以及可能TSV的3D視圖。在該配置中，TSV 22q可將端部218a處的第一螺線210a的第一部分連接至端部228a處的第三螺旋21 的第一部分，以及TSV 22r可將端部218b處的第一螺線210b的第二部分連接至端部228b處的第三螺旋212b的第二部分。類似地，TSV 22s可將端部22 處的第二螺線216a的第一部分連接至端部23 處的第四螺旋226a的第一部分，以及TSV 22t可將端部222b處的第二螺線210b的第二部分連接至端部232b處的第四螺旋226b的第二部分。不期望TSV 22q、22r、2k和22t都存在。一種配置可包括 TSV 22r和2 但是不包括TSV 22q和22t，并且另一種配置可包括TSV 22q和22t但是不包括TSV 22ι 和22s。螺線的任何端部都可電連接至其他結(jié)構(gòu)，諸如互連結(jié)構(gòu)、通孔、TSV、 集成電路晶片等。因此，圖6A至圖7D的結(jié)構(gòu)可以形成變壓器。電感器可用于形成這些變壓器，并且可將將TSV用作電感器感應(yīng)線圈的一部分在中介層上的金屬化層上形成電感器。使用這些配置結(jié)構(gòu)可以導(dǎo)致電感器要求較大區(qū)域形成在集成電路晶片上。此外，使用圖6A至圖6H中的實(shí)施例，由電感器產(chǎn)生的磁通量可以在與集成電路晶片的外表面(其上形成導(dǎo)電凸塊) 平行的方向上被更多地引導(dǎo)，由此減少穿過集成電路晶片基板的磁通量。這可以減少其他器件與集成電路晶片上的部組件之間的寄生耦合。使用圖7A至圖7D的配置，還可以減少寄生耦合，這是因?yàn)榭蛇M(jìn)一步從其他器件與集成電路晶片上的組件去除電感器。這些實(shí)施例的另一優(yōu)點(diǎn)在于中介層上使用的導(dǎo)電材料的尺寸可以比集成電路晶片上的金屬化層中所使用的金屬更大更厚，例如，導(dǎo)電材料可以為9K金屬層。因此，這些實(shí)施例可以實(shí)現(xiàn)較高的品質(zhì)⑴)因子。此外，可以更加廉價(jià)地形成這些實(shí)施例。圖8是形成圖6A至圖6H以及圖7A至圖7D的實(shí)施例的方法。參照圖8所討論的步驟可以以各種順序執(zhí)行，并且這里所討論的任何順序僅僅是為了說明實(shí)施例而已。在步驟702中，提供基板。該基板可以為體硅基板等。在步驟704中，在基板中形成TSV。例如，可以通過對基板的前表面進(jìn)行一個(gè)或多個(gè)蝕刻工藝、研磨、激光技術(shù)等來使開口被形成為延伸到基板中。開口可填充有導(dǎo)電材料。例如，導(dǎo)電材料可包括銅、鎢、鋁、銀、 其組合等，通過電化學(xué)電鍍工藝來形成，從而形成基板通孔。在步驟706中，在基板的前表面上形成第一前側(cè)金屬化層。第一前側(cè)金屬化層可以為電介質(zhì)，諸如BPSG、氧化硅、氮化硅、氮氧化硅、USG等，并且可以使用CVD技術(shù)來形成。 應(yīng)該注意，前側(cè)金屬化層可以被形成為與基板或可設(shè)置在襯底與第一前側(cè)金屬化層之間的其他層(諸如其他金屬化層)相鄰。在步驟708中，在第一前側(cè)金屬化層中形成第一導(dǎo)電圖案，諸如在圖6E中被示出為第一導(dǎo)電圖案110和接觸焊盤118或者在圖7B中被示出為第一導(dǎo)電圖案210/216。可通過使用標(biāo)準(zhǔn)光刻和沉積技術(shù)形成圖案?？梢允褂描偳痘螂p鑲嵌工藝。光刻膠可形成在金屬化層之上并使用光刻掩模進(jìn)行圖案化。可使用蝕刻在金屬化層中形成開口。例如，可使用CVD技術(shù)在開口中沉積導(dǎo)電材料。導(dǎo)電材料可以為銅、鎳、鋁、 鎢、鈦、其組合等等。使用CMP來去除過量的導(dǎo)電材料并對金屬化層進(jìn)行平面化。一部分導(dǎo)電材料可以電連接至步驟704中形成的TSV。在步驟710中，在第一前側(cè)金屬化層上形成第二前側(cè)金屬化層。在步驟712中，類似于步驟708，在第二前側(cè)金屬化層中形成第二導(dǎo)電圖案(諸如圖6D中被示出為第二導(dǎo)電圖案114或者圖7B被示出為交叉鏈路214和220)。第二前側(cè)金屬化層中第二導(dǎo)電圖案的部分可以電連接第一前側(cè)金屬化層中的第一導(dǎo)電圖案的部分?？梢栽诘诙皞?cè)金屬化層上形成諸如更多金屬化層的其他層。本領(lǐng)域的技術(shù)人員可以容易地理解關(guān)于基板前側(cè)的附加處理的進(jìn)一步細(xì)節(jié)，因此這里省略其描述。在一些情況下，基板的背側(cè)可以要求減薄以通過背面露出TSV。這可以使用蝕刻和 /或平面化工藝(諸如CMP工藝)來實(shí)現(xiàn)。例如，最初可執(zhí)行CMP，以最初露出TSV的一部分。此后，可以執(zhí)行具有高蝕刻率選擇性的一個(gè)或多個(gè)濕蝕刻工藝，從而使TSV從基板的背面凸出。在步驟714中，在基板的背面上形成第一背側(cè)金屬化層。第一背側(cè)金屬化層可以為電介質(zhì)，諸如BPSG、氧化硅、氮化硅、氮氧化硅、USG等，并且可以使用CVD技術(shù)來形成。應(yīng)該注意，第一背側(cè)金屬化層可以被形成為與基板或可設(shè)置在基板與第一背側(cè)金屬化層之間的其他層(諸如其他金屬化層)相鄰。在步驟716中，在第一背側(cè)金屬化層中形成第三導(dǎo)電圖案，諸如在圖6F被示出為第三導(dǎo)電圖案112和接觸焊盤120或者在圖7C中被示出為第二導(dǎo)電圖案212/226?？赏ㄟ^使用標(biāo)準(zhǔn)光刻和沉積技術(shù)來形成圖案?？梢允褂描偳痘螂p鑲嵌工藝。光刻膠可形成在金屬化層之上并使用光刻掩模進(jìn)行圖案化。可使用蝕刻在金屬化層中形成開口。可使用例如CVD技術(shù)在開口中沉積導(dǎo)電材料。導(dǎo)電材料可以為銅、鎳、鋁、 鎢、鈦、其組合等等。使用CMP來去除過量的導(dǎo)電材料并對金屬化層進(jìn)行平面化。第三導(dǎo)電圖案的一部分可以電連接至步驟704中形成的TSV。在步驟718中，在第一背側(cè)金屬化層上形成第二背側(cè)金屬化層。在步驟720中，類似于步驟716，在第二背側(cè)金屬化層中形成第四導(dǎo)電圖案，諸如在圖6G中被示出為第四導(dǎo)電圖案116或者在圖7C中被示出為交叉鏈路2M和230。第二背側(cè)金屬化層中的第四導(dǎo)電圖案的部分可電連接第一背側(cè)金屬化層中的第三導(dǎo)電圖案的部分?？梢栽诘诙硞?cè)金屬化層上形成諸如更多金屬化層的其他層。本領(lǐng)域的技術(shù)人員可以容易地理解關(guān)于基板背側(cè)的附加處理的進(jìn)一步細(xì)節(jié)，因此這里省略其描述。其他實(shí)施例考慮圖2A至圖3D以及圖6A至圖7D的特征的組合。注意，如形成在特定金屬化層中所描述的任何層或?qū)щ妶D案或其他部件可以形成在任何金屬化層中，諸如第一或第二集成電路晶片12或16上的金屬化層或者中介層14上的金屬化層。因此，導(dǎo)電凸塊、TSV或通孔的任何組合或選擇可用于形成電感器和/或變壓器。圖9A、圖9B、圖IOA 和圖IOB簡單地示出了將這些特征進(jìn)行組合的兩個(gè)進(jìn)一步實(shí)施例。圖9A和圖9B示出了結(jié)合上述實(shí)施例的不同特征的另一實(shí)施例，并且示出了使用導(dǎo)電凸塊318以形成電感器和/或變壓器的結(jié)構(gòu)。圖9A是截面圖，以及圖9B是簡化3D視圖。圖9B中的線9A-9A示出了圖9B中的截面圖。在集成電路晶片12/16中，具有第一金屬化層310、第一金屬化層310上的第二金屬化層306以及第二金屬化層306上的鈍化層 302。底層凸塊焊盤314接觸第二金屬化層306中的第一導(dǎo)電圖案320的部分。通孔3 將第一導(dǎo)電圖案320的部分連接至第一金屬化層310中第二導(dǎo)電圖案328的部分。在中介層 14中，具有第一前側(cè)金屬化層312、第一前側(cè)金屬化層312上的第二前側(cè)金屬化層308以及第二前側(cè)金屬化層308上的鈍化層。形成底層凸塊焊盤316以接觸第二前側(cè)金屬化層308 中的第三導(dǎo)電圖案322的部分。通孔3M將第三導(dǎo)電圖案322的部分連接至第一前側(cè)金屬化層312中的第四導(dǎo)電圖案330的部分。導(dǎo)電凸塊318物理地和電地連接至底層凸塊焊盤 314 和 316。圖IOA和圖IOB示出了結(jié)合有上述實(shí)施例的不同特征的又一實(shí)施例，并示出了使用TSV 432、通孔426以及導(dǎo)電凸塊422以形成電感器和/或變壓器的結(jié)構(gòu)。圖IOA是截面圖，以及圖IOB是簡化3D視圖。圖IOB中的線10A-10A示出了圖IOB中的截面圖。在集成電路晶片12/16中，具有第一金屬化層411、第一金屬化層411上的第二金屬化層410、第二金屬化層410上的第三金屬化層406、以及第三金屬化層406上的鈍化層402。底層凸塊焊盤420被形成為連接第三金屬化層406中的接觸焊盤424。通孔似6將接觸焊盤似4連接至第二金屬化層410中的第一導(dǎo)電圖案430的部分。如圖IOB所示，第二導(dǎo)電圖案425在連接至第一導(dǎo)電圖案430的部分的第一金屬化層411中。在中介層14中，具有基板412的前表面上的前側(cè)金屬化層408、前側(cè)金屬化層408 上的鈍化層404、基板412的背面上的第一背側(cè)金屬化層414以及第一背側(cè)金屬化層414上的第二背側(cè)金屬化層416。底層凸塊焊盤418被形成為連接前側(cè)金屬化層408中的接觸焊盤428。TSV 432將接觸焊盤4 連接至第一背側(cè)金屬化層414中的第三導(dǎo)電圖案434的部分。如圖IOB所示，第四導(dǎo)電圖案436連接至在第二背側(cè)金屬化層414中的第三導(dǎo)電圖案434的部分。導(dǎo)電凸塊422物理地和電地連接至底層凸塊焊盤418和420。盡管詳細(xì)描述了本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)該理解，在不背離由所附權(quán)利要求限定的公開的精神和范圍的情況下，可以進(jìn)行各種改變、替換和修改。此外，本申請的范圍不限于本說明書中描述的工藝、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟的特定實(shí)施例。 本領(lǐng)域的技術(shù)人員從公開可以容易理解，可根據(jù)本公開的內(nèi)容利用執(zhí)行與本文描述的對應(yīng)實(shí)施例基本相同的功能或?qū)崿F(xiàn)基本相同結(jié)果的現(xiàn)有或稍后開發(fā)的工藝、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟。因此，所附權(quán)利要求的范圍包括這些工藝、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體晶片，包括第一金屬化層，所述第一金屬化層包括第一導(dǎo)電圖案； 中介層，包括第二金屬化層，所述第二金屬化層包括第二導(dǎo)電圖案；以及導(dǎo)電凸塊，將所述半導(dǎo)體晶片結(jié)合至所述中介層，所述導(dǎo)電凸塊中的一些將所述第一導(dǎo)電圖案電連接至所述第二導(dǎo)電圖案以形成線圈。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中的每一個(gè)都包括至少兩條軌跡鏈路，其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案之一的至少兩條軌跡鏈路是橫向鏈路，所述橫向鏈路中的每一個(gè)都連接所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中另一個(gè)的至少兩條軌跡鏈路的各個(gè)相鄰對。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中的每一個(gè)都包括環(huán)形的導(dǎo)電材料。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述中介層還包括其上為所述第二金屬化層的基板，并且所述中介層還包括穿透所述基板的貫穿基板通孔，所述貫穿基板通孔電連接至所述第二導(dǎo)電圖案。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體晶片還包括第三金屬化層，所述第一金屬化層在所述第三金屬化層上，其中，所述第三金屬化層包括第三導(dǎo)電圖案，以及所述中介層還包括第四金屬化層，所述第二金屬化層在所述第四金屬化層上，其中，所述第四金屬化層包括第四導(dǎo)電圖案，其中，所述第三導(dǎo)電圖案電連接至所述第四導(dǎo)電圖案以形成環(huán)繞所述線圈的外線圈，所述線圈為內(nèi)線圈。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括所述中介層中的基板，所述第二金屬化層在所述基板與所述半導(dǎo)體晶片相對的表面上；以及貫穿基板通孔，延伸通過所述基板，所述貫穿基板通孔將所述第一導(dǎo)電圖案電連接至所述第二導(dǎo)電圖案。
7.—種中介層，包括 基板；第一金屬化層，在所述基板的第一側(cè)上，所述第一金屬化層包括第一導(dǎo)電圖案； 第二金屬化層，在所述第一金屬化層上，所述第二金屬化層包括第二導(dǎo)電圖案； 第三金屬化層，在所述基板的第二側(cè)上，所述第二側(cè)與所述第一側(cè)相對，所述第三金屬化層包括第三導(dǎo)電圖案；第四金屬化層，在所述第三金屬化層上，所述第四金屬化層包括第四導(dǎo)電圖案；以及貫穿基板通孔(TSV)，延伸通過所述基板，其中，至少一個(gè)TSV將所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中之一電連接至所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案之一以形成第一線圈，以及至少一個(gè)其他TSV將所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案之一電連接至所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案之一以形成第二線圈。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電圖案、所述第二導(dǎo)電圖案、 所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案中的每一個(gè)都包括至少兩條軌跡鏈路，其中，所述第一導(dǎo)電圖案和所述第二導(dǎo)電圖案中的每一個(gè)的至少兩條軌跡鏈路是橫向軌跡，其中，所述至少一個(gè)TSV將所述第一導(dǎo)電圖案連接至所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案之一， 以及其中，所述至少一個(gè)其他TSV將所述第二導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案和所述第四導(dǎo)電圖案中的另一個(gè)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述至少一個(gè)TSV將所述第一導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案，以及其中，所述至少一個(gè)其他TSV將所述第二導(dǎo)電圖案電連接至所述第四導(dǎo)電圖案。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電圖案和所述第三導(dǎo)電圖案中的每一個(gè)都包括環(huán)形，其中，所述至少一個(gè)TSV將所述第一導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案，以及其中，所述至少一個(gè)其他TSV將所述第一導(dǎo)電圖案電連接至所述第三導(dǎo)電圖案。
全文摘要
根據(jù)實(shí)施例，一種半導(dǎo)體器件包括半導(dǎo)體晶片、中介層以及將半導(dǎo)體晶片結(jié)合至中介層的導(dǎo)電凸塊。半導(dǎo)體晶片包括第一金屬化層，并且第一金屬化層包括第一導(dǎo)電圖案。中介層包括第二金屬化層，并且第二金屬化層包括第二導(dǎo)電圖案。一些導(dǎo)電凸塊將第一導(dǎo)電圖案電連接至第二導(dǎo)電圖案以形成線圈。其他實(shí)施例考慮線圈、電感器和/或變壓器的其他結(jié)構(gòu)，并考慮多種制造方法。
文檔編號(hào)H01F17/00GK102270532SQ20101027922
公開日2011年12月7日 申請日期2010年9月8日 優(yōu)先權(quán)日2010年6月1日
發(fā)明者劉莎莉, 呂哲慶, 胡憲斌, 郭晉瑋, 陳明發(fā), 顏孝璁 申請人:臺(tái)灣積體電路制造股份有限公司