專利名稱：雙載片集成電路引線框架結構的制作方法
技術領域：
本實用新型涉及雙載片集成電路引線框架結構。
背景技術：
現(xiàn)有技術中，集成電路引線框架如圖1所示，是一個芯片載片
IO對應一組(多個)引線20。芯片載片IO上具有放置一個芯片(圖中未示出)的位置30 (圖中虛線框部分)。所有引線20與芯片連接的一端均勻分布在芯片節(jié)點附近。集成封裝時，將芯片放在芯片載片10的位置30上，用金絲(圖中未示出)連接芯片的節(jié)點與引線20，再施封裝，切去邊料，即制成集成電路板。
此結構因為只具有一個芯片載片10,此芯片載片10只能放置一個芯片， 一個芯片的控制能力和運算速度有限，所以，制成的集成電路板工作效率較低，功能也偏少。
有鑒于此，本發(fā)明人對集成電路引線框架結構進行研究，旨在提高集成電路產品的工作效率，擴大適用范圍，本案由此產生。

實用新型內容
本實用新型的目的在于提供一種雙載片集成電路引線框架結構，以使多個芯片能封裝在一個集成電路產品中，提高其工作效率，擴大大適用范圍。
為了實現(xiàn)上述目的，本實用新型的技術方案如下雙載片集成電路引線框架結構，是兩個芯片載片對應一組(多個)引線；兩個芯片載片并排設置，每個芯片載片上各具有至少可放置一個芯片的位置，每個芯片載片上的芯片都對應有引線，這些引線與對應芯片連接的一端均勻分布在該芯片節(jié)點附近。
所述一組引線共有2N個，N為大于等于4的整數(shù)。所述2N個引線均勻分布在兩個芯片載片的周邊。采用上述方案后，本實用新型因為將原來的一個芯片載片做成兩個并排的芯片載片，用于放置兩個或更多個芯片，在不改變引線數(shù)量的前提下，增加了芯片的個數(shù)，將多個芯片封裝集成于一個電路中，由多個芯片共同完成集成電路的功能，多個芯片的控制能力和運算速度明顯高于原來一個芯片的控制能力和運算速度有限，所以，制成的集成電路工作效率大大提高，功能增加，適用范圍由此擴大，實現(xiàn)了集成電路的小型化和多功能化。
以下結合附圖和具體實施方式
對本實用新型作進一步說明。


圖1是現(xiàn)有技術集成電路引線框架的結構示意圖2是本實用新型的結構示意圖。
標號說明
芯片載片 10 引線 20
放置芯片的位置 30
芯片載片 1 引線 2放置芯片的位置 1具體實施方式
如圖2所示，是本實用新型的較佳實施例。
此實施例揭示的雙載片集成電路引線框架結構，是兩個芯片載片l對應一組引線2。通常， 一組引線2共有2N個，N為大于等于4的整數(shù)。引線2數(shù)量太少(少于8個)則此改進意義不大。
兩個芯片載片1呈并排設置，每個芯片載片1上各具有放置芯片(圖中未示出)的位置12 (圖中虛線標示處)，該位置12至少可放置一個芯片，每個芯片載片1上的芯片都對應有一定數(shù)量的引線2，此引線2與對應芯片連接的一端均勻分布在該芯片節(jié)點附近，為了便于連接，此實施例將引線2均勻分布在兩個芯片載片1的周圍。
本實用新型集成封裝時，將兩個以上芯片分別放在兩個芯片載片1的位置12上，用金絲(圖中未示出)連接每個芯片的節(jié)點與對應的引線2，再施封裝，將所有的芯片集成于一個電路中，切去邊料，即制成雙載片集成電路板。
本實用新型的重點是將原來的一個芯片載片一分為二，形成兩個并排的芯片載片1，用于放置多個芯片，在不改變引線數(shù)量的前提下，增加了芯片的個數(shù)，由多個芯片共同完成集成電路的功能，提高集成電路板的工作效率，功能增加，使其適用范圍由此擴大。
權利要求1、雙載片集成電路引線框架結構，其特征在于兩個芯片載片對應一組引線；兩個芯片載片并排設置，每個芯片載片上各具有至少可放置一個芯片的位置，每個芯片載片上的芯片都對應有引線，這些引線與對應芯片連接的一端均勻分布在該芯片節(jié)點附近。
2、 如權利要求1所述雙載片集成電路引線框架結構，其特征在 于所述一組引線共有2N個，N為大于等于4的整數(shù)。
3、 如權利要求1所述雙載片集成電路引線框架結構，其特征在 于所述2N個引線均勻分布在兩個芯片載片的周邊。
專利摘要本實用新型公開一種雙載片集成電路引線框架結構，兩個芯片載片對應一組引線；兩個芯片載片并排設置，每個芯片載片上各具有至少可放置一個芯片的位置，每個芯片載片上的芯片都對應有引線，這些引線與對應芯片連接的一端均勻分布在該芯片節(jié)點附近。此結構使多個芯片能封裝在一個集成電路板產品中，提高其工作效率，擴大適用范圍。
文檔編號H01L23/495GK201302995SQ200820146099
公開日2009年9月2日 申請日期2008年10月28日 優(yōu)先權日2008年10月28日
發(fā)明者林桂賢, 王鋒濤, 許金圍, 陳仲賢 申請人:廈門永紅科技有限公司