專利名稱：電荷捕捉非易失性存儲器及其逐個柵極擦除的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路非易失性存儲器元件，且特別是有關(guān)于一種新的存儲器單元及其操作方法。
背景技術(shù)：
本申請主張2004年7月6日申請的申請?zhí)枮?0/585,658的美國臨時申請；以及2004年7月6日申請的申請?zhí)枮?0/585,657的美國臨時申請的優(yōu)先權(quán)。
電性可編程及可擦除的非易失性存儲器技術(shù)，如基于電荷存儲的電性可擦除且可編程只讀存儲器(EEPROM)與快閃存儲器(flash memory)，已使用在各種現(xiàn)代化的應用中。一些存儲器單元結(jié)構(gòu)被使用來作為電性可擦除且可編程只讀存儲器與快閃存儲器。隨著集成電路尺寸的縮小，為了制程的可擴充性與簡化，具有電荷捕捉介電層的存儲器單元結(jié)構(gòu)逐漸受到較大的關(guān)注。具有電荷捕捉介電層的存儲器單元結(jié)構(gòu)例如包括工業(yè)命名為氮化硅只讀存儲(NROM)、硅-氧化物-氮化物-氧化物-硅(SONOS)、金屬-氧化物-氮化物-氧化物-硅(MONOS)及熱電子注入氮化電子存儲器中以編程(PHINES)的結(jié)構(gòu)。這些存儲器單元結(jié)構(gòu)利用在例如是氮化硅的電荷捕捉介電層中捕捉電荷來存儲數(shù)據(jù)。當捕捉負電荷時，存儲器單元的臨界電壓(threshold)就會增加。通過從電荷捕捉層中移除負電荷就會降低存儲器單元的臨界電壓。
圖1是現(xiàn)有的一種SONOS型的電荷捕捉存儲器單元的結(jié)構(gòu)簡圖?；装ㄗ鳛樵礃O和漏極15、16的n+摻雜區(qū)，以及位于電極15、16之間的p摻雜通道區(qū)17。存儲器單元的剩余部分包括電荷捕捉結(jié)構(gòu)，該電荷捕捉結(jié)構(gòu)包括位于基底上的底介電層14、位于底介電層14上的電荷捕捉材料13、位于電荷捕捉材料13上的頂介電層12以及位于頂介電層12上的柵極11。典型的頂介電層包括厚度為5～10納米的二氧化硅和氮氧化硅，或其他類似的高介電常數(shù)材料，例如包括氧化鋁(Al2O3)。典型的底介電層包括厚度為3～10納米的二氧化硅和氮氧化硅，或其他類似的高介電常數(shù)材料。對于此型的電荷捕捉結(jié)構(gòu)，典型的電荷捕捉材料包括厚度為3～9納米的氮化硅，或其他類似的高介電常數(shù)材料，包括氮氧化硅、金屬氧化物如氧化鋁(Al2O3)、二氧化鉿(HfO2)或其他材料。電荷捕捉材料可以是不連續(xù)的電荷捕捉材料區(qū)域或顆粒，或是如圖所示連續(xù)的膜層。
存儲器單元的電極15、16作為偏壓配置中源極/漏極，對存儲器單元進行讀取、編程與擦除。形成電極15、16的摻雜區(qū)一般包括植入半導體基底的雜質(zhì)，以建立與通道區(qū)17相反傳導形式相反的傳導電極。植入雜質(zhì)的步驟使得植入的雜質(zhì)擴散至半導體基底中，而可以限制縮小電極15、16之間的通道的長度的能力，甚至是使用微影收縮所能達到的最小尺寸。
圖2A與圖2B是現(xiàn)有的一種偏壓配置，導致福勒諾海穿隧(Fowler-Nordheim tunneling)自基底進入電荷捕捉結(jié)構(gòu)中，將存儲器單元編程至高臨界電壓狀態(tài)。根據(jù)現(xiàn)有技術(shù)的配置，圖2A是顯示柵極、源極、漏極與基底上的偏壓Vg、Vs、Vd、Vb的表格，這些偏壓導致了如圖2B所示的電子穿隧。
圖3是現(xiàn)有以NAND型陣列結(jié)構(gòu)所串聯(lián)排列的SONOS型存儲器單元，利用一種偏壓配置來編程選定的存儲器單元。在圖3中，存儲器單元串包括n+摻雜區(qū)20～26、選擇柵極SLG1與SLG2以及字元線WL1～WL4。電荷存儲結(jié)構(gòu)27～30位于字元線WL1～WL4之下，以及位于分別在摻雜區(qū)21與22、摻雜區(qū)22與23、摻雜區(qū)23與24、摻雜區(qū)24與25之間的通道區(qū)31～34之上。摻雜區(qū)20、26作為位元線或接觸部分別與位元線BL1與BL2連接。選擇柵極SLG1與SLG2形成選擇晶體管，摻雜區(qū)21與22以及摻雜區(qū)25與26分別用來連接或隔離存儲器單元串與位元線BL1、BL2。為了編程存儲器單元串中所選的存儲器單元，如字元線WL1上的存儲器單元，如圖所示使用一偏壓配置，其中位元線BL1耦接到地(以FN注入來編程選擇的存儲器單元)，或者耦接到施加電位Vcc(以禁止所選的存儲器單元的編程)。為了耦接位元線BL1至摻雜區(qū)21，選擇柵極SLG1接收施加電位Vcc。選擇柵極SLG2接收0V的電壓或接地，以隔離位元線BL2與摻雜區(qū)25。當基底接地時，選擇的存儲器單元的字元線(在本例中為字元線WL1)接收約為18V的高電壓。未選擇的存儲器單元的字元線接收約為10V的電壓，足夠使得各通道區(qū)反相，但不足以使大量的電荷注入。如圖3所示，摻雜區(qū)形成在每一個通道區(qū)之間。
因此，由于使用半導體基底中的擴散線(diffusion line)作為源極和漏極，使傳統(tǒng)的存儲器單元在尺寸上產(chǎn)生限制。用來形成擴散線的雜質(zhì)的擴散漫延到植入位置的外部，增加了摻雜區(qū)的尺寸并導致存儲器單元尺寸的其他限制，包括避免擊穿(pounch-through)的最小通道長度。
克服上述使用擴散線問題的方法已被發(fā)展出來，此方法基于使用在存儲器單元中鄰近電荷存儲結(jié)構(gòu)的控制電極在基底中產(chǎn)生傳導反相區(qū)域，因此動態(tài)建立的反相區(qū)域則作為源極和漏極。因為沒有進行植入制程，反相區(qū)域的尺寸能夠依據(jù)制程的最小特征尺寸更準確地控制?！?0-nm*nodemulti-level AG-AND type flash memory with cell size of true 2F2/bitand programming throughput of 10MB/s，”IEDM，2003，page823-826以及由Ishii等人所提出的美國專利公開號No.US 2004/0084714。Sasago等人所提出的改進柵極的技術(shù)可以視為應用在各種形式的浮置柵極存儲器元件的所謂的“分離柵極”(split gate)技術(shù)的延伸。請參考由Chang所提出關(guān)于分離柵極元件的的美國專利第5,408,115號。
因此，需要提供制作簡單并且支持高密度應用的非易失性存儲器的技術(shù)。

發(fā)明內(nèi)容
本發(fā)明提出一種具有多重柵極(multiple-gate)存儲器單元的集成電路存儲器元件。在一實施例中，上述元件包括一半導體主體以及在半導體主體上多數(shù)個串聯(lián)排列的柵極。在半導體主體上的一個電荷存儲結(jié)構(gòu)包括在多數(shù)個柵極中超過一個柵極之下的電荷捕捉區(qū)域。還包括在半導體主體中，在柵極串列的第一柵極與最終柵極附近，分別傳導源極和漏極偏壓至第一電極區(qū)域與第二電極區(qū)域的電路系統(tǒng)，以及傳導柵極偏壓至多數(shù)個柵極的電路系統(tǒng)。多重柵極存儲器單元包括一個連續(xù)且位于柵極串列的多數(shù)個柵極之下的多重柵極通道區(qū)域，其位于第一電極區(qū)域與第二電極區(qū)域之間。在一些實施例中，電荷捕捉區(qū)域包括位于柵極串列的所有柵極之下的特定多重柵極存儲器單元，以及作為控制柵極以存儲數(shù)據(jù)的所有柵極。在其他實施例中，并非柵極串列中的所有柵極皆作為控制柵極以存儲數(shù)據(jù)。在一個例子中，每隔一個柵極作為控制柵極以存儲數(shù)據(jù)，而柵極串列中其余的柵極用來增進存儲器單元中存儲區(qū)域之間的隔離。
在一些實施例中，在多重柵極存儲器單元上，數(shù)據(jù)存儲在柵極串列中的多數(shù)個柵極中的全部或超過一個柵極下面的兩個區(qū)域，藉以使每一個控制柵極使用兩個存儲區(qū)域來存儲數(shù)據(jù)。
在一些實施例中，傳導源極和漏極偏壓的電路系統(tǒng)包括安排作為位元線的傳導材料，而傳導柵極偏壓的電路系統(tǒng)包括安排作為字元線的傳導材料。舉例來說，第一摻雜區(qū)和第二摻雜區(qū)被包括在半導體主體中，以提供鄰接柵極串列的第一柵極與最終柵極的電極區(qū)域。摻雜區(qū)具有與半導體主體相反的導電類型并作為源極/漏極。在其他實施例中，利用在多重柵極存儲器單元中存取存儲區(qū)域時所造成的反相區(qū)域來提供第一電極區(qū)域和第二電極區(qū)域。在一些實施例中，包括一個例如為選擇晶體管的元件，選擇性地連接作為第一電極區(qū)域與第二電極區(qū)域中至少一個的摻雜區(qū)或反相區(qū)至位元線。
為了建立偏壓配置來進行存儲器單元的操作，集成電路元件可以包括利用控制傳導源極和漏極偏壓的電路系統(tǒng)以及傳導柵極偏壓的電路系統(tǒng)的控制器。在一個例子中，由控制器提供的偏壓配置包括一個編程偏壓配置，以引發(fā)電子注入穿隧至存儲器單元上柵極串列中選定的柵極下面電荷捕捉區(qū)域中，建立一個高的臨界電壓狀態(tài)。在編程的過程中，施加選擇的柵極偏壓至柵極串列中的另一個控制柵極，或其他所有的控制柵極，充分的在通道區(qū)中引起反相來支撐電子穿隧。在一些包括利用電子注入來進行編程的例子中，以控制器提供偏壓配置，其包括一個擦除偏壓配置，以引起電子射出或電洞注入至進行擦除電荷存儲區(qū)域中，以建立一個低的臨界電壓狀態(tài)。
在具有多重柵極存儲器單元的集成電路的實施例中，包括每一個控制柵極利用兩個存儲區(qū)域的實施例，控制器控制傳導源極和漏極偏壓的電路系統(tǒng)與傳導柵極偏壓的電路系統(tǒng)來建立一個偏壓配置，以在位于柵極串列中的超過一個柵極中的每一個柵極之下的電荷捕捉區(qū)域存儲數(shù)據(jù)。在一個例子中，利用控制器提供的偏壓配置包括一個編程偏壓配置，以引發(fā)熱電洞注入穿隧至存儲器單元上的電荷捕捉區(qū)域中建立一個低的臨界電壓狀態(tài)，此電荷捕捉區(qū)域在選擇的兩個電荷存儲區(qū)域其中之一中，而電荷存儲區(qū)域位于柵極串列中的選擇的柵極之下。在對位于選擇的控制柵極之下的選擇的電荷存儲區(qū)域的編程過程中，施加偏壓至柵極串列中的另一個柵極，或其他所有的柵極，充分的在通道區(qū)中引起反相來支撐電洞穿隧。在一些包括利用電洞注入來進行編程的例子中，以控制器提供偏壓配置，其包括一個擦除偏壓配置，以引起電子注入至進行擦除的電荷存儲區(qū)域中，以建立一個高的臨界電壓狀態(tài)。在具有多重柵極存儲器單元的集成電路的實施例中，包括每一個控制柵極使用兩個存儲區(qū)域的實施例，在一些實施例中包括熱電洞擦除，依照一個擦除步驟控制器控施加偏壓配置來進行擦除，此擦除步驟包括擦除位于多重柵極存儲器單元中的柵極串列中的一個選擇的柵極之下的存儲區(qū)域，而不擦除位于柵極串列中的另一個柵極之下的存儲區(qū)域。
在一些例子中，控制器提供偏壓配置，其包括一個讀取偏壓配置，在此讀取偏壓配置之下，選擇的控制柵極接收讀取電壓，以及在其他存儲區(qū)域上的控制柵極接收電壓而在多重柵極通道區(qū)域中引起反相，以支撐選擇的存儲區(qū)域的讀取。
本發(fā)明還提出一種集成電路存儲器元件的操作方法，其中集成電路存儲器元件包括如上所述的多重柵極存儲器單元，其中該方法一般是以晶片內(nèi)置(on-chip)控制器來進行控制。本發(fā)明的方法包括于元件中在位于選擇的柵極之下的區(qū)域施加偏壓配置以讀取數(shù)據(jù)，在位于選擇的柵極之下的區(qū)域施加偏壓配置以編程數(shù)據(jù)以及施加偏壓配置以擦除該數(shù)據(jù)。在本方法的實施例中，編程的偏壓配置包括在多重柵極通道區(qū)中施加基底偏壓條件(bias condition)至半導體主體；
在柵極串列中的第一柵極和最終柵極其中之一的附近施加源極偏壓條件至半導體主體；在柵極串列中的第一柵極和最終柵極中的另一個的附近施加漏極偏壓條件至半導體主體；以及在柵極串列中施加多數(shù)個柵極偏壓條件至多數(shù)個柵極，其中這些柵極偏壓條件包括一編程電壓與一反相電壓，其中于柵極串列中的選擇柵極上的編程電壓相對于基底偏壓條件，足夠降低電子注入電流至位于選擇柵極下方的電荷捕捉區(qū)域，以建立高臨界電壓狀態(tài)，而于柵極串列中的其他柵極上的反相電壓足夠減少多重柵極通道區(qū)中的反相，其中多重柵極通道區(qū)位于上述其他柵極下方，而沒有有效的電子注入至位于上述其他柵極下方的多數(shù)個電荷存儲區(qū)。
在本方法的實施例中，進行擦除的偏壓配置包括在多重柵極通道區(qū)中施加基底偏壓條件至半導體主體；在柵極串列中第一柵極與最終柵極其中之一附近施加源極偏壓條件至半導體主體；在柵極串列中第一柵極與最終柵極其中另一個附近施加漏極偏壓條件至半導體主體；以及在柵極串列中施加多數(shù)個柵極偏壓條件至多數(shù)個柵極，其中上述這些柵極偏壓條件包括多數(shù)個電壓，這些電壓足夠引起位于柵極串列中的上述柵極之下的電荷捕捉區(qū)域的電子射出或電洞注入，以建立低的臨界電壓狀態(tài)。
在另一個例子中，進行擦除的偏壓配置包括在多重柵極通道區(qū)中施加基底偏壓條件至半導體主體；在柵極串列中第一柵極與最終柵極其中之一附近施加源極偏壓條件至半導體主體；在柵極串列中第一柵極與最終柵極其中另一附近施加漏極偏壓條件至半導體主體；以及在柵極串列中施加多數(shù)個柵極偏壓條件以擦除位于多數(shù)個柵極下方一個或多個選擇的區(qū)域，其中上述這些柵極偏壓條件包括多數(shù)個電壓，這些電壓足夠引起電洞注入位于柵極串列中選擇的柵極下方的電荷捕捉區(qū)域，且上述柵極偏壓條件包括于柵極串列中的其他柵極上的反相偏壓，此反相電壓足夠減少位于上述其他柵極下方的多重柵極通道區(qū)中的反相，以在選擇的柵極中建立低的臨界電壓狀態(tài)。
依照本發(fā)明實施例所述的擦除步驟，此擦除步驟包括對柵極串列中欲進行擦除的多數(shù)個柵極中的一組柵極進行驗證，此組柵極具有多于一個的柵極；
施加多數(shù)個柵極偏壓條件對上述柵極組中的第一選擇柵極進行擦除，以引起源極側(cè)或柵極側(cè)其中之一或兩者的帶對帶穿隧(band-to-bandtunneling)所引發(fā)的熱電洞注入電荷存儲區(qū)，此電荷存儲區(qū)位于第一選擇柵極下方；以及施加數(shù)個柵極偏壓條件對上述柵極組中的下一個選擇柵極進行擦除，以引起源極側(cè)或柵極側(cè)其中之一或兩者的帶對帶穿隧(band-to-bandtunneling)所引發(fā)的熱電洞注入電荷存儲區(qū)，此電荷存儲區(qū)位于下一個選擇柵極下方，并且重復上述步驟直到施加上述柵極偏壓條件至上述柵極組中的所有柵極。
在本方法的實施例中，決定由高的和低的臨界電壓狀態(tài)表示的數(shù)據(jù)的讀取偏壓配置包括在多重柵極通道區(qū)中施加基底偏壓條件至半導體主體；在柵極串列中第一柵極與最終柵極其中之一附近施加源極偏壓條件至半導體主體；在柵極串列中第一柵極與最終柵極其中另一附近施加漏極偏壓條件至半導體主體；以及在柵極串列中施加多數(shù)個柵極偏壓條件至多數(shù)個柵極，其中這些柵極偏壓條件包括在柵極串列中的選擇柵極上相對于基底偏壓條件的讀取電壓，此讀取電壓高于低臨界電壓狀態(tài)的臨界電壓，且這些柵極偏壓條件包括在柵極串列中的其他柵極上的反相偏壓，這些反相電壓足夠引起位于上述其他柵極下方的多重柵極通道區(qū)中的反相，此反相電壓高于高臨界電壓狀態(tài)的臨界電壓。
上述多重柵極存儲器單元排列在陣列中，該陣列包括多數(shù)個字元線，在至少一列中耦接至多重柵極存儲器單元的多數(shù)個柵極；多數(shù)個位元線，與多數(shù)個字元線垂直排列，并且在一行或多行中排列以連接至多重柵極存儲器單元；多數(shù)個選擇柵極，在至少一列中排列以分別連接多重柵極存儲器單元至相關(guān)的多數(shù)個位元線中的位元線，以響應選擇柵極控制訊號；以及一選擇線，在至少一行中耦接至多數(shù)個選擇柵極，以提供選擇柵極控制訊號。此外，一控制器控制多數(shù)個位元線、多數(shù)個位元線與選擇線，在陣列中以傳導源極偏壓與漏極偏壓至多重柵極存儲器單元，且在至少一行中傳導柵極偏壓至多重柵極存儲器單元中的多數(shù)個柵極，以提供選擇柵極控制訊號。
在一些實施例中，依照本發(fā)明的方法制作上述的多重柵極存儲器單元與多重柵極存儲器單元的陣列，此方法包括提供具有第一導電類型的半導體主體；在半導體主體上形成電荷存儲結(jié)構(gòu)；
在電荷存儲結(jié)構(gòu)上沉積第一柵極導體層；圖案化第一柵極導體層以定義電荷存儲結(jié)構(gòu)上的多數(shù)個第一柵極，多數(shù)個第一柵極以一間隙串聯(lián)排列于連續(xù)的多重柵極通道區(qū)上，此多重柵極通道區(qū)位于半導體主體中第一電極區(qū)域與第二電極區(qū)域之間；至少于多數(shù)個第一柵極的側(cè)壁上形成絕緣層；在絕緣層上沉積第二柵極導體層，包括在多數(shù)個第一柵極之間的間隔中，并且以絕緣層隔離多數(shù)個第一柵極；在半導體主體上定義多數(shù)個第二柵極，多數(shù)個第一柵極與多數(shù)個第二柵極串聯(lián)排列于連續(xù)的多重柵極通道區(qū)之上，該區(qū)域位于半導體主體中第一電極區(qū)域與第二電極區(qū)域之間，以形成多重柵極存儲器單元。
在上述多重柵極存儲器單元的實施例中，柵極串列中的柵極利用控制柵極側(cè)壁上的絕緣層以小距離互相分隔，此制作方法已經(jīng)在之前敘述。在連續(xù)的多重柵極通道區(qū)中，這種距離實質(zhì)上小于柵極的長度，對于個別的柵極，包括小于100納米的距離。
為讓本發(fā)明之上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細說明如下。


圖1是現(xiàn)有一種電荷捕捉存儲器單元。
圖2A與圖2B是以引起FN穿隧對現(xiàn)有的電荷捕捉存儲器單元進行編程的偏壓配置。
圖3是現(xiàn)有一種以NAND結(jié)構(gòu)的電荷捕捉柵極串列的配置，并以一種偏壓配置對柵極串列中選擇的存儲器單元進行編程。
圖4是具有兩個控制柵極的多重柵極存儲器單元。
圖5是如圖4所示的多重柵極存儲器單元的圖示符號。
圖6是具有兩個控制柵極的多重柵極存儲器單元，并以一種偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行編程。
圖7A至圖7D是具有兩個控制柵極的多重柵極存儲器單元，并以個別的偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行讀取。
圖8是具有兩個控制柵極的多重柵極存儲器單元，并以一種偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行擦除。
圖9是具有兩個控制柵極的多重柵極存儲器單元，并以可選擇的偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行擦除。
圖10是具有N個控制柵極的多重柵極存儲器單元。
圖11是如圖4所示的多重柵極存儲器單元的圖示符號。
圖12是具有N個控制柵極的多重柵極存儲器單元，并以一種偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行編程。
圖13是具有N個控制柵極的多重柵極存儲器單元，并以一種偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行讀取。
圖14是具有N個控制柵極的多重柵極存儲器單元，并以一種偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行擦除。
圖15是具有N個控制柵極的多重柵極存儲器單元，并以可選擇的偏壓配置在柵極串列中對位于選擇的存儲器單元下方的存儲區(qū)域進行擦除。
圖16是施加圖14與圖15的偏壓配置來進行擦除的簡化流程圖。
圖17是具有N個控制柵極的多重柵極存儲器單元，在柵極串列中第一柵極與最終柵極附近，以電路系統(tǒng)傳導源極電壓和漏極電壓至半導體主體。
圖18是具有N個控制柵極的多重柵極存儲器單元，在柵極串列中第一柵極與最終柵極附近，以選擇柵極晶體管。
圖19是具有N個控制柵極的多重柵極存儲器單元，以可選擇的實施方式，在柵極串列中第一柵極與最終柵極附近，對選擇柵極傳導源極電壓和漏極電壓至半導體主體。
圖20是具有N個控制柵極的多重柵極存儲器單元，以另一個可選擇的實施方式，在柵極串列中第一柵極與最終柵極附近，對選擇柵極傳導源極電壓和漏極電壓至半導體主體。
圖21是具有N個控制柵極的多重柵極存儲器單元，以可選擇的電路系統(tǒng)，在柵極串列中第一柵極與最終柵極附近，對選擇柵極傳導源極電壓和漏極電壓至半導體主體。
圖22是具有N+1個(奇數(shù)個)控制柵極的多重柵極存儲器單元，以記憶胞列中偶數(shù)的柵極作為控制柵極來存儲數(shù)據(jù)。
圖23是具有N+1個(奇數(shù)個)控制柵極的多重柵極存儲器單元，以記憶胞列中奇數(shù)的柵極作為控制柵極來存儲數(shù)據(jù)。
圖24A至圖24F是多重柵極存儲器單元的制作流程。
圖25是在如圖24A至圖24F的多重柵極存儲器單元的制作流程中，穿過電荷存儲結(jié)構(gòu)形成源極和漏極摻雜物的步驟。
圖26A至圖26D是如圖22或圖23的多重柵極存儲器單元的制作流程圖。
圖27是包括多重柵極存儲器單元陣列的集成電路之方塊圖。
圖28是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，其中上述存儲區(qū)域與每一個控制柵極相連。
圖29是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，在選擇的控制柵極下以一種偏壓配置進行擦除數(shù)據(jù)，其中上述存儲區(qū)域與每一個控制柵極相連。
圖30是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，在選擇的控制柵極下以可選擇的偏壓配置進行擦除數(shù)據(jù)，其中上述存儲區(qū)域與每一個控制柵極相連。
圖31是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第一控制柵極下方的左側(cè)位元1-1以一種偏壓配置進行編程，其中上述存儲區(qū)域與每一個控制柵極相連。
圖32是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第一控制柵極下方的右側(cè)位元1-2以一種偏壓配置進行編程，其中上述存儲區(qū)域與每一個控制柵極相連。
圖33是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第二控制柵極下方的左側(cè)位元2-1以一種偏壓配置進行編程，其中上述存儲區(qū)域與每一個控制柵極相連。
圖34是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第二控制柵極下方的右側(cè)位元2-2以一種偏壓配置進行編程，其中上述存儲區(qū)域與每一個控制柵極相連。
圖35是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第一控制柵極下方的左側(cè)位元1-1以一種偏壓配置進行讀取，其中上述存儲區(qū)域與每一個控制柵極相連。
圖36是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第一控制柵極下方的右側(cè)位元1-2以一種偏壓配置進行讀取，其中上述存儲區(qū)域與每一個控制柵極相連。
圖37是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第二控制柵極下方的左側(cè)位元2-1以一種偏壓配置進行讀取，其中上述存儲區(qū)域與每一個控制柵極相連。
圖38是具有兩個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于第二控制柵極下方的右側(cè)位元2-2以一種偏壓配置進行讀取，其中上述存儲區(qū)域與每一個控制柵極相連。
圖39是具有N個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，其中上述存儲區(qū)域與每一個控制柵極相連。
圖40是具有N個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，在選擇的控制柵極下以一種偏壓配置進行擦除，其中上述存儲區(qū)域與每一個控制柵極相連。
圖41是具有N個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，在選擇的控制柵極下以可選擇的偏壓配置進行擦除，其中上述存儲區(qū)域與每一個控制柵極相連。
圖42是具有N個控制柵極與兩個存儲區(qū)域的多重柵極存儲器單元，對位于選擇的控制柵極下方的左側(cè)位元以一種偏壓配置進行編程，其中上述存儲區(qū)域與每一個控制柵極相連。
圖43是具有N個控制柵極及與每個控制柵極相連的兩個存儲區(qū)域的多重柵極存儲器單元，其具有對位于選擇的控制柵極下方的右側(cè)位元進行編程的偏壓配置。
圖44是具有N個控制柵極及與每個控制柵極相連的兩個存儲區(qū)域的多重柵極存儲器單元，其具有對位于選擇的控制柵極下方的左側(cè)位元進行讀取的偏壓配置。
圖45是具有N個控制柵極及與每個控制柵極相連的兩個存儲區(qū)域的多重柵極存儲器單元，其具有對位于選擇的控制柵極下方的右側(cè)位元進行讀取的偏壓配置。
圖46是多重柵極存儲器單元的一扇區(qū)布局圖。
圖47是多重柵極存儲器單元的一扇區(qū)第一可選擇的布局圖。
圖48是多重柵極存儲器單元的一扇區(qū)第二可選擇的布局圖。
圖49是多重柵極存儲器單元的一扇區(qū)第三可選擇的布局圖。
圖50是多重柵極存儲器單元的一扇區(qū)第四可選擇的布局圖。
圖51是多重柵極存儲器單元的一區(qū)塊布局圖，此區(qū)塊包括多數(shù)個扇區(qū)。
具體實施例方式
以下將同時參閱圖4至圖51對本發(fā)明實施例做詳細的說明。
如一般所使用的，編程是指逐位(bit-by-bit)設定選擇的存儲區(qū)域的臨界電壓，而擦除是指設定選擇的存儲區(qū)的區(qū)塊或存儲區(qū)的臨界電壓至擦除條件(erase condition)，其包括整個陣列或部分陣列的快閃(flash)擦除。在本發(fā)明的實施例中，數(shù)據(jù)的寫入步驟包括，首先，所指定的區(qū)塊的擦除處理將區(qū)塊中的存儲區(qū)設定至擦除臨界電壓，典型為高臨界電壓狀態(tài)或低臨界電壓狀態(tài)的其中一種。接著，區(qū)塊中的存儲區(qū)的編程處理將選擇的存儲區(qū)設定至編程狀態(tài)，典型為高臨界電壓狀態(tài)或低臨界電壓狀態(tài)的其中另一種，而留下區(qū)塊中未選擇的存儲區(qū)在擦除狀態(tài)。在此所述的技術(shù)的實施例包括編程是指提高存儲區(qū)的臨界電壓而擦除是指降低存儲區(qū)的臨界電壓的產(chǎn)品和方法，以及編程是指降低存儲區(qū)的臨界電壓而擦除是指提高存儲區(qū)的臨界電壓的產(chǎn)品和方法。
圖4是依照本發(fā)明的一種雙柵極存儲器單元，以一種偏壓配置來對選擇的區(qū)域進行編程。雙柵極存儲器單元包括分別在左右電極區(qū)以n+摻雜區(qū)所形成的電極55、56，左右柵極50、51以及基底57中的通道區(qū)58。摻雜區(qū)作為電極55、56以連接雙柵極存儲器單元至位元線，或其他電路系統(tǒng)以提供偏壓。通道區(qū)58為位于基底中電極55和電極56之間的連續(xù)p型區(qū)域，明顯地沒有分離出在左右柵極50、51之下的通道區(qū)的部分摻雜區(qū)。電荷存儲結(jié)構(gòu)包括例如為具有約9納米的代表性厚度的二氧化硅頂介電層52、電荷捕捉層53與例如為具有約6納米的代表性厚度的二氧化硅底介電層54，電荷存儲結(jié)構(gòu)形成在左右柵極50、51與p型基底中的通道區(qū)58之間。電荷捕捉層53包括例如為約6納米厚的氮化硅或其他結(jié)構(gòu)的一層材料，其不會將在選擇的存儲器單元中被捕捉的電荷傳導至實質(zhì)上影響柵極串列中其他區(qū)域的臨界電壓的區(qū)域中。在一些實施例中，柵極50、51包括n型或p型多晶硅。其他代表性的柵極材料包括氮化鈦(TiN)、鉑(Pt)和其他高功函數(shù)的金屬和材料。每一個存儲區(qū)域可以存儲一位元或多位元的數(shù)據(jù)。舉例來說，利用對區(qū)域建立多編程臨界電壓位階，可以在每一個區(qū)域存儲多位元。
圖5是一種雙柵極存儲器單元的圖示符號，此柵極存儲器單元請參閱圖4的描述，其中源極與漏極分別對應摻雜區(qū)電極55、56，且控制柵極1對應柵極50，而控制柵極2對應柵極51。
圖6是對雙柵極存儲器單元中選擇的存儲區(qū)進行編程的一種偏壓配置，此柵極存儲器單元請參閱圖4的描述。依照偏壓配置，利用基底57接地，施加約18V的Vg1至柵極50，施加約10V至柵極51，而摻雜區(qū)電極55、56其中之一接地，且另一個也接地或浮接，在位于柵極50下方的電荷存儲結(jié)構(gòu)中以電子符號60代表的區(qū)域中引起FN穿隧。
圖7A至圖7D是在雙柵極存儲器單元中讀取數(shù)據(jù)的偏壓配置，此柵極存儲器單元如圖4所示。在圖7A和圖7B中，藉由源極側(cè)或漏極側(cè)接收2V電壓讀取對應雙柵極存儲器單元的“位元1(bit 1)”的數(shù)據(jù)，其中此數(shù)據(jù)存儲在位于接收柵極電壓Vg1的柵極50之下的電荷存儲區(qū)70。在圖7C和圖7D中，藉由源極側(cè)或漏極側(cè)接收2V電壓讀取對應雙柵極存儲器單元的“位元2(bit 2)”的數(shù)據(jù)，其中此數(shù)據(jù)存儲在位于接收柵極電壓Vg2的柵極51之下的電荷存儲區(qū)71。
圖7A是在電荷存儲區(qū)70讀取“位元1”時，在作為漏極的56上施加正的2V電壓，并使作為源極的55接地的偏壓配置。在柵極51所施加的柵極電壓Vg2足夠高而使得電極55、56之間的通道區(qū)中產(chǎn)生反相區(qū)73。由柵極電壓Vg2產(chǎn)生的反相區(qū)73將源極或漏極上的電壓耦接至靠近電荷存儲區(qū)70的通道區(qū)中的區(qū)域。加在柵極50的柵極電壓Vg1設定在存儲單元低的臨界電壓狀態(tài)之上，且在高的臨界電壓之下。在一實施例中，所施加的柵極電壓Vg1約為2V。圖7B是對電極55、56的反相以偏壓在電荷存儲區(qū)70中讀取相同的“位元1”。
圖7C是在電荷存儲區(qū)71讀取“位元2”時，作為漏極的56施加正的2V電壓以及作為源極55接地作為源極的偏壓配置。在柵極50所施加的柵極電壓Vg1足夠高而使得電極55、56之間的通道區(qū)中產(chǎn)生反相區(qū)74。由柵極電壓Vg1產(chǎn)生的反相區(qū)74將源極或漏極上的電壓耦接至靠近電荷存儲區(qū)71的通道區(qū)中的區(qū)域。對施加至柵極51的柵極電壓Vg2設定在存儲器單元低的臨界電壓之上，且在高的臨界電壓之下。在一實施例中，所施加的柵極電壓Vg1約為2V。圖7D是對電極55、56的反相以偏壓在電荷存儲區(qū)71中讀取相同的“位元2”。
圖8與圖9是如圖4所示用于擦除存儲器單元中數(shù)據(jù)的可以選擇的偏壓配置，在多重柵極存儲器單元中每一控制柵極由一位元來進行操作，并且適于結(jié)合圖6所示的編程偏壓配置來使用。請參閱圖8所示，在位于控制柵極50之下的存儲區(qū)域中，擦除“位元1”的擦除偏壓配置包括，施加約-5V的柵極電壓Vg1至柵極50、施加約10V的柵極電壓Vg2至柵極51、而使電極55接地且施加約5V至電極56。如此便在柵極51之下的基底中產(chǎn)生反相區(qū)75，并且在柵極50之下的基底中產(chǎn)生熱電洞76。熱電洞注入至“位元1”的存儲區(qū)域，取代電子并且降低柵極50之下的存儲區(qū)域的臨界電壓。
請參閱圖9，擦除控制柵極50之下存儲區(qū)中的“位元1”的可選擇的擦除偏壓配置包括，施加約-5V的柵極電壓Vg1至柵極50、施加約10V的柵極電壓Vg2至柵極51、而使電極56接地且施加約5V至電極55時，。如此便在柵極51之下產(chǎn)生反相區(qū)77，并且在柵極50之下的基底中產(chǎn)生熱電洞78。熱電洞注入至“位元1”的存儲區(qū)域，取代電子并且降低柵極50之下的存儲區(qū)域的臨界電壓。在一些實施例中，先施加圖8所示的偏壓配置，再施加圖9所示的偏壓配置，以使存儲區(qū)域中的電荷分布趨于平衡，而可以擦除“位元1”。
圖10是本發(fā)明一實施例，其中在多重柵極存儲器單元中具有超過兩個柵極，將圖4所示的實施例擴展為在基底100中在單一連續(xù)通道區(qū)上的N個柵極。圖10所示的多重柵極存儲器單元包括在基底100上以埋入式擴散(buried diffusion)形成的第一電極101與第二電極102。多數(shù)個控制柵極103-1～103-N配置于電荷存儲結(jié)構(gòu)之上，其中此電荷存儲結(jié)構(gòu)包括頂介電層105、電荷捕捉層106與底介電層107。電荷捕捉層106中的電荷存儲區(qū)104-1～104-N配置于介于電極101和102之間的連續(xù)的通道區(qū)中的基底上。如圖10所示，一種偏壓配置施加柵極電壓Vg1～VgN至控制柵極103-1～103-N，施加源極電壓Vs至電極101，以及施加漏極電壓Vd至電極102。當然，源極電壓與漏極電壓可以相反地分別施加在電極102與電極101上。
在如圖10所示單一、多重柵極存儲器單元中控制柵極的數(shù)目N可以依特定的實施例做選擇。舉例來說，在一實施例中N等于8。在其它的實施例中，可以大于或小于8。
圖11是一種多重柵極結(jié)構(gòu)的圖示符號，此柵極結(jié)構(gòu)如圖10所示，其中源極與漏極分別對應電極101和102，且控制柵極1對應柵極103-1，而控制柵極N對應柵極103-N。
圖12是在多重柵極存儲器單元中對選擇的存儲區(qū)進行編程的一種偏壓配置，其與圖10所述相似。依照偏壓配置，藉由基底100接地，施加18V的Vg2至柵極103-2，施加約10V至柵極103-1與103～3至103-N，電極101、102其中之一接地且另一個也接地或浮接，在柵極103-2之下的電荷存儲結(jié)構(gòu)中以電子符號110表示的區(qū)域引起FN穿隧。
圖13是在電荷存儲區(qū)104-5中讀取“位元5”的一個偏壓配置示例，其中，對作為漏極的電極102施加正的2V，而將作為源極的電極101接地。柵極電壓Vg1～Vg4與Vg6～VgN足夠高以在介于電極101、102之間的通道區(qū)中產(chǎn)生反相區(qū)120、121。柵極電壓Vg1～Vg4與Vg6～VgN所產(chǎn)生的反相區(qū)120、121將在源極或漏極上的電壓耦接至靠近電荷存儲區(qū)104-5的通道區(qū)中的區(qū)域。對存儲器單元設定施加至柵極103-5的柵極電壓Vg5設定在低的臨界電壓之上，且在高的臨界電壓之下。在本例中，所施加的柵極電壓Vg5約為2V。
圖14與圖15是如圖10所示的擦除存儲器單元中的數(shù)據(jù)的可以選擇的偏壓配置，在多重柵極存儲器單元中以每一控制柵極用一位元來進行操作，并且適于結(jié)合圖12所示的編程偏壓來使用。請參閱圖14，在位于控制柵極103-3之下的存儲區(qū)域中，擦除“位元3”的擦除偏壓配置包括，施加約-5V的柵極電壓Vg3至柵極103-3、施加約10V的柵極電壓Vg1～Vg2與Vg4～VgN至柵極103-1～103-2與103-4～103-N，而電極101接地且施加約5V至電極102。如此便在柵極103-1和103-2之下產(chǎn)生反相區(qū)125，與在柵極103-4～103-N之下產(chǎn)生反相區(qū)126，以及在柵極103-3之下的基底中產(chǎn)生熱電洞130。熱電洞注入至“位元3”的存儲區(qū)域，取代電子并且降低柵極103-3之下的存儲區(qū)域的臨界電壓。
請參閱圖15，在位于控制柵極103-3之下的存儲區(qū)中，擦除“位元3”的可選擇的擦除偏壓配置包括，施加約-5V的柵極電壓Vg3至柵極103-3以及施加約10V的柵極電壓Vg1～Vg2與Vg4～VgN至柵極103-1～103-2與103-4～103-N，而電極102接地且施加約5V至電極101。如此便在柵極103-1與103-2之下產(chǎn)生反相區(qū)127，與在柵極103-4～103-N之下產(chǎn)生反相區(qū)128，并且在柵極103-3之下的基底中產(chǎn)生熱電洞131。熱電洞注入至“位元3”的存儲區(qū)域，取代電子并且降低柵極103-3之下的存儲區(qū)域的臨界電壓。
在一些實施例中，藉由先施加圖14所示的偏壓配置，再施加圖15所示的偏壓配置，以使存儲區(qū)域中的電荷分布趨于達到平衡，而可以擦除“位元3”或其他選擇的位元。
圖16是適用于如圖14與圖15所示的偏壓配置的擦除步驟流程圖，其中此步驟是用來對每一個位元區(qū)施加偏壓，以在位元區(qū)的附近產(chǎn)生熱電洞。首先，步驟250開始對一個存儲器單元中的全部數(shù)據(jù)進行擦除，例如是圖10所示的存儲器單元。接著，在步驟251中，設定指針i＝1，其中指針i對應存儲器單元中的柵極1～N。然后，在步驟252中，對當前位元(currentbit)施加一偏壓配置。此偏壓配置可以是如圖14、圖15所示或其他的偏壓配置。接下來，在步驟253中，通過測試是否i＝N來判定存儲器單元中所有的位元區(qū)是否已被擦除。如果指標i不等于N，進行步驟254，增加指標i的值，并在步驟251中施加偏壓配置至存儲器單元中的下一個位元區(qū)。假如i等于N，在步驟255中，進行擦除驗證步驟。接著，在步驟256中，判定存儲器單元是否通過擦除驗證步驟。假如沒有通過，在此實施例中則從步驟251重新開始。假如存儲器單元通過擦除驗證，則在步驟257中結(jié)束流程。其他實施例包括擦除多數(shù)個并聯(lián)的存儲器單元的步驟，并聯(lián)的存儲器單元例如是一組共用同一組位元線的存儲器單元。其處理流程可以對每一個位元區(qū)在步驟252之后且增加指標i之前進行擦除檢驗，以及當驗證失敗時重新進行步驟252。
圖17是如圖10所示的多重柵極存儲器單元的一個實施例，其具有由電路系統(tǒng)150、151，將源極偏壓與漏極偏壓傳導至位于半導體本體中的存儲器單元柵極串列中的柵極103-1與103-N附近的電極區(qū)域。電路系統(tǒng)150、151可以有許多方式完成，其包括使用如圖10中的電極101、102的摻雜區(qū)電極，并利用以導體為材質(zhì)的接點(contact)供應電壓至電極101、102。電極101、102可以是局部連接點(local contact point)，其為配置于集成電路中的金屬層或其他膜層中的內(nèi)連線結(jié)構(gòu)(圖中未示)以連接電極。選擇性地，電極101、102可以是一行多重柵極所共用的導體線，并且耦接至電路系統(tǒng)，此電路系統(tǒng)沿著上述多重柵極供應電壓至任何一處。
圖18是傳導源極偏壓與漏極偏壓至半導體主體的電路系統(tǒng)的另一實施例。在此實施例中，第一選擇柵極晶體管包括柵極201、位于電極區(qū)域202的摻雜區(qū)與位于電極區(qū)域203的摻雜區(qū)。第二選擇柵極晶體管包括柵極209、位于電極區(qū)域205的摻雜區(qū)與位于電極區(qū)域206的摻雜區(qū)。位于電極區(qū)域202與電極區(qū)域206的摻雜區(qū)耦接至總體的位元線或其他傳送電壓至各自的電極的位元線結(jié)構(gòu)。偏壓耦接至位于電極區(qū)域203與電極區(qū)域205的摻雜區(qū)，以響應施加于柵極201、202的控制電壓SLG1、SLG2。柵極介電層207配置于電極202、203之間的通道區(qū)之上，其中柵極介電層207例如為單層的二氧化硅層。同樣地，柵極介電層208配置于電極205、206之間的通道區(qū)之上。
圖19是傳導源極偏壓與漏極偏壓至半導體主體的電路系統(tǒng)的另一實施例。在此實施例中，第一選擇柵極210與第二選擇柵極211分別配置于半導體主體與柵極介電層214、215之上。第一選擇柵極210與第二選擇柵極211分別配置于電極212、213之間，在柵極串列的相對端，且連續(xù)的通道區(qū)位于多重柵極存儲器單元中的電荷存儲區(qū)之下。圖19與圖18實施例的差異在于省略了位于電極203與電極205的摻雜區(qū)。藉由在第一選擇柵極210與第二選擇柵極211之下產(chǎn)生反相區(qū)，通過位于電極區(qū)域212與電極區(qū)域213的摻雜區(qū)來施加偏壓，以將電壓自電極212、213傳導至位于多重柵極存儲器單元中的電荷存儲區(qū)之下連續(xù)的通道區(qū)。
圖20是傳導源極偏壓與漏極偏壓至半導體主體的電路系統(tǒng)的另一實施例。圖20與圖19實施例的差異在于電荷存儲結(jié)構(gòu)延伸至第一選擇柵極210與第二選擇柵極211之下，其中電荷存儲結(jié)構(gòu)包括頂介電層105、電荷捕捉層106與底介電層107。
圖21是傳導源極偏壓與漏極偏壓至半導體主體的電路系統(tǒng)的另一實施例。圖21與圖10實施例的差異在于電荷存儲結(jié)構(gòu)延伸至位于摻雜區(qū)電極101與電極102之上，其中電荷存儲結(jié)構(gòu)包括頂介電層105、電荷捕捉層106與底介電層107。
圖22與圖23是重柵極存儲器單元的實施例，其中每隔一個柵極便配置于存儲區(qū)域上并作為控制柵極，以讀取或?qū)懭霐?shù)據(jù)。在這兩個實施例中，選擇柵極配置于每一個控制柵極之間。在如圖22與圖23所示的實施例中，較佳的是在多重柵極存儲器單元中的柵極串列包括奇數(shù)個柵極。因此，柵極串列中的最終柵極可以視為“N+1”柵極。在圖22的實施例中，偶數(shù)的柵極作為控制柵極以存儲數(shù)據(jù)。數(shù)據(jù)存儲結(jié)構(gòu)在所有柵極之間可以是連續(xù)的，或是如圖所示分段的結(jié)構(gòu)，使其僅位于控制柵極之下來存儲數(shù)據(jù)。因此，為了控制多重柵極存儲器單元的編程與讀取，當柵極174-1、174-3、174-5～174-N+1作為選擇柵極以產(chǎn)生反相區(qū)時，柵極173-2、173-4、173-6～173-N配置于電荷存儲區(qū)184-2、184-4、184-6～184-N。
如圖23所示實施例，奇數(shù)的柵極作為控制柵極以存儲數(shù)據(jù)。數(shù)據(jù)存儲結(jié)構(gòu)在所有柵極之間可以是連續(xù)的，或是如圖所示分段的結(jié)構(gòu)，而僅位于控制柵極之下來存儲數(shù)據(jù)。因此，為了控制多重柵極存儲器單元的編程與讀取，當柵極174-2、174-4、174-6～174-N作為選擇柵極以產(chǎn)生反相區(qū)時，柵極173-1、173-3、173-5～173-N+1配置于電荷存儲區(qū)184-1、184-3、184-5～184-N+1。
圖24A至圖24F是如圖10所示的多重柵極存儲器單元的制作流程。首先，請參閱圖24A，提供半導體基底300，例如為p型硅基底或其他半導體基底。在本發(fā)明的實施例中，基底300利用所謂的三井(triple-well)技術(shù)來隔離，其中基底300包括埋在n型區(qū)域中的p型區(qū)域，而n型區(qū)域埋在p型區(qū)域中。在要形成多重柵極存儲器單元的基底區(qū)域中，形成底氧化層301、電荷捕捉層302與頂氧化層303。上述膜層可以利用各種熟知的技術(shù)來形成，包括熱氧化生長法、化學氣相沉積法、電漿增強型化學氣相沉積法、高密度電漿化學氣相沉積法、原子層沉積法或其他熟知的和新興的技術(shù)。
接著，請參閱圖24B，在形成底氧化層301、電荷捕捉層302與頂氧化層303之后，在要形成多重柵極存儲器單元的基底上的區(qū)域形成一層多晶硅層304或其他導電柵極材料。多晶硅層304可以利用各種熟知的技術(shù)來形成。
然后，請參閱圖24C，將多晶硅層304進行圖案化蝕刻，以形成柵極304X。在一些實施例中，該柵極通過字元線結(jié)構(gòu)實現(xiàn)，平行延伸橫越要形成存儲器單元的區(qū)域向內(nèi)進入圖紙里。
接下來，請參閱圖24D，以絕緣層305覆蓋多數(shù)個柵極304X，包括覆蓋柵極304X的側(cè)壁，絕緣層305的材質(zhì)例如為二氧化硅、氮化硅或其他絕緣材料。絕緣層305覆蓋柵極304X的側(cè)壁，將其與填入空隙中的相鄰柵極隔絕。在一實施例中，柵極304X側(cè)壁上的絕緣層305的厚度小于100納米。在具有一個最小的特征尺寸F的實施例中，而上述厚度最好是小于0.1F。一般來說，絕緣層的厚度盡可能的小，實質(zhì)上小于柵極304X的長度。
接著，請參閱圖24E，沉積第二多晶硅層，在柵極304X之間形成柵極306X。使用化學氣相沉積法或其他技術(shù)形成第二多晶硅層，有效地填滿空隙。如圖所示，柵極306X具有與柵極304X相同的高度。在其他實施例中，電極之間不一定具有相同的高度。在一些實施例中，平坦化的技術(shù)可以使用化學機械研磨技術(shù)。
如一般所知的，柵極304X與柵極306X可以包括以硅化物或金屬為材質(zhì)的頂層，以增進導電性。
最后，請參閱圖24F，將具有底氧化層301、電荷捕捉層302、頂氧化層303與多晶硅層的電荷存儲結(jié)構(gòu)進行圖案化與蝕刻，以暴露出基底300中的植入?yún)^(qū)域，并將n型摻雜物植入電極區(qū)域，以形成源極307與漏極308。經(jīng)由圖24A至圖24F的步驟，完成與圖10所示相似的多重柵極存儲器單元?；旧舷嗤樞虻牟襟E可以用于形成這類存儲器單元。同樣地，結(jié)構(gòu)上的變化可以快速地以熟知的技術(shù)來完成。
圖25是一處理步驟的實施例，其中底氧化層301、電荷捕捉層302與頂氧化層303并未從存儲器單元上的源極317與漏極318的摻雜區(qū)域中被移除。因此，植入步驟與圖24F不同，其必須穿過用來形成電荷捕捉結(jié)構(gòu)的材料層。
圖26A至圖26D是制作如圖22所示的多重柵極存儲器單元的方法流程圖。首先，與圖24A至圖24B相同，提供半導體基底300。在要形成多重柵極存儲器單元的基底區(qū)域中，形成底氧化層301、電荷捕捉層302與頂氧化層303。接著，請參閱圖26A，完成具有存儲區(qū)域的存儲器單元，此存儲區(qū)域位于存儲器單元中偶數(shù)的柵極的下方。在圖26A至圖26D中，對圖24B中的結(jié)構(gòu)進行圖案化與蝕刻，但與圖24C不同，并未以頂氧化層303作為蝕刻終止層。上述蝕刻穿過作為電荷存儲區(qū)的材料層(301、302、303)到達基底300，而留下包括位于多晶硅控制柵極下方的電荷存儲區(qū)的堆疊層351～356。在圖26B的步驟中，形成如二氧化硅的隔離層340以隔離堆疊層351～356，且在間隙341～347中提供一層柵極介電層。圖26C的步驟包括以多晶硅填滿間隙341～347。圖26D的步驟中包括在電極區(qū)域植入源極349與漏極350以完成存儲器單元。
圖27為依照本發(fā)明一實施例的集成電路的簡化方塊圖。集成電路450包括在半導體基底上以多重柵極形成的存儲陣列400，此存儲陣列采用局部化的電荷捕捉存儲器單元。行解碼器(row decoder)401耦接至多重柵極存儲器單元的多數(shù)個字元線402以及耦接至選擇柵極線，并沿著存儲陣列400的行方向排列。列解碼器(column decoder)403耦接至沿著存儲陣列400的列方向排列的多數(shù)個位元線404，以傳送源極電壓與漏極電壓，并且自存儲陣列400中的多重柵極存儲器單元讀取數(shù)據(jù)。藉由在總線405上提供地址(address)至列解碼器403與行解碼器401。在方塊406中，感測放大器(sense amplifiers)與數(shù)據(jù)輸入結(jié)構(gòu)(data-in structure)經(jīng)由數(shù)據(jù)總線407耦接至列解碼器403。從集成電路450上的輸入/輸出部(input/outputport)或由集成電路450內(nèi)部或外部的其他數(shù)據(jù)來源而來的數(shù)據(jù)，經(jīng)由數(shù)據(jù)輸入線(data-in line)411提供至方塊406中的數(shù)據(jù)輸入結(jié)構(gòu)。方塊406中，從感測放大器而來的數(shù)據(jù)，經(jīng)由數(shù)據(jù)輸出線(data out line)412供應到集成電路450上的輸入/輸出部，或供應到集成電路450內(nèi)部或外部的其他數(shù)據(jù)目的地。
在此例中，使用偏壓配置狀態(tài)機(bias arrangement state machine)來實行的控制器控制偏壓配置提供電壓(bias arangement supplyvoltage)408的功能，例如讀取、編程、擦除、擦除驗證與編程驗證電壓?？刂破骺梢允褂檬熘奶厥饽康倪壿嬰娐废到y(tǒng)(special-purpose logiccircuitry)來實行。在另一實施例中，控制器包括一般目的的處理機(processor)，其可以在相同的集成電路上實行，該集成電路執(zhí)行電腦程序以控制元件的操作。在其他實施例中，利用特殊目的邏輯電路系統(tǒng)與一般目的的處理機的結(jié)合，可以作為控制器。
圖28是本發(fā)明一實施例，其中對于具有兩個控制柵極501、502的存儲器單元，在每一個控制柵極之下具有兩個數(shù)據(jù)存儲區(qū)。所述的存儲器單元包括半導體基底500，具有作為存儲器單元的源極與漏極的n型電極503、504。如圖所示，電荷存儲區(qū)具有4個位元，其中位元1-1與位元1-2位于控制柵極501之下，而位元2-1與位元2-2位于控制柵極502之下。偏壓Vg1與Vg2分別施加至控制柵極501、502。在一些實施例中，存儲器單元中每個柵極之下的兩個數(shù)據(jù)存儲區(qū)每個可以存儲超過1位元。依據(jù)存儲器單元中電極作為源極的功能或漏極的功能，施加偏壓Vs至電極503、504其中之一，而偏壓Vd至電極503、504中的另一個。施加偏壓Vb至基底500。施加偏壓配置以在電荷存儲區(qū)域進行編程、擦除與讀取數(shù)據(jù)。
圖29與圖30是擦除特定柵極之下的存儲區(qū)域的可選擇的偏壓配置。在圖29的偏壓配置中，藉由施加約8V的正的柵極電壓Vg1至控制柵極501，施加約0V的電壓至控制柵極502，以及施加約一10V的電壓至源極503、漏極504與基底500，在基底500與控制柵極501之下的電荷捕捉區(qū)之間產(chǎn)生FN穿隧(符號505所表示)。FN穿隧使得存儲器單元的臨界電壓增加，并建立了高的臨界電壓擦除狀態(tài)。在圖30的偏壓配置中，藉由施加約-8V的負的柵極電壓Vg1至至控制柵極501，施加約0V至控制柵極502，以及施加約10V至基底500，而浮接每一源極503與漏極504，在控制柵極501與控制柵極501之下的電荷捕捉區(qū)之間產(chǎn)生FN穿隧(符號506所表示)。FN穿隧使得存儲器單元的臨界電壓增加，并建立了高的臨界電壓擦除狀態(tài)。
圖31至圖34是基于熱電洞注入對存儲器單元中每一個柵極下的兩個電荷存儲區(qū)進行編程的偏壓配置，其適于結(jié)合圖29與圖30中的擦除偏壓配置使用。如圖31所示，藉由如圖所示的偏壓配置的熱電洞注入，可以將位元1-1編程，其中控制柵極501接收Vg1＝-5V，控制柵極502接收Vg2＝+10V，電極503接收Vs＝+5V，電極504接收Vd＝0V，而基底接收Vb＝0V。由于在控制柵極502上具有相對高的電壓，此偏壓配置在控制柵極502下方引起反相區(qū)510。另外，在通道區(qū)中鄰近的作為電極503的n+植入?yún)^(qū)所引起的熱電洞，以符號511表示，注入電荷存儲結(jié)構(gòu)，置換電子并對于位元1-1在電荷存儲區(qū)中降低存儲器單元的臨界電壓。
如圖32所示，藉由使用如圖所示的偏壓配置的熱電洞注入，可以將位元1-2編程，其中控制柵極501接收Vg1＝-5V，控制柵極502接收Vg2＝+10V，電極503接收Vs＝0V，電極504接收Vd＝+5V，而基底接收Vb＝0V。由于在控制柵極502上具有相對高的電壓，偏壓配置于控制柵極502下方引起反相區(qū)512。另外，在通道區(qū)中鄰近反相區(qū)512所引起的熱電洞，以符號513表示，注入電荷存儲結(jié)構(gòu)，置換電子并對于位元1-2在電荷存儲區(qū)中降低存儲器單元的臨界電壓。
如圖33所示，藉由使用如圖所示的偏壓配置的熱電洞注入，可以將位元2-1編程，其中控制柵極501接收Vg1＝+10V，控制柵極502接收Vg2＝-5V，電極503接收Vs＝+5V，電極504接收Vd＝0V，而基底接收Vb＝0V。此偏壓配置于控制柵極501下方引起反相區(qū)514，而在控制柵極501上導致相對高的電壓。另外，在通道區(qū)中鄰近反相區(qū)514所引起的熱電洞，以符號515表示，注入電荷存儲結(jié)構(gòu)，置換電子并對于位元2-1在電荷存儲區(qū)中降低存儲器單元的臨界電壓。
如圖34所示，藉由使用如圖所示的偏壓配置的熱電洞注入，可以將位元2-2編程，其中控制柵極501接收Vg1＝+10V，控制柵極502接收Vg2＝-5V，電極503接收Vs＝0V，電極504接收Vd＝+5V，而基底接收Vb＝0V。由于在控制柵極501上具有相對高的電壓，此偏壓配置于控制柵極501下方引起反相區(qū)516。另外，在通道區(qū)中鄰近的作為電極504的n+植入?yún)^(qū)所引起的熱電洞，以符號517表示，注入電荷存儲結(jié)構(gòu)，置換電子并對于位元2-2在電荷存儲區(qū)中降低存儲器單元的臨界電壓。
圖35至圖38是對存儲器單元中每一個柵極下的兩個電荷存儲區(qū)進行讀取的偏壓配置，其適于將如圖29與圖30中的擦除偏壓配置以及如圖31至圖34中的編程偏壓配置結(jié)合使用。如圖35所示，使用如圖所示的反相讀取偏壓配置可以讀取位元1-1，其中控制柵極501接收Vg1＝2V，控制柵極502接收Vg2＝+10V，電極503接收Vs＝0V，電極504接收Vd＝+2V，而基底接收Vb＝0V。由于在控制柵極502上具有相對高的電壓，此偏壓配置在控制柵極502下方引起反相區(qū)510。對于反相讀取偏壓配置，存儲器單元的臨界偏壓由存儲在位元1-1的區(qū)域中的電荷確定。假如在位元1-1的電荷存儲區(qū)域被擦除而建立高的臨界電壓狀態(tài)，則在讀取偏壓配置之下沒有電流流通?？蛇x擇地，假如在位元1-1的電荷存儲區(qū)域被編程而建立低的臨界電壓狀態(tài)，在讀取偏壓配置之下則會有電流流通存儲器單元的通道。
如圖36所示，使用如圖所示的反相讀取偏壓配置可以讀取位元1-2，其中控制柵極501接收Vg1＝+2V，控制柵極502接收Vg2＝+10V，電極503接收Vs＝+2V，電極504接收Vd＝0V，而基底接收Vb＝0V。由于在控制柵極502上具有相對高的電壓，此偏壓配置在控制柵極502下方引起反相區(qū)512。假如在位元1-2的電荷存儲區(qū)域被擦除而建立高的臨界電壓狀態(tài)，則在讀取偏壓配置之下沒有電流流通。可選擇地，假如在位元1-2的電荷存儲區(qū)域被編程而建立低的臨界電壓狀態(tài)，在讀取偏壓配置之下則會有電流流通存儲器單元的通道。
如圖37所示，使用如圖所示的反相讀取偏壓配置可以讀取位元2-1，其中控制柵極501接收Vg1＝+10V，控制柵極502接收Vg2＝+2V，電極503接收Vs＝0V，電極504接收Vd＝+2V，而基底接收Vb＝0V。此偏壓配置于控制柵極501下方引起反相區(qū)514，由于在控制柵極501上導致相對高的電壓。假如在位元2-1的電荷存儲區(qū)域被擦除而建立高的臨界電壓狀態(tài)，則在讀取偏壓配置之下沒有電流流通?？蛇x擇地，假如在位元2-1的電荷存儲區(qū)域被編程而建立低的臨界電壓狀態(tài)，在讀取偏壓配置之下則會有電流流通存儲器單元的通道。
如圖38所示，使用如圖所示的反相讀取偏壓配置可以讀取位元2-2，其中控制柵極501接收Vg1＝+10V，控制柵極502接收Vg2＝+2V，電極503接收Vs＝+2V，電極504接收Vd＝0V，而基底接收Vb＝0V。由于在控制柵極501上具有相對高的電壓，此偏壓配置在控制柵極501下方引起反相區(qū)516。假如在位元2-2的電荷存儲區(qū)域被擦除而建立高的臨界電壓狀態(tài)，則在讀取偏壓配置之下沒有電流流通?？蛇x擇地，假如在位元2-2的電荷存儲區(qū)域被編程而建立低的臨界電壓狀態(tài)，在讀取偏壓配置之下則會有電流流通存儲器單元的通道。
圖28的存儲器單元結(jié)構(gòu)具有兩個柵極，及與每一個柵極連接的兩個存儲區(qū)域，此種存儲器單元結(jié)構(gòu)擴展為圖39中的實施例，其具有N個柵極，且N大于2。圖39中的多重柵極存儲器單元形成在具有p型摻雜物的半導體主體600中。N-型電極601、602作為多重柵極存儲器單元的源極和漏極。電荷存儲結(jié)構(gòu)包括位于電極601、602之間的連續(xù)的通道區(qū)上的頂介電層605、電荷捕捉層606與底介電層607。控制柵極603-1～603-N位于電荷存儲結(jié)構(gòu)與通道區(qū)上。依照圖示的實施例，控制柵極603-1～603-N每個與兩個電荷存儲區(qū)相連。因此，如圖所示，電荷存儲區(qū)604-1-1、604-1-2與控制柵極603-1相連。電荷存儲區(qū)604-2-1、604-2-2與控制柵極603-2相連。電荷存儲區(qū)604-3-1和604-3-2與控制柵極603-3相連。電荷存儲區(qū)604-4-1和604-4-2與控制柵極603-4相連。電荷存儲區(qū)604-5-1和604-5-2與控制柵極603-5相連。電荷存儲區(qū)604-6-1和604-6-2與控制柵極603-6相連。電荷存儲區(qū)604-(N-1)-1和604-(N-1)-2與控制柵極603-(N-1)相連。電荷存儲區(qū)604-N-1和604-N-2與控制柵極603-N相連。電路系統(tǒng)與存儲器單元相連來提供偏壓，以編程、擦除與讀取存儲在電荷存儲區(qū)中的數(shù)據(jù)。偏壓包括分別施加在控制柵極603-1～603-N上的Vg1～VgN。偏壓包括施加至電極601的Vs與施加至電極602的Vd。最后，偏壓包括施加至半導體主體600的Vb。半導體主體600包括在上述一些實施例中的絕緣區(qū)，其位于較大的半導體基底中。
圖40至圖45是用來擦除、編程與讀取中的存儲器單元的典型的偏壓配置。
圖40與圖41是可替換的偏壓配置。在圖40中，使用正的柵極電壓FN穿隧偏壓配置擦除在多重柵極存儲器單元中位于選擇柵極之下的電荷存儲區(qū)。因此，依照圖40中的偏壓配置，施加約+8V的Vg1、Vg3、Vg4、Vg6、Vg(N-1)與VgN以及0V的Vg2、Vg5與-10V的Vd與Vb擦除選擇的控制柵極603-1、603-3、603-4、603-6、603-N-1與603-N。此偏壓配置引起電子從基底穿隧至電荷存儲結(jié)構(gòu)，如位于選擇的控制柵極603-1、603-3、603-4、603-6、603-N-1與603-N下方的符號610-1、610-3、610-4、610-6、610-N-1與610-N所示。對于與每一個選擇的控制柵極相連的存儲區(qū)域，電子穿隧使得臨界電壓增加至目標擦除臨界電壓。未選擇的控制柵極603-2、603-5接收約0V的柵極電壓，其不足以引起足夠嚴重干擾先前在未選擇的存儲器單元中建立的臨界電壓狀態(tài)的電子穿隧。
圖41是負的柵極電壓FN穿隧偏壓配置。依照圖41中的偏壓配置，施加約-8V的Vg1、Vg3、Vg4、Vg6、Vg(N-1)與VgN以及0V的Vg2、Vg5與+10V的Vd與Vb擦除選擇的控制柵極603-1、603-3、603-4、603-6、603-N-1與603-N。此偏壓配置引起電子從選擇的控制柵極603-1、603-3、603-4、603-6、603-N-1與603-N穿隧至電荷存儲結(jié)構(gòu)，如符號611-1、611-3、611-4、611-6、611-N-1與611-N所示。對于與每一個選擇的控制柵極相連的兩個存儲區(qū)域，電子穿隧使得臨界電壓增加至目標擦除臨界電壓。未選擇的控制柵極603-2、603-5接收約0V的柵極電壓，其不足以引起足夠嚴重干擾先前在未選擇的存儲器單元中建立的臨界電壓狀態(tài)的電子穿隧。
圖42與圖43是圖39中的存儲器單元的熱電洞注入引起的帶對帶穿隧(band-to-band tunneling)進行左側(cè)與右側(cè)編程。使用圖42中的偏壓配置對左側(cè)的存儲區(qū)域進行編程，此左側(cè)的存儲區(qū)域例如是柵極603-5下方的電荷存儲區(qū)604-5-1。依照圖42中的偏壓配置，未選擇的控制柵極603-1～603-4與603-6～603-N接收例如約+10V的高電壓，而選擇的控制柵極603-5接收約-5V的Vg5。電極601接收約+5V的Vs，而電極602接收約0V的Vd。同樣地，基底接收約0V的Vb。在未選擇的控制柵極上的相對高的電壓產(chǎn)生反相區(qū)615、616，其中反相區(qū)615、616耦接電極601、602至控制柵極603-5下方的通道區(qū)。引起的熱電洞的符號617表示的帶對帶穿隧在控制柵極603-5下方的反相區(qū)615的邊緣被引起，并注入電荷存儲區(qū)604-5-1，足夠降低與選擇的控制柵極603-5相連的左側(cè)存儲區(qū)域的臨界電壓至目標編程狀態(tài)。
圖43是對與選擇的柵極相連的右側(cè)存儲區(qū)域進行編程的偏壓配置。使用圖43中的偏壓配置對右側(cè)的存儲區(qū)域進行編程，此右側(cè)的存儲區(qū)域例如是柵極603-3下方的電荷存儲區(qū)604-3-2。依照圖43中的偏壓配置，未選擇的控制柵極603-1～603-2與603-4～603-N接收例如約+10V的高電壓，而選擇的控制柵極603-3接收約-5V的Vg3。電極601接收約0V的Vs，而電極602接收約+5V的Vd。同樣地，基底接收約0V的Vb。在未選擇的控制柵極上的相對高的電壓產(chǎn)生反相區(qū)625、626，其中反相區(qū)625、626耦接電極601、602至控制柵極603-3下方的通道區(qū)。引起的熱電洞的符號627表示的帶對帶穿隧在控制柵極603-3下方的反相區(qū)626的邊緣被引起，并注入電荷存儲區(qū)604-3-2，足夠降低與選擇的控制柵極603-3相連的左側(cè)存儲區(qū)域的臨界電壓至目標編程狀態(tài)。
圖44與圖45是對于圖39的存儲器單元的左側(cè)與右側(cè)的反相讀取偏壓配置。圖44中使用偏壓配置對左側(cè)的存儲區(qū)域進行讀取，此左側(cè)的存儲區(qū)域例如是控制柵極603-5下方的電荷存儲區(qū)604-5-1。依照圖44中的偏壓配置，未選擇的控制柵極603-1～603-4與603-6～603-N接收例如約+10V的高電壓，而選擇的控制柵極603-5接收約+2V的Vg5。電極601接收約0V的Vs，而電極602接收約+2V的Vd。同樣地，基底接收約0V的Vb。在未選擇的控制柵極上的相對高的電壓產(chǎn)生反相區(qū)635、636，其中反相區(qū)635、636耦接電極601、602至控制柵極603-5下方的通道區(qū)。假如電荷存儲區(qū)604-5-1具有高的臨界電壓狀態(tài)(被擦除)，則電流被阻擋在電極601、602之間?？蛇x擇地，假如電荷存儲區(qū)604-5-1具有低的臨界電壓狀態(tài)(被編程)，則在電極601、602之間引起電流。此電流可以被偵測來表示數(shù)據(jù)存儲在電荷存儲區(qū)604-5-1中。
使用圖45中的偏壓配置對左側(cè)的存儲區(qū)域進行讀取，此左側(cè)的存儲區(qū)域例如是控制柵極603-3下方的電荷存儲區(qū)604～3-2。依照圖45中的偏壓配置，未選擇的控制柵極603-1、603-2與603-4～603-N接收例如約+10V的高電壓，而選擇的控制柵極603-3接收約+2V的Vg5。電極601接收約+2V的Vs，而電極602接收約0V的Vd。同樣地，基底接收約0V的Vb。在未選擇的控制柵極上的相對高的電壓產(chǎn)生反相區(qū)645、646，其中反相區(qū)645、646耦接電極601、602至控制柵極603-3下方的通道區(qū)。假如電荷存儲區(qū)604-3-2具有高的臨界電壓狀態(tài)(被擦除)，則電流被封鎖在電極601、602之間?？蛇x擇地，假如電荷存儲區(qū)604-3-2具有低的臨界電壓狀態(tài)(被編程)，則在電極601、602之間引起電流。此電流可以被偵測來表示數(shù)據(jù)存儲在電荷存儲區(qū)604-3-2中。
圖46至圖52是多重柵極存儲器的陣列布局的具有代表性的實施例，其使用符號表示圖11中的多重柵極存儲器單元。圖示的陣列布局可以使用在每一個存儲器單元單獨一個以及每一個存儲器單元多個位元的實施例，如之前所述，包括在與每一個控制柵極相連的每一個存儲區(qū)域中存儲超過一位元的實施例。
圖46是第一布局實施例，其中多重柵極存儲器單元700～706具有圖18所示的結(jié)構(gòu)，隨著位元線BLN-3～BLN+3布局。字元線排列將偏壓Vg1～VgN并行傳送至多重柵極存儲器單元中對應的柵極。位元線BLN-3～BLN+3被排列來傳送偏壓Vs與偏壓Vd其中之一，分別穿過選擇柵極710～716至多重柵極存儲器單元700～706的下部電極。選擇柵極710～716其柵極耦接至與字元線平行排列的偏壓線，且攜帶控制訊號SLG2。另外，位元線BLN-3至位元線BLN+3排列來傳送偏壓Vs與偏壓Vd中的另一個，分別穿過選擇柵極720～726至多重柵極存儲器單元700～706的上部電極。選擇柵極720～726耦接至與字元線平行排列的偏壓線，且攜帶控制訊號SLG1。位元線BLN-3～BLN+3典型地在集成電路上使用金屬層來實施，并使用如接觸窗開口718、728耦接至選擇柵極710～716或選擇柵極720～726的源極或漏極。在圖示的陣列布局中，多重柵極存儲器單元706分別通過選擇柵極716、726與位元線BLN+3、BLN+2耦接。多重柵極存儲器單元705分別通過選擇柵極715、725與位元線BLN+1、BLN+2耦接。多重柵極存儲器單元704分別通過選擇柵極714、724與位元線BLN+1、BLN耦接。多重柵極存儲器單元703分別通過選擇柵極713、723與位元線BLN-1、BLN耦接。多重柵極存儲器單元702分別通過選擇柵極712、722與位元線BLN-1、BLN-2耦接。多重柵極存儲器單元701分別通過選擇柵極711、721與位元線BLN-3、BLN-2耦接。多重柵極存儲器單元700分別通過選擇柵極710、720與位元線BLN-3、BLN-4(圖中未示)耦接。在圖46的實施例中，多重柵極存儲器單元被平行排列，且以兩個選擇柵極來控制陣列中單獨的多重柵極存儲器單元與位元線的連接。兩個相鄰的平行存儲器單元的源極耦接在一起，且耦接至單獨的位元線。同樣地，兩個相鄰的平行存儲器單元的漏極耦接在一起，且耦接至單獨的位元線。
圖47是變更的布局實施例，其中具有圖18所示的結(jié)構(gòu)的多重柵極存儲器單元700～706隨著位元線BLN-3至位元線BLN+3布局。字元線將偏壓Vg1～VgN并行傳送至多重柵極存儲器單元中對應的柵極。位元線BLN-3～BLN+3被排列來分別將偏壓Vd穿過選擇柵極720～726至多重柵極存儲器單元700～706的上部電極。另外，以埋藏的摻雜區(qū)或金屬層形成的水平源極線719被排列來分別傳送偏壓Vs穿過選擇柵極710～716至多重柵極存儲器單元700～706的下部電極。選擇柵極710～716耦接至與字元線平行排列的偏壓線，且攜帶控制訊號SLG2。位元線BLN-3～BLN+3典型地在集成電路上使用金屬層來實施，并使用如接觸窗開口728的接觸窗開口耦接至選擇柵極720～726的漏極。在圖示的陣列布局中，多重柵極存儲器單元706分別通過選擇柵極716、726與位元線BLN+3、源極線719分別耦接。多重柵極存儲器單元705通過選擇柵極725分別與位元線BLN+2、源極線719耦接。多重柵極存儲器單元704通過選擇柵極724分別與位元線BLN+1、源極線719耦接。多重柵極存儲器單元703通過選擇柵極723分別與位元線BLN、源極線719耦接。多重柵極存儲器單元702分別通過選擇柵極722與位元線BLN-1、源極線719耦接。多重柵極存儲器單元701分別通過選擇柵極721與位元線BLN-2、源極線719耦接。多重柵極存儲器單元700分別通過選擇柵極720與位元線BLN-3、源極線719耦接。在圖47的實施例中，在此扇區(qū)中所有的平行存儲器單元的源極耦接在一起，且耦接至與位元線方向垂直的水平源極線。每一個多重柵極存儲器單元的漏極耦接至單獨的位元線，而不與鄰近的位元線共用。
圖48是與圖46中的布局相似的另一個布局實施例。在圖48所示的實施例中，排列選擇柵極720～726與710～716提供解碼功能，通過該解碼功能一次僅有一個多重柵極存儲器單元連接至一條位元線。特別的是，選擇柵極721、723與725的柵極耦接至控制訊號SLG1，而選擇柵極720、722、724與726的柵極耦接至控制訊號SLG2。同樣地，選擇柵極711、713與715的柵極耦接至控制訊號SLG4，而選擇柵極710、712、714與716的柵極耦接至控制訊號SLG3。除此之外的配置皆與圖46所述相似。在圖48的實施例中，藉由兩個選擇柵極來控制位元線至單獨的多重柵極存儲器單元的連接。兩個相鄰的平行存儲器單元的源極耦接在一起，且耦接至單獨的位元線。同樣地，兩個相鄰的平行存儲器單元的漏極耦接在一起，且耦接至單獨的位元線。選擇柵極是用來控制鄰近的平行存儲器單元在同一時間內(nèi)不會連接至共用的位元線。
圖49是第一布局實施例，其中具有圖20所示結(jié)構(gòu)的多重柵極存儲器單元740～746隨著位元線BLN-3至位元線BLN+3布局。平行排列字元線以傳送偏壓Vg1～VgN至多重柵極存儲器單元中對應的柵極。位元線BLN-3～BLN+3被排列來分別傳送偏壓Vs與偏壓Vd其中之一至多重柵極存儲器單元740～746的上部電極。多重柵極存儲器單元中的上部控制柵極750～756耦接至與字元線平行排列的偏壓線，且攜帶控制訊號SLG1。另外，位元線BLN-3～BLN+3排列來分別傳送偏壓Vs與偏壓Vd中之另一個至多重柵極存儲器單元740～746的至下部電極。下部控制柵極760～766耦接至與字元線平行排列的偏壓線，且攜帶控制訊號SLG2。位元線BLN-3～BLN+3一般在集成電路上使用金屬層來實施，并使用如接觸窗開口(contact via)748、749耦接至選擇柵極710～716或選擇柵極720～726的源極或漏極。在圖示的陣列布局中，多重柵極存儲器單元746分別耦接至位元線BLN+3、BLN+2，以響應在多重柵極存儲器單元746的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元745分別耦接至位元線BLN+1、BLN+2，以響應在多重柵極存儲器單元745的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元744分別耦接至位元線BLN+1、BLN，以響應在多重柵極存儲器單元744的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元743分別耦接至位元線BLN-1、BLN，以響應在多重柵極存儲器單元743的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元742分別耦接至位元線BLN-1、BLN-2，以響應在多重柵極存儲器單元742的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元741分別耦接至位元線BLN-3、BLN-2，以響應在多重柵極存儲器單元741的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元740分別耦接至位元線BLN-3、BLN-4(圖中未示)，以響應在多重柵極存儲器單元740的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。操作每一個存儲器單元中的上部控制柵極與下部控制柵極來維持與其相連的存儲區(qū)域在低的臨界電壓狀態(tài)，允許它們被用于代替選擇柵極，如圖46的陣列實施例中的選擇柵極710～716與720～726。在圖49的實施例中，多重柵極存儲器單元被平行排列，且以兩個選擇柵極來控制陣列中單獨的多重柵極存儲器單元與位元線的連接。兩個相鄰的平行存儲器單元的源極耦接在一起，且耦接至單獨的位元線。同樣地，兩個相鄰的平行存儲器單元的漏極耦接在一起，且耦接至單獨的位元線。
圖50是第一布局實施例，其中多重柵極存儲器單元740～746具有圖20所示的結(jié)構(gòu)，其隨著位元線BLN-3～BLN+3布局。排列字元線以將偏壓Vg1～VgN并行傳送至多重柵極存儲器單元中對應的柵極。位元線BLN-3～BLN+3被排列來分別傳送偏壓Vd至多重柵極存儲器單元740～746的上部電極。多重柵極存儲器單元中的上部控制柵極750～756耦接至與字元線平行排列的偏壓線，且攜帶控制訊號SLG1。另外，以埋藏的摻雜區(qū)或金屬層形成的水平源極線769被排列來傳送偏壓Vs至多重柵極存儲器單元740～746的下部電極。下部控制柵極760～766耦接至與字元線平行排列的偏壓線，且攜帶控制訊號SLG2。位元線BLN-3～BLN+3典型地在集成電路上使用金屬層來實施，并使用如接觸窗開口758耦接至多重柵極存儲器單元的漏極。在圖示的陣列布局中，多重柵極存儲器單元746分別耦接至位元線BLN+3與源極線769，以響應在多重柵極存儲器單元746的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元745分別耦接至位元線BLN+2與源極線769，以響應在多重柵極存儲器單元745的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元744分別耦接至位元線BLN+1與源極線769，以響應在多重柵極存儲器單元744的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元743分別耦接至位元線BLN與源極線769，以響應在多重柵極存儲器單元743的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元742分別耦接至位元線BLN-1與源極線769，以響應在多重柵極存儲器單元742的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元741分別耦接至位元線BLN-2與源極線769，以響應在多重柵極存儲器單元741的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。多重柵極存儲器單元740分別耦接至位元線BLN-3與源極線769，以響應在多重柵極存儲器單元740的上部控制柵極與下部控制柵極上的訊號SLG1、SLG2。操作每一個存儲器單元中的上部控制柵極與下部控制柵極來維持與其連接的存儲區(qū)域在低的臨界電壓狀態(tài)，允許它們被用于代替選擇柵極，如圖47的陣列實施例中的選擇柵極710～716與720～726。在圖50的實施例中，在此扇區(qū)中所有的平行存儲器單元的源極耦接在一起，且耦接至與位元線方向垂直的水平源極線。每一個多重柵極存儲器單元的漏極耦接至單獨的位元線，而不與鄰近的位元線共用。
圖51是存儲器區(qū)塊的布局，此存儲器區(qū)塊包括多重柵極存儲器單元的多個扇區(qū)，這些扇區(qū)與圖46中的扇區(qū)相似。此種布局也可以利用在圖47至圖50的扇區(qū)結(jié)構(gòu)。在圖51中，是第一扇區(qū)800與第二扇區(qū)801。第一扇區(qū)800與第二扇區(qū)801共用位于二扇區(qū)之間的接觸窗(contact)802、803、804與805。第一扇區(qū)800與位于其上的扇區(qū)共用接觸窗806、807與808，此二扇區(qū)具有相同的布局。同樣地，第二扇區(qū)與位于其上的扇區(qū)共用接觸窗809、810與811，此二扇區(qū)具有相同的布局。重復上述扇區(qū)以形成一存儲器區(qū)塊，且重復這些區(qū)塊以在集成電路上形成一個大的陣列。在可選擇的實施例中，第一扇區(qū)800與第二扇區(qū)801可在共用的接觸窗周圍以鏡像方式配置。陣列可以利用在如圖27所示的高密度的存儲器元件中，此陣列包括如圖51所示的多數(shù)個存儲器區(qū)塊。
在圖46至圖48與圖51的實施例中，雖然在每一個選擇柵極對之間僅有一個多重柵極存儲器單元，但其他實施例包括在每一個選擇柵極對之間超過一個多重柵極存儲器單元。同樣地，圖48與圖49繪示在連接至位元線的接觸窗之間或在連接至水平源極線中的位元線的接觸窗之間，在柵極串列中具有單獨多重柵極存儲器單元的陣列。在其他實施例中，在柵極串列中可以有多個多重柵極存儲器單元，以柵極串列中上部多重柵極存儲器單元的上部柵極作為上部選擇柵極，且以柵極串列中下部多重柵極存儲器單元的下部柵極作為下部選擇柵極。
以上所述的技術(shù)提供每一個存儲器單元可以存儲多個位元的高密度的存儲器，其可以使用簡單的工藝來制造。此外，編程與擦除的操作可以利用低功率來實行。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種集成電路存儲器元件，其特征在于其包括半導體主體；多數(shù)個柵極，串聯(lián)排列于該半導體主體上，以多數(shù)個隔離構(gòu)件隔離串列中的相鄰該些柵極，該些柵極包括該柵極串列中的一第一柵極與一最終柵極；電荷存儲結(jié)構(gòu)，配置于該半導體主體上，該電荷存儲結(jié)構(gòu)包括多數(shù)個電荷捕捉區(qū)域，該些電荷捕捉區(qū)域位于該柵極串列中超過一個該些柵極之下；第一電路系統(tǒng)，用以傳導源極偏壓與漏極偏壓至該柵極串列中第一柵極附近與最終柵極附近的半導體主體；以及第二電路系統(tǒng)，用以傳導柵極偏壓至該些柵極；其中該半導體主體包括連續(xù)的多重柵極通道區(qū)，該多重柵極通道區(qū)位于該柵極串列中該些柵極之下，且該多重柵極通道區(qū)具有n型導電性與p型導電性其中之一；以及控制器，用以控制傳導源極和漏極偏壓的電路系統(tǒng)與傳導柵極偏壓的電路系統(tǒng)，以在位于柵極串列中的超過一個的柵極的每個柵極之下的電荷捕捉區(qū)域存儲數(shù)據(jù)，該控制器被排列為控制位于柵極串列中的超過一個的柵極的每個柵極之下的電荷捕捉區(qū)域的編程步驟、擦除步驟和讀取步驟，并且其中的擦除步驟包括擦除位于多重柵極存儲器單元中的柵極串列中的一個選擇的柵極之下的存儲區(qū)域，而不擦除位于柵極串列中的另一個柵極之下的存儲區(qū)域。
2.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其中所述的電荷捕捉區(qū)域位于柵極串列中的全部柵極下方。
3.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其中傳導源極和漏極偏壓的電路系統(tǒng)包括排列為位元線的導電材料，且傳導柵極偏壓的電路系統(tǒng)包括排列為字元線的導電材料。
4.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其所述的擦除步驟包括在位于柵極串列中的被選定柵極之下的電荷捕捉區(qū)域引起電洞注入電流。
5.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其所述的擦除步驟包括在位于柵極串列中的選擇柵極之下的電荷捕捉區(qū)域引起電洞注入電流，而不擦除位于柵極串列中的另一個柵極之下的存儲區(qū)域，且編程步驟包括在位于柵極串列中的選擇柵極之下的電荷捕捉區(qū)域引起電子注入電流，而不編程位于柵極串列中的另一個柵極之下的存儲區(qū)域。
6.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其中所述的多重柵極存儲器單元包括臨近于柵極串列中的第一柵極的第一電極區(qū)域和臨近于柵極串列中的最終柵極的第二電極區(qū)域，并且擦除步驟包括引發(fā)帶對帶穿隧引發(fā)電洞注入的電洞注入電流，該帶對帶穿隧引發(fā)的熱電洞是從基底注入選定柵極之下區(qū)域的一側(cè)或兩側(cè)上的選定柵極之下的電荷存儲結(jié)構(gòu)中。
7.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其中所述的電荷存儲結(jié)構(gòu)包括一介電堆疊層，該介電堆疊層包括一底介電層、一電荷捕捉介電層與一頂介電層。
8.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其中所述的電荷存儲結(jié)構(gòu)包括一介電堆疊層，該介電堆疊層包括一底介電層、一電荷捕捉介電層與一頂介電層，且其中該電荷捕捉介電層由氮化硅所組成。
9.根據(jù)權(quán)利要求1所述的集成電路存儲器元件，其特征在于其所述的柵極串列包括超過兩個的柵極，并且該電荷存儲結(jié)構(gòu)包括柵極串列中超過兩個的柵極之下的電荷捕捉區(qū)域。
10.一種集成電路存儲器元件，其特征在于其包括一半導體主體；多數(shù)個字元線，延伸穿過該半導體主體；多數(shù)個位元線，與該些字元線垂直排列穿過該半導體主體；解碼電路系統(tǒng)，位于該半導體主體上，且該解碼電路系統(tǒng)耦接至該些字元線與該些位元線；一包括多數(shù)個多重柵極存儲單元的陣列，耦接至該些字元線與該些位元線，其中該些多重柵極存儲單元分別包括多數(shù)個柵極，排列于一柵極串列中，該些柵極分別耦接至該些字元線中的字元線，其中多數(shù)個柵極包括該柵極串列中的一第一柵極與一最終柵極，并以絕緣構(gòu)件隔離該柵極串列中相鄰的該些柵極；一電荷存儲結(jié)構(gòu)，位于該半導體主體上，該電荷存儲結(jié)構(gòu)包括多數(shù)個電荷捕捉區(qū)域，位于該柵極串列中超過一個該些柵極之下；一多重柵極通道區(qū)，該多重柵極通道區(qū)為連續(xù)的且位于該柵極串列中之該些柵極之下，其中該多重柵極通道區(qū)具有n型導電性與p型導電性其中之一；及一源極與一漏極，位于該柵極串列中的該第一柵極與該最終柵極附近，且該源極與該漏極至少其中之一耦接至該些位元線中的一位元線；以及一控制器，其控制該些字元線和位元線以傳導源極、漏極偏壓和柵極偏壓，用于在柵極串列中的超過一個的柵極中的每個柵極之下的電荷捕捉區(qū)域中存儲數(shù)據(jù)，該控制器被排列以控制在位于柵極串列中的超過一個的柵極中的每個柵極之下的電荷捕捉區(qū)域的編程步驟、擦除步驟和讀取步驟，并且其中的擦除步驟包括擦除位于多重柵極存儲器單元中的柵極串列中的一個選定的柵極之下的存儲區(qū)域，而不擦除位于柵極串列中的另一個柵極之下的存儲區(qū)域。
11.根據(jù)權(quán)利要求10所述的集成電路存儲器元件，其特征在于其中所述的電荷捕捉區(qū)域位于柵極串列的全部柵極下方。
12.根據(jù)權(quán)利要求10所述的集成電路存儲器元件，其特征在于其所述的擦除步驟包括在位于柵極串列中的選定的柵極之下的電荷捕捉區(qū)域引起電洞注入電流。
13.根據(jù)權(quán)利要求10所述的集成電路存儲器元件，其特征在于其所述的擦除步驟包括在位于柵極串列中的選擇柵極之下的電荷捕捉區(qū)域引起電洞注入電流，而不擦除位于柵極串列中的另一個柵極之下的存儲區(qū)域，并且編程步驟包括在位于柵極串列中的選擇柵極之下的電荷捕捉區(qū)域引起電洞注入電流，而不編程位于柵極串列中的另一個柵極之下的存儲區(qū)域。
14.根據(jù)權(quán)利要求10所述的集成電路存儲器元件，其特征在于其中所述的擦除步驟包括引發(fā)帶對帶穿隧引發(fā)電洞注入的電洞注入電流，該帶對帶穿隧引發(fā)的熱電洞是從基底注入選定柵極之下區(qū)域的源極側(cè)和/或漏極側(cè)中一側(cè)或兩側(cè)上的選定柵極之下的電荷存儲結(jié)構(gòu)中。
15.根據(jù)權(quán)利要求10所述的集成電路存儲器元件，其特征在于其所述的電荷存儲結(jié)構(gòu)包括一介電堆疊層，該介電堆疊層包括一底介電層、一電荷捕捉介電層與一頂介電層。
16.根據(jù)權(quán)利要求10所述的集成電路存儲器元件，其特征在于其所述的電荷存儲結(jié)構(gòu)包括一介電堆疊層，該介電堆疊層包括一底介電層、一電荷捕捉介電層與一頂介電層，且其中該電荷捕捉介電層由氮化硅所組成。
17.根據(jù)權(quán)利要求1述的集成電路存儲器元件，其特征在于其所述的柵極串列包括超過兩個的柵極，并且該電荷存儲結(jié)構(gòu)包括柵極串列中超過兩個的柵極之下的電荷捕捉區(qū)域。
18.一種集成電路存儲器元件的操作方法，該集成電路存儲器元件包括一半導體主體；位于該半導體主體上串聯(lián)排列的多數(shù)個柵極，該柵極串列中該些柵極具有第一柵極與最終柵極，并以絕緣構(gòu)件隔離該柵極串列中鄰近的該些柵極；位于該半導體主體上的一電荷存儲結(jié)構(gòu)，其中該電荷存儲結(jié)構(gòu)包括位于該柵極串列中超過一個該些柵極下方的多數(shù)個電荷存儲區(qū)，其中該半導體主體包括位于該柵極串列中該些柵極下方的連續(xù)的一多重柵極通道區(qū)，該多重柵極通道區(qū)有n型導電性與p型導電性其中之一；該集成電路存儲器元件的操作方法包括在一選擇柵極上施加一偏壓配置以編程數(shù)據(jù)，該擦除偏壓配置包括在該多重柵極通道區(qū)中施加一基底偏壓條件至該半導體主體；在該柵極串列中該第一柵極與該最終柵極其中之一附近施加一源極偏壓條件至該半導體主體；在該柵極串列中該第一柵極與該最終柵極其中另一個附近施加一漏極偏壓條件至該半導體主體；以及在該柵極串列中施加數(shù)個用于擦除的柵極偏壓條件至該些柵極，其中該些柵極偏壓條件包括足夠引起電子射出于或電洞注入至位于柵極串列中的一選擇柵極之下的電荷存儲區(qū)域的電壓，和在柵極串列中的其他柵極上，在所述的其他柵極之下的多重柵極通道區(qū)域中足夠引起反相的反相電壓，以在該選擇柵極上建立以低臨界電壓狀態(tài)；以及該編程偏壓配置包括在該多重柵極通道區(qū)中施加一基底偏壓條件至該半導體主體；在該柵極串列中該第一柵極與該最終柵極其中之一附近施加一源極偏壓條件至該半導體主體；在該柵極串列中該第一柵極與該最終柵極其中另一個附近施加一漏極偏壓條件至該半導體主體；以及在該柵極串列中施加數(shù)個用于編程的柵極偏壓條件至該些柵極，其中該些柵極偏壓條件包括在柵極串列中的選擇柵極上，相對于基底偏壓條件的編程電壓，其足夠降低電子注入電流至位于選擇柵極下方的電荷捕捉區(qū)域，以建立高臨界電壓狀態(tài)，在柵極串列中的其他柵極上的反相電壓足夠減少多重柵極通道區(qū)中的反相，其中多重柵極通道區(qū)位于上述其他柵極下方，而沒有效果明顯的電子注入至位于上述其他柵極下方的多數(shù)個電荷存儲區(qū)。
19.根據(jù)權(quán)利要求18所述的集成電路存儲器元件的操作方法，其特征在于其更包括施加一偏壓配置以進行讀取，該偏壓配置包括在該多重柵極通道區(qū)中施加一基底偏壓條件至該半導體主體；在該柵極串列中該第一柵極與該最終柵極其中之一附近施加一源極偏壓條件至該半導體主體；在該柵極串列中該第一柵極與該最終柵極其中另一個附近施加一漏極偏壓條件至該半導體主體；以及在該柵極串列中施加多數(shù)個柵極偏壓條件至該些柵極，其中該些柵極偏壓條件包括在該柵極串列中的選擇柵極上相對于基底偏壓條件的一讀取電壓，該讀取電壓高于低臨界電壓狀態(tài)的臨界電壓，以及在該柵極串列中的其他柵極上的一反相電壓，該反相電壓足夠引起該多重柵極通道區(qū)中的反相，其中該多重柵極通道區(qū)位于其他柵極下方，該反相電壓高于高臨界電壓狀態(tài)的臨界電壓。
20.根據(jù)權(quán)利要求18所述的集成電路存儲器元件的操作方法，其特征在于其中所述的擦除步驟包括對柵極串列中欲進行擦除的多數(shù)個柵極中的一組柵極進行驗證，此組柵極具有多于一個的柵極；施加多數(shù)個柵極偏壓條件對上述那組柵極中的第一選擇柵極進行擦除，以引起源極側(cè)或柵極側(cè)其中之一或兩者的帶對帶穿隧所引發(fā)的熱電洞注入電荷存儲區(qū)，此電荷存儲區(qū)位于第一選擇柵極下方；以及施加數(shù)個柵極偏壓條件對上述那組柵極中的下一個選擇柵極進行擦除，以引起源極側(cè)或柵極側(cè)其中之一或兩者的帶對帶穿隧所引發(fā)的熱電洞注入電荷存儲區(qū)，此電荷存儲區(qū)位于下一個選擇柵極下方，并且重復上述步驟直到施加上述柵極偏壓條件至上述那組柵極中的所有柵極。
全文摘要
本發(fā)明是有關(guān)于一種電荷捕捉非易失性存儲器及其逐個柵極擦除的方法。該存儲器包括半導體主體、多數(shù)個柵極，這些柵極串聯(lián)排列在半導體主體上。在半導體主體上的電荷存儲結(jié)構(gòu)包括位于多數(shù)個柵極中的柵極下方的電荷捕捉區(qū)域。第一回路系統(tǒng)，用以傳導源極偏壓與漏極偏壓至柵極串列中第一柵極附近與最終柵極附近的半導體主體。第二電路系統(tǒng)，用以傳導柵極偏壓至多數(shù)個柵極。包括連續(xù)的多重柵極通道區(qū)，此多重柵極通道區(qū)位于柵極串列中多數(shù)個柵極下方。在一些或全部的柵極之間，此多重柵極存儲器單元具有電荷存儲區(qū)。
文檔編號H01L21/70GK1722444SQ20051008262
公開日2006年1月18日 申請日期2005年7月6日 優(yōu)先權(quán)日2004年7月6日
發(fā)明者葉致鍇 申請人:旺宏電子股份有限公司