專利名稱：制造閃存裝置的方法
技術領域：
本發(fā)明公開了一種用以制造閃存裝置的方法，該方法得到了改進的電荷保持特性且其避免了在源極/漏極區(qū)域的熱處理期間對隧道氧化物膜及介電膜的損害。
背景技術：
在制造閃存裝置期間，在半導體基板上形成疊層柵極，且隨后執(zhí)行再氧化過程。
執(zhí)行該再氧化過程以補償隧道氧化物膜在形成疊層柵電極圖案的蝕刻過程期間的側(cè)向損害，以及補償還發(fā)生在蝕刻過程期間的對半導體基板的損害。在執(zhí)行形成源極及漏極區(qū)域的離子注入過程(其為一隨后的過程)時，再氧化過程可用以在某種程度上減輕對半導體基板的損害。
此外，可以執(zhí)行再氧化過程以改進電荷保持特性，該特性為閃存裝置的獨特特性之一。在再氧化過程中，閃存裝置在側(cè)面被氧化時具有負分布(negative profile)。
因此，如果執(zhí)行再氧化過程，那么硅化鎢膜的薄片電阻(Rs)增加。單元比也由于在介電膜氧化時在側(cè)面產(chǎn)生的介電膜厚度變化(介電膜微笑現(xiàn)象)而減少。
介電膜的電容值由于單元比的減少而亦減少，其使裝置的電氣特性退化。即，使電荷保持特征及可靠性以及程序及裝置特性退化。
因此，存在對改進的閃存制造技術的需要，其可改進閃存裝置的電荷保持特性且其可防止在源極/漏極區(qū)域的再氧化過程及熱處理過程之后產(chǎn)生隧道氧化物膜及介電膜的微笑現(xiàn)象。

發(fā)明內(nèi)容
本發(fā)明公開一種用以制造閃存裝置的方法，其可以提高閃存裝置的電荷保持特性，并防止在源極/漏極區(qū)域的熱處理過程之后產(chǎn)生的隧道氧化物膜及介電膜微笑現(xiàn)象。
所公開的用以制造具有疊層柵電極的閃存裝置的方法包括在具有該疊層柵電極的整個所得到的表面上執(zhí)行自由基氧化過程(radical oxidizationprocess)，由此維持在執(zhí)行該自由基氧化過程之前的疊層柵電極的分布，同時在該疊層柵電極的側(cè)壁上形成側(cè)壁氧化物膜。
自由基氧化過程可包含通過產(chǎn)生諸如H+、OH及O-的自由基而在疊層柵電極圖案的側(cè)壁上沉積這些自由基。
優(yōu)選地，在包含以下條件的處理條件下執(zhí)行自由基氧化過程從約10分鐘至約5小時的過程時間、在從約850至1050℃的范圍內(nèi)的溫度、在從約300至約600sccm的范圍內(nèi)的H2氣流氣氛、在從約1500至約2500sccm范圍內(nèi)的O2氣流氣氛、在從約38至約42Pa(例如，約40.3Pa)范圍內(nèi)的壓力，及在從約5至約100℃/sec之范圍內(nèi)的溫度上升率及下降率。
側(cè)壁氧化物膜可形成為在從約80至約100范圍內(nèi)的厚度。
其中優(yōu)選地執(zhí)行自由基氧化過程的過程條件中的壓力比現(xiàn)有濕法或干法氧化方法中的壓力低1/2000，以最大化基的產(chǎn)生。
該方法可進一步包括在執(zhí)行自由基氧化過程之后執(zhí)行氫氣氛之熱處理過程。
可通過隧道氧化物膜、第一導電膜、介電膜、第二導電膜及金屬硅化物膜的疊層來形成疊層柵電極。
所公開的另一種用以制造具有疊層柵電極的閃存裝置的方法包括在半導體基板上連續(xù)層疊隧道氧化物膜、第一導電膜、介電膜、第二導電膜及金屬硅化物膜；圖案化該金屬硅化物膜、第二導電膜、介電膜、第一導電膜及隧道氧化物膜以形成疊層柵電極；在具有該疊層柵電極的整個所得到的表面上執(zhí)行自由基氧化過程，由此維持在執(zhí)行該自由基氧化過程之前的疊層柵電極的分布，同時在該疊層柵電極的側(cè)壁上形成側(cè)壁氧化物膜；及在已執(zhí)行該自由基氧化過程的整個所得到的表面上執(zhí)行氫氣氛的熱處理過程。
自由基氧化過程可包含通過產(chǎn)生諸如H+、OH及O-的自由基而在疊層柵電極圖案的側(cè)壁上沉積這些自由基。
優(yōu)選地在包含以下條件的處理條件下執(zhí)行自由基氧化過程從約10分鐘至約5小時的過程時間、在從約850至1050℃的范圍內(nèi)的溫度、在從約300至約600sccm的范圍內(nèi)的H2氣流氣氛、在從約1500至約2500sccm范圍內(nèi)的O2氣流氣氛、在從約38至約42Pa(例如，約40.3Pa)范圍內(nèi)的壓力，及在從約5至約100℃/sec之范圍內(nèi)的溫度上升率及下降率。
側(cè)壁氧化物膜優(yōu)選的形成為在從約80至約100范圍內(nèi)的厚度。
其中優(yōu)選地執(zhí)行自由基氧化過程的過程條件中的壓力比現(xiàn)有濕法或干法氧化方法中的壓力低1/2000，以最大化自由基的產(chǎn)生。


圖1及圖2為用于闡述所公開的制造閃存裝置的方法的橫截面圖。
具體實施例方式
當以下描述一膜位于另一膜或半導體基板“上”時，該膜可直接接觸另一膜或半導體基板。或者，在該膜與另一膜或半導體基板之間可設置一層或多層膜。此外在圖中，每一層的厚度及尺寸未按比例繪制，且為便于闡述及清晰起見，對其進行了夸張。相似附圖標記用于識別相同或相似部分。
圖1及圖2為用于闡述所公開的制造閃存裝置的方法的橫截面圖。
參看圖1，在半導體基板10上連續(xù)形成用于浮動柵電極的隧道氧化物膜12及第一多晶硅膜14。
此時，半導體基板10被分成PMOS區(qū)域及NMOS區(qū)域。經(jīng)由離子注入過程，在PMOS區(qū)域中形成阱區(qū)域(未示出)及其中注入有用于閾值電壓控制的離子的區(qū)域(未示出)，以及在NMOS區(qū)域中形成阱區(qū)域(未示出)及其中注入有用于閾值電壓控制的離子的區(qū)域(未示出)。
可通過在約750至約800℃的溫度下執(zhí)行濕法氧化，且隨后在約900至約910℃之溫度下于N2氣體氣氛下執(zhí)行熱處理過程約20至約30分鐘來形成隧道氧化物膜12。
可在從約480至約550℃范圍內(nèi)的溫度以及從約0.1至約3torr的壓力下使用諸如SiH4或SiH6的Si源氣體，通過低壓化學氣相沉積(以下稱作“LP-CVD”)方法來形成用于浮動柵電極的第一多晶硅膜14。
在第一多晶硅膜14上形成襯墊氮化膜(未示出)之后，形成光刻膠圖案(未示出)。
將該圖案用作蝕刻掩模來蝕刻襯墊氮化膜(未示出)、第一多晶硅膜14、隧道氧化物膜12及預定深度的半導體基板10，由此形成用于界定元件隔離區(qū)域的溝槽(未示出)。其后，在溝槽(未示出)填充了具有良好間隙填充特性的高密度等離子體(HDP)氧化物膜之后，執(zhí)行諸如化學機械研磨(CMP)的研磨處理直至襯墊氮化膜(未示出)顯露為止，從而形成元件隔離膜(未示出)。隨后通過蝕刻過程剝除襯墊氮化膜(未示出)。
其后，在所得得到的表面上連續(xù)形成用于浮動柵電極的第二多晶硅膜16、介電膜18、用于控制柵電極的第三多晶硅膜20，及金屬硅化物膜22。
可在從約480至約550℃的溫度及從約0.1至約3torr的壓力下，使用諸如SiH4或SiH6的Si源氣體以及PH3氣體通過執(zhí)行LP-CVD方法，且隨后從約100至約200sccm流動PH3源氣體并從約500至約1500sccm流動SiH4氣體來形成第二多晶硅膜16。
介電膜18優(yōu)選具有ONO結構，亦即，其中連續(xù)疊層第一氧化物膜、氮化膜以及第二氧化物膜的結構。此時，可在約600至約700℃的溫度下通過LP-CVD方法將第一氧化物膜及第二氧化物膜形成為從約35至約60的厚度，且可使用將SiH2Cl2(二氯硅烷，DCS)用作源氣體的高溫氧化(HTO)膜或?qū)2O氣體用作源氣體的HTO膜來形成第一氧化物膜及第二氧化物膜?？稍谧约s1至約3torr的壓力及自約650至約800℃的溫度下，將NH3及SiH2Cl2用作反應器材料而通過LP-CVD方法將該氮化膜形成為約50至約65的厚度。
可在從約500至約550℃的溫度及從約0.1至約3torr的壓力下，使用諸如SiH4或SiH6的Si源氣體以及PH3氣體，通過執(zhí)行LP-CVD方法而將用于控制柵電極的第三多晶硅膜20形成為從約700至約1500的厚度。
通過SiH4(甲硅烷MS)或SiH2Cl2(二氯硅烷DCS)與WF6的反應，使用硅化鎢膜而將金屬硅化物膜22形成為從約1000至1200的厚度。此時，將計量比控制在從約2.0至約2.8，從而最小化膜品質(zhì)的薄片電阻。
其后，在所得到的表面上形成光刻膠圖案(未示出)之后，將該圖案用作蝕刻掩模來執(zhí)行蝕刻過程，由此形成疊層型柵電極圖案(G.P)。
參看圖2，在其中形成有疊層型柵電極圖案(G.P)的所得到的表面上進行作為再氧化過程的自由基氧化過程，從而形成側(cè)壁氧化物膜24。隨后在整個所得到的表面上執(zhí)行氫氣氛的熱過程。
如果進行自由基氧化過程，則產(chǎn)生諸如H+、OH及O-自由基。將所產(chǎn)生自由基沉積于疊層柵電極圖案(G.P)的側(cè)壁上，以形成側(cè)壁氧化物膜24。隨后在具有所形成的側(cè)壁氧化物膜24的整個所得到的表面上執(zhí)行氫氣氛的熱過程。
現(xiàn)有技術的再氧化過程的熱處理過程以及在源極/漏極區(qū)域形成之后進行的熱處理過程產(chǎn)生了隧道氧化物膜及介電膜的微笑現(xiàn)象，因為這些熱處理過程被長時期地進行。于是，所公開的使用自由基，諸如H+、OH及O-的自由基的氧化過程具有比其它過程相對短的處理時間。因此，可使用所公開的技術來最小化由于長時間的氧化過程而引起的隧道氧化物膜及ONO膜微笑現(xiàn)象。
而且，如果通過執(zhí)行如上所述的自由基氧化過程來維持疊層柵電極分布，則可增加耦合比，且形成于該疊層柵電極中之氧化物膜的厚度可變得規(guī)則。
此外，如果在具有通過自由基氧化過程形成的側(cè)壁氧化物膜24的整個所得到的表面上執(zhí)行氫氣氛的熱過程，那么可保護在用于形成柵電極圖案的蝕刻過程中斷開的懸空鍵(dangling bond)。如果如此保護該懸空鍵，則可改善電荷保持及可靠性特性。
可在包含以下條件的處理條件下執(zhí)行自由基氧化過程從約10分鐘至約5小時的處理時間、從約850至約1050℃的溫度、從約300至約600sccm的H2氣流氣氛、從約1500至約2500sccm的O2氣流氣氛、從約38至約42Pa(例如，約40.3Pa)的壓力，及從約5至約100℃/sec的溫度上升率及下降率。
側(cè)壁氧化物膜24在自由基氧化過程及氫氣氛的熱處理過程之后形成，厚度形成為約80至約100。
如果其中執(zhí)行自由基氧化過程的處理條件中的壓力比現(xiàn)有的濕法或干法氧化方法中的壓力低1/2000，則最大化諸如H+、OH及O-自由基的產(chǎn)生。
優(yōu)選在自由基氧化過程中不使用N2氣體。
雖然未在圖中示出，但在其中形成有側(cè)壁氧化物膜24的所得到的表面上執(zhí)行離子注入過程，從而在半導體基板的預定區(qū)域處形成源極/漏極區(qū)域(未示出)。其后，在源極/漏極區(qū)域形成過程之后，執(zhí)行熱處理過程以改善電荷保持特性。
通過自由基氧化過程，即使在源極/漏極區(qū)域形成過程之后進行的熱處理過程中也形成側(cè)壁氧化物膜。因此，可防止隧道氧化物膜及ONO膜的微笑現(xiàn)象。
也可以使通過長時間的氧化過程而引起的隧道氧化物膜及ONO膜微笑現(xiàn)象最小化。
此外，如上所述，如果通過執(zhí)行如上所述的自由基氧化過程來維持疊層柵電極的分布，則可增加耦合比，且形成于該疊層柵電極中的氧化物膜的厚度可變得規(guī)則。
而且，如果在具有通過自由基氧化過程形成的側(cè)壁氧化物膜的整個所得到的表面上執(zhí)行氫氣氛熱過程，則可保護在用于形成柵電極圖案的蝕刻過程中被斷開的懸空鍵。如果如此保護懸空鍵，則可提高電荷保持及可靠性特性。
如上所述，通過自由基氧化過程，甚至在源極/漏極區(qū)域形成過程之后進行的熱處理過程中形成側(cè)壁氧化物膜。因此，存在可防止隧道氧化物膜及ONO膜的微笑現(xiàn)象的效應。
此外，如果在具有通過自由基氧化過程形成的側(cè)壁氧化物膜的整個所得到的表面上執(zhí)行氫氣氛熱過程，則可保護在用于形成柵電極圖案的蝕刻過程中斷開的懸空鍵。因此，存在這樣的效應由于保護了懸空鍵，所以可以提高電荷保持及可靠性特性。
雖然已參照優(yōu)選實施例進行了上述說明，但應了解，本領域普通技術人員可在不偏離本解釋內(nèi)容及權利要求的精神及范疇的情況下對本發(fā)明進行改變及修正。
主要元件符號說明10半導體基板12隧道氧化物膜14第一多晶硅膜 16第二多晶硅膜18介電膜20第三多晶硅膜22金屬硅化物膜 24側(cè)壁氧化物膜G.P 疊層柵電極圖案
權利要求
1.一種制造具有疊層柵電極的閃存裝置的方法，所述方法包括在包含所述疊層柵電極的整個表面上執(zhí)行自由基氧化過程，由此維持在執(zhí)行所述自由基氧化過程之前的疊層柵電極的分布，同時在所述疊層柵電極的側(cè)壁上形成側(cè)壁氧化物膜。
2.如權利要求1的方法，其中自由基氧化過程包括在所述疊層柵電極圖案的側(cè)壁上沉積H+、OH及O-基。
3.如權利要求1的方法，其中在包含以下條件的處理條件下執(zhí)行所述自由基氧化過程在從約10分鐘至約5小時范圍內(nèi)的處理時間、在從約850至1050℃范圍內(nèi)的溫度、在從約300至約600sccm范圍內(nèi)的H2氣流、在從約1500至約2500sccm范圍內(nèi)的O2氣流、在從約38至約42Pa范圍內(nèi)的壓力，及在從約5至約100℃/sec范圍內(nèi)的溫度上升率及溫度下降率。
4.如權利要求1的方法，其中所述側(cè)壁氧化物膜形成為在從約80至約100范圍內(nèi)的厚度。
5.如權利要求3的方法，其中所述自由基氧化過程的壓力為40.3Pa。
6.如權利要求1的方法，進一步包括在執(zhí)行所述自由基氧化過程之后，在氫氣氛下執(zhí)行熱處理過程。
7.如權利要求1的方法，其中所述疊層柵電極為隧道氧化物膜、第一導電膜、介電膜、第二導電膜及金屬硅化物膜的疊層。
8.一種制造具有疊層柵電極的閃存裝置的方法，所述方法包括在半導體基板上連續(xù)層疊隧道氧化物膜、第一導電膜、介電膜、第二導電膜及金屬硅化物膜；圖案化所述金屬硅化物膜、第二導電膜、介電膜、第一導電膜及隧道氧化物膜以形成疊層柵電極；在具有所述疊層柵電極的整個所得到的表面上執(zhí)行自由基氧化過程，由此維持在執(zhí)行所述自由基氧化過程之前的疊層柵電極的分布，同時在所述疊層柵電極的側(cè)壁上形成側(cè)壁氧化物膜；及對其上執(zhí)行所述自由基氧化過程的整個所得到的表面上執(zhí)行氫氣氛的熱處理過程。
9.如權利要求8的方法，其中所述自由基氧化過程包含在所述疊層柵電極圖案的側(cè)壁上沉積H+、OH及O-基。
10.如權利要求8的方法，其中在包含以下條件的處理條件下執(zhí)行所述自由基氧化過程在從約10分鐘至約5小時范圍內(nèi)的處理時間、在從約850至1050℃范圍內(nèi)的溫度、在從約300至約600sccm范圍內(nèi)的H2氣流、在從約1500至約2500sccm范圍內(nèi)的O2氣流、在從約38至約42Pa范圍內(nèi)的壓力，及在從約5至約100℃/sec范圍內(nèi)的溫度上升率及溫度下降率。
11.如權利要求8的方法，其中所述側(cè)壁氧化物膜形成為在從約80至約100范圍內(nèi)的厚度。
12.如權利要求10的方法，其中所述自由基氧化過程的壓力為40.3Pa。
全文摘要
本發(fā)明公開了一種用以制造閃存裝置的方法，其包含在半導體基板上連續(xù)層疊隧道氧化膜、第一導電膜、介電膜、第二導電膜及金屬硅化物膜；及圖案化該金屬硅化物膜、第二導電膜、介電膜、第一導電膜及隧道氧化膜以形成疊層柵電極；在具有該疊層柵電極之整個所得到的表面上執(zhí)行自由基氧化過程，由此維持在執(zhí)行該自由基氧化過程之前的疊層柵電極分布，同時在該疊層柵電極的側(cè)壁上形成側(cè)壁氧化膜；及在其上執(zhí)行自由基氧化過程的整個所得得到的表面上執(zhí)行氫氣氛的熱處理過程。
文檔編號H01L21/8239GK1832146SQ200510082588
公開日2006年9月13日 申請日期2005年7月11日 優(yōu)先權日2005年3月9日
發(fā)明者李承撤, 宋弼根 申請人:海力士半導體有限公司