三維存儲(chǔ)器件的擦除方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件操作方法，特別是涉及一種三維半導(dǎo)體存儲(chǔ)器件的擦除方法。
【背景技術(shù)】
[0002]為了改善存儲(chǔ)器件的密度，業(yè)界已經(jīng)廣泛致力于研發(fā)減小二維布置的存儲(chǔ)器單元的尺寸的方法。隨著二維(2D)存儲(chǔ)器件的存儲(chǔ)器單元尺寸持續(xù)縮減，信號(hào)沖突和干擾會(huì)顯著增大，以至于難以執(zhí)行多電平單元(MLC)操作。為了克服2D存儲(chǔ)器件的限制，業(yè)界已經(jīng)研發(fā)了具有三維(3D)結(jié)構(gòu)的存儲(chǔ)器件，通過(guò)將存儲(chǔ)器單元三維地布置在襯底之上來(lái)提高集成
FtFt也/又。
[0003]如圖1所示，具體的，可以首先在襯底111上沉積多層疊層結(jié)構(gòu)(例如氧化物和氮化物交替的多個(gè)ONO結(jié)構(gòu))；通過(guò)各向異性的刻蝕工藝對(duì)襯底上多層疊層結(jié)構(gòu)刻蝕而形成沿著存儲(chǔ)器單元字線(WL)延伸方向分布、垂直于襯底表面的多個(gè)溝道通孔(可直達(dá)襯底表面或者具有一定過(guò)刻蝕)；選擇性刻蝕溝道通孔側(cè)壁的疊層結(jié)構(gòu)以形成多個(gè)凹陷，例如部分地刻蝕去除ONO結(jié)構(gòu)中的氮化物的一部分而在上下兩層氧化物中形成凹陷，隨后在凹陷中依次形成阻擋層、存儲(chǔ)層、隧穿層構(gòu)成的絕緣層堆疊；在溝道通孔中沉積多晶硅等材料溝道層114并填充絕緣隔離層115形成柱狀溝道113;沿著字線(WL)方向刻蝕多層疊層結(jié)構(gòu)形成直達(dá)襯底的溝槽，露出包圍在柱狀溝道周圍的多層疊層;濕法去除疊層中的某一類型材料(例如完全去除ONO結(jié)構(gòu)中的氧化物，僅保留氮化物)，在柱狀溝道周圍留下橫向分布的突起結(jié)構(gòu)；在溝槽中突起結(jié)構(gòu)的側(cè)壁沉積柵極介質(zhì)層(例如高k介質(zhì)材料)以及柵極導(dǎo)電層(例如T1、W、Cu、Mo等)形成柵極堆疊211/221/231/……291，例如包括底部選擇柵極線211、虛設(shè)柵極線221、字線231?281、頂部選擇柵極線291;垂直各向異性刻蝕去除突起側(cè)平面之外的柵極堆疊，直至露出突起側(cè)面的柵極介質(zhì)層;刻蝕疊層結(jié)構(gòu)形成源漏接觸并完成后端制造工藝。此時(shí)，疊層結(jié)構(gòu)在柱狀溝道側(cè)壁留下的一部分突起形成了柵電極之間的隔離層，而留下的柵極堆疊夾設(shè)在多個(gè)隔離層之間作為控制電極。當(dāng)向柵極施加電壓時(shí)，柵極的邊緣電場(chǎng)會(huì)使得例如多晶硅材料的柱狀溝道側(cè)壁上感應(yīng)形成源漏區(qū)，由此構(gòu)成多個(gè)串并聯(lián)的MOSFET構(gòu)成的門陣列而記錄所存儲(chǔ)的邏輯狀態(tài)。通過(guò)控制柵極的電壓，使得存儲(chǔ)層中電荷分布發(fā)生變化，從而對(duì)應(yīng)于邏輯狀態(tài)的改變。
[0004]工作期間，圖1中的多個(gè)字線(塊，block)劃分為包含至少兩個(gè)子塊(sub—block)，每個(gè)子塊(sub—block)包含至少3個(gè)字線(wl)，其中，第一子塊(sub—block，包括MC1、MC2、MC3)為未選中，第二子塊(sub—block，包括MC4、MC5、MC6)為選中狀態(tài)。具體的操作步驟方法如圖2的流程圖以及圖3的時(shí)序所示:首先接收擦除指令;判斷塊是否被選中；如果否則將未選中的子塊(sub-block)柵極為浮空(float)狀態(tài)并結(jié)束，如果是則對(duì)選中的子塊(sub—block)柵極施加電壓Vss，如此使得選中的子塊(sub—block)存儲(chǔ)層中存儲(chǔ)的電荷被擦去;接著進(jìn)行驗(yàn)證，如果判斷已經(jīng)擦除成功則結(jié)束，否則返回重新向選中的子塊(sub-block) 柵極施加電壓 Vss 直至擦除成功。此后，可以接著判斷在下一輪操作期間本輪未被選中的塊是否被選中，如果是則繼續(xù)進(jìn)行相同的施加VSS并驗(yàn)證的步驟，否則繼續(xù)浮置等待。
[0005]圖4示出了圖2的擦除方法和圖3的時(shí)序圖所對(duì)應(yīng)的實(shí)際器件剖視圖，其中下部施加Vers的為襯底層，而上部施加OV的為各個(gè)柵極字線。其中，對(duì)于選中的子塊，假設(shè)第N-1、第N、第N+1、第N+2根字線為選中塊中相鄰的字線，當(dāng)向該子塊的柵極施加VSS(OV)而襯底施加擦除高壓Vers以進(jìn)行擦除操作時(shí)，在SiNx存儲(chǔ)層中存儲(chǔ)的已編程電子由淺色稍高的半圓所示，而擦除過(guò)程中的空穴由深色稍扁的半橢圓所示。在襯底高壓Vers與柵極OV之間電勢(shì)差所產(chǎn)生的強(qiáng)電場(chǎng)E作用下，空穴沿電場(chǎng)方向E向柵極移動(dòng)，與存儲(chǔ)層中的電子結(jié)合，如此使得編程過(guò)程中存儲(chǔ)層所存儲(chǔ)的電荷被擦除。
[0006]然而，由于所選中子塊中各個(gè)字線的柵極之間存在橫向電場(chǎng)E’(|E’|〈|E |)，使得部分空穴向相鄰兩個(gè)柵極字線之間的區(qū)域移動(dòng)，使得空穴分布比較廣泛，與電子之間存在失配(mismatch)，擦除后邊緣部分有空穴殘留，這些殘留會(huì)造成后續(xù)的數(shù)據(jù)保持特性退化，最終造成器件失效。

【發(fā)明內(nèi)容】

[0007]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種創(chuàng)新性三維半導(dǎo)體存儲(chǔ)器件擦除方法。
[0008]為此，本發(fā)明一方面提供了一種三維存儲(chǔ)器件擦除方法，包括:
[0009]步驟1、接收擦除命令；
[0010]步驟2、判定存儲(chǔ)塊是否被選中，是則執(zhí)行步驟3，否則執(zhí)行步驟4;
[0011 ]步驟3、執(zhí)行奇偶字線交替擦除，隨后執(zhí)行步驟5;
[0012]步驟4、浮置未選中存儲(chǔ)塊的所有字線，隨后結(jié)束；
[0013]步驟5、驗(yàn)證存儲(chǔ)塊是否擦除成功，是則結(jié)束，否則執(zhí)行步驟3。
[0014]其中，步驟3進(jìn)一步包括步驟:
[0015]步驟3a，將存儲(chǔ)塊拆分為奇數(shù)字線組和偶數(shù)字線組；
[0016]步驟3b，擦除奇數(shù)字線組的晶體管儲(chǔ)電層中的編程電子，浮置偶數(shù)字線組的晶體管；
[0017]步驟3c，擦除偶數(shù)字線組的晶體管儲(chǔ)電層中的編程電子，浮置奇數(shù)字線組的晶體管。
[0018]其中，步驟3b和步驟3c順序相反。
[0019]其中，擦除奇數(shù)字線時(shí)，襯底施加高電壓并且奇數(shù)字線對(duì)應(yīng)的柵極施加低電壓。
[0020]其中，襯底施加的高電壓耦合至偶數(shù)字線對(duì)應(yīng)的晶體管柵極，產(chǎn)生自襯底向奇數(shù)字線對(duì)應(yīng)晶體管柵極的第一電場(chǎng)E，以及與E垂直、自偶數(shù)字線柵極指向奇數(shù)字線柵極方向的第二電場(chǎng)E’，該第二電場(chǎng)可以抑制擦除空穴的橫向移動(dòng)。
[0021 ]其中，存儲(chǔ)塊包括存儲(chǔ)單元串中的N個(gè)晶體管，N大于等于2。
[0022]其中，存儲(chǔ)塊包括多個(gè)子塊，或者是數(shù)目更多晶體管構(gòu)成的存儲(chǔ)塊中的子塊之一。
[0023]其中，三維存儲(chǔ)器件包括沿垂直于襯底表面的方向分布的溝道層，沿著溝道層的側(cè)壁交替層疊的多個(gè)絕緣層，夾設(shè)在相鄰的絕緣層之間與器件字線相連的控制柵極，分布在溝道層與控制柵極之間的柵極絕緣層，位于溝道層頂部的漏極，以及位于多個(gè)存儲(chǔ)單元的相鄰兩個(gè)存儲(chǔ)單元之間的襯底中的源極。
[0024]其中，步驟3a由控制器以編程代碼的方式軟件地執(zhí)行，或者在控制器的控制下編寫(xiě)FPGA等方式而固件地執(zhí)行，或者在存儲(chǔ)串周圍設(shè)置額外的MOS晶體管構(gòu)成多路選擇器而硬件地實(shí)現(xiàn)。
[0025]其中，步驟5包括，控制器在器件單元外讀取存儲(chǔ)串中該塊所有器件的存儲(chǔ)狀態(tài)并進(jìn)行類似邏輯與的運(yùn)算，如果所有晶體管存儲(chǔ)狀態(tài)均一致則表示擦除成功，否則驗(yàn)證失??；或者驗(yàn)證通過(guò)在存儲(chǔ)單元串周圍設(shè)置晶體管構(gòu)成的多輸入與門而硬件地判定。
[0026]依照本發(fā)明的三維半導(dǎo)體存儲(chǔ)器件擦除方法，使得奇數(shù)字線和偶數(shù)字線交替選通/浮置，橫向電場(chǎng)抑制擦除空穴的移動(dòng)，使得存儲(chǔ)層中電子能夠被完全擦除而沒(méi)有空穴殘留，避免了器件失效。
【附圖說(shuō)明】
[0027]以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中:
[0028]圖1為現(xiàn)有技術(shù)3D存儲(chǔ)器件的剖視圖；
[0029]圖2為圖1所示器件的擦除操作的示意流程圖；
[0030]圖3為圖2所示擦除操作的時(shí)序圖；
[0031]圖4為圖1所示器件在圖2所示擦除操作期間的電荷分布示意圖；
[0032]圖5為根據(jù)本發(fā)明實(shí)施例的3D存儲(chǔ)器件的擦除操作的時(shí)序圖；
[0033]圖6為根據(jù)本發(fā)明實(shí)施例的3D存儲(chǔ)器件的擦除操作的示意流程圖；以及
[0034]圖7為根據(jù)本發(fā)明實(shí)施例的擦除操作期間的電荷分布示意圖。
【具體實(shí)施方式】
[0035]以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開(kāi)了使得存儲(chǔ)層中電子能夠被完全擦除而沒(méi)有空穴殘留的半導(dǎo)體存儲(chǔ)器件擦除方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、