靜態(tài)隨機(jī)存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及存儲器領(lǐng)域，具體而言，涉及一種靜態(tài)隨機(jī)存儲器。
【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存儲器(SRAM)可以實(shí)現(xiàn)快速的讀/寫操作。圖1是根據(jù)現(xiàn)有技術(shù)的一種6T靜態(tài)隨機(jī)存儲器的示意圖，如圖1所示，該6T靜態(tài)隨機(jī)存儲器的每個(gè)存儲模塊包含6個(gè)晶體管，分別是晶體管PG-1、晶體管PG-2、晶體管PU-1、晶體管PD-1、晶體管PU-2和晶體管Η)-2。晶體管PU-1、晶體管PD-1、晶體管PU-2、晶體管PD-2、電源VDD和地VSS共同構(gòu)成存儲單元，用于存儲電平狀態(tài)，即高電平狀態(tài)和低電平狀態(tài)，該存儲單元包括兩個(gè)存儲節(jié)點(diǎn)，分別是存儲節(jié)點(diǎn)Q和存儲節(jié)點(diǎn)QN，存儲節(jié)點(diǎn)Q和存儲節(jié)點(diǎn)QN存儲一對相反的電平狀態(tài)。字線WL連接至晶體管PG-1和晶體管PG-2的柵極，用于控制從存儲單元讀出電平狀態(tài)或是向存儲單元寫入電平狀態(tài)。晶體管PG-1通過源極和漏極連接在存儲單元的存儲節(jié)點(diǎn)Q和位線BL之間，晶體管PG-2通過源極和漏極連接在存儲單元的存儲節(jié)點(diǎn)QN和位線BLB之間。
[0003]當(dāng)字線WL為高電平時(shí)，晶體管PG-1和晶體管PG-2同時(shí)導(dǎo)通，位線BL可以讀取到存儲節(jié)點(diǎn)Q的電平狀態(tài)，位線BLB可以讀取到存儲節(jié)點(diǎn)QN的電平狀態(tài)，實(shí)現(xiàn)從存儲單元讀取數(shù)據(jù)。同樣的，例如向存儲單元寫入高電平“1”，首先將位線BL加入高電平，相應(yīng)的位線BLB加入低電平，當(dāng)字線WL為高電平時(shí)，晶體管PG-1和晶體管PG-2同時(shí)導(dǎo)通，位線BL、位線BLB的電平狀態(tài)分別傳輸至存儲節(jié)點(diǎn)Q和存儲節(jié)點(diǎn)QN，使得存儲節(jié)點(diǎn)Q為高電平狀態(tài)“1”，相應(yīng)的存儲節(jié)點(diǎn)QN為低電平狀態(tài)“0”，實(shí)現(xiàn)向存儲單元寫入數(shù)據(jù)。
[0004]該6T靜態(tài)隨機(jī)存儲器只能實(shí)現(xiàn)單端口讀/寫，讀寫效率較低，并且該T靜態(tài)隨機(jī)存儲器的存儲節(jié)點(diǎn)電壓會受到讀操作的影響，靜態(tài)噪聲容限值較小，存儲器穩(wěn)定性太低。
[0005]圖2是根據(jù)現(xiàn)有技術(shù)的一種雙端口靜態(tài)隨機(jī)存儲器示意圖，如圖2所示，該雙端口靜態(tài)隨機(jī)存儲器在圖1所示的6T靜態(tài)隨機(jī)存儲器的基礎(chǔ)上，增加了晶體管PGA2和晶體管PGB2，以及位線BL2、BLlB和字線WLB，其中，晶體管PGA2通過源極或是漏極連接至位線BL2，晶體管PGB2通過源極或是漏極連接至位線BL1B，晶體管PGA2和晶體管PGB2柵極連接至字線WLB。圖中其他元件分別與圖1中元件對應(yīng)，位線BLl對應(yīng)于位線BL，位線BL2B對應(yīng)于位線BLB，晶體管PGAl對應(yīng)于晶體管PG-1，晶體管PGBl對應(yīng)于晶體管PG-2，字線WLA對應(yīng)于字線WL。
[0006]該雙端口靜態(tài)隨機(jī)存儲器可以實(shí)現(xiàn)同時(shí)從兩個(gè)端口讀/寫，即可以同時(shí)從兩個(gè)端口寫入數(shù)據(jù)或是從兩個(gè)端口讀出數(shù)據(jù)，其讀寫效率得到提高，但是該雙端口靜態(tài)隨機(jī)存儲器的兩個(gè)端口的讀寫操作會相互影響，其穩(wěn)定性比傳統(tǒng)的6T靜態(tài)隨機(jī)存儲器還低。
[0007]為了提高靜態(tài)隨機(jī)存儲器的靜態(tài)噪聲容限和穩(wěn)定性，制造了 8T靜態(tài)隨機(jī)存儲器和1T靜態(tài)隨機(jī)存儲器，圖3是根據(jù)現(xiàn)有技術(shù)的一種8T靜態(tài)隨機(jī)存儲器示意圖，圖4是根據(jù)現(xiàn)有技術(shù)的一種1T靜態(tài)隨機(jī)存儲器示意圖。
[0008]如圖3所示，8T靜態(tài)隨機(jī)存儲器通過在圖1所示的6T靜態(tài)隨機(jī)存儲器的基礎(chǔ)上增加了晶體管RPD和晶體管RPG，位線RBL經(jīng)由晶體管RPD和晶體管RPG連接至存儲節(jié)點(diǎn)QN，晶體管RPG的柵極連接至字線RWL，該字線RWL用于控制從靜態(tài)隨機(jī)存儲器中讀出數(shù)據(jù)，晶體管PG-1和晶體管PG-2連接至字線WWL，位線WffL用于控制向靜態(tài)隨機(jī)存儲器中寫入數(shù)據(jù)，該8T靜態(tài)隨機(jī)存儲器其他部分同圖1所示的6T靜態(tài)隨機(jī)存儲器。由于晶體管RPD和晶體管RPG的存在，使得讀端口電壓不會影響到存儲節(jié)點(diǎn)QN的電壓，從而靜態(tài)隨機(jī)存儲器的穩(wěn)定性得到提高，靜態(tài)噪聲容限值變大，但是該8T靜態(tài)隨機(jī)存儲器只能執(zhí)行單端口讀操作，讀取效率較低。
[0009]如圖4所示，1T靜態(tài)隨機(jī)存儲器在8T靜態(tài)隨機(jī)存儲器基礎(chǔ)上進(jìn)行了改進(jìn)，在晶體管RPD和晶體管RPG對稱的位置增加了兩個(gè)晶體管，并且這兩個(gè)晶體管連接至字線RWL和位線RBL，位線RBLB對應(yīng)于圖3中的位線RBL。該1T靜態(tài)隨機(jī)存儲器的其他部分同圖3所示的8T靜態(tài)隨機(jī)存儲器。該1T靜態(tài)隨機(jī)存儲器可以實(shí)現(xiàn)差分式讀取，提高了存儲器的訪問速度，而且具有較高的穩(wěn)定性，但是該1T靜態(tài)隨機(jī)存儲器每個(gè)存儲單元包含10個(gè)晶體管，面積較大，不利于集成制造。
[0010]綜上，靜態(tài)存儲器(SRAM)可以實(shí)現(xiàn)快速的讀/寫操作，但是讀靜態(tài)噪聲容限(RSNM)變得越來越差，穩(wěn)定性越來越低。雙端口(2RW，2個(gè)讀寫端口)靜態(tài)存儲器的讀靜態(tài)噪聲容限比傳統(tǒng)的6T靜態(tài)存儲器更差，雖然該雙端口(2RW)靜態(tài)存儲器具有更快的存取速度。為了實(shí)現(xiàn)高讀靜態(tài)噪聲容限，發(fā)明了 8T靜態(tài)存儲器和1T靜態(tài)存儲器，但是它的存取速度以及單元面積難以滿足要求。
[0011]針對現(xiàn)有技術(shù)中靜態(tài)隨機(jī)存儲器讀取數(shù)據(jù)操作穩(wěn)定性低的問題，目前尚未提出有效的解決方案。

【發(fā)明內(nèi)容】

[0012]本申請實(shí)施例提供了一種靜態(tài)隨機(jī)存儲器，以解決靜態(tài)隨機(jī)存儲器讀取數(shù)據(jù)操作穩(wěn)定性低的問題。
[0013]根據(jù)本申請實(shí)施例的一個(gè)方面，提供了一種靜態(tài)隨機(jī)存儲器，包括:第一位線;第一晶體管，通過源極和漏極連接在第一位線與電源或地之間；N個(gè)存儲單元，該N個(gè)存儲單元中的每一個(gè)用于存儲電平狀態(tài)，電平狀態(tài)包括高電平和低電平，N大于等于I #個(gè)第二晶體管，與N個(gè)存儲單元一一對應(yīng)，N個(gè)第二晶體管中的每一個(gè)通過源極和漏極連接在對應(yīng)的存儲單元與第一晶體管的柵極之間；N個(gè)第一字線，與N個(gè)第二晶體管一一對應(yīng)，N個(gè)第一字線中的每一個(gè)連接至對應(yīng)的第二晶體管的柵極，用于控制從對應(yīng)的存儲單元讀出電平狀態(tài)；第二位線；N個(gè)第三晶體管，與N個(gè)存儲單元一一對應(yīng)，N個(gè)第三晶體管中的每一個(gè)通過源極和漏極連接在對應(yīng)的存儲單元與所述第二位線之間；第三位線；N個(gè)第四晶體管，與N個(gè)存儲單元一一對應(yīng)，N個(gè)第四晶體管中的每一個(gè)通過源極和漏極連接在對應(yīng)的存儲單元與所述第三位線之間；以及N個(gè)第二字線，與N個(gè)第三晶體管和N個(gè)第四晶體管一一對應(yīng)，N個(gè)第二字線中的每一個(gè)連接至對應(yīng)的第三晶體管和第四晶體管的柵極，用于控制從對應(yīng)的存儲單元讀出電平狀態(tài)、和/或控制向?qū)?yīng)的存儲單元寫入電平狀態(tài)。
[0014]進(jìn)一步地，N個(gè)存儲單元中的每一存儲單元包括:第一存儲節(jié)點(diǎn),用于存儲與每一存儲單元的電平狀態(tài)同相的電平狀態(tài)；第二存儲節(jié)點(diǎn)，用于存儲與每一存儲單元的電平狀態(tài)反相的電平狀態(tài)；其中，N個(gè)第二晶體管中的每一個(gè)通過源極和漏極連接在對應(yīng)的存儲單元中的第一存儲節(jié)點(diǎn)與第一晶體管的柵極之間，或者，N個(gè)第二晶體管中的每一個(gè)通過源極和漏極連接在對應(yīng)的存儲單元中的第二存儲節(jié)點(diǎn)與第一晶體管的柵極之間。
[0015]進(jìn)一步地，N個(gè)存儲單元中的每一存儲單元包括:第一反相器,連接在第一存儲節(jié)點(diǎn)與第二存儲節(jié)點(diǎn)之間；第二反相器，相對于第一反相器反向地連接在第一存儲節(jié)點(diǎn)與第二存儲節(jié)點(diǎn)之間。
[0016]進(jìn)一步地，N個(gè)存儲單元中的每一存儲單元包括:第一 PM0S，通過源極和漏極連接在電源與第一存儲節(jié)點(diǎn)之間，第一 PMOS的柵極連接至第二存儲節(jié)點(diǎn)；第一 NM0S，通過源極和漏極連接在第一存儲節(jié)點(diǎn)與地之間，第一 NMOS的柵極連接至第二存儲節(jié)點(diǎn)；第