一種移位寄存器單元及其驅(qū)動(dòng)方法、移位寄存器和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元及其驅(qū)動(dòng)方法、移位寄存器和顯示裝置。
【背景技術(shù)】
[0002]顯示裝置在進(jìn)行顯示時(shí)，需要利用移位寄存器實(shí)現(xiàn)對(duì)像素單元的掃描，移位寄存器包括多級(jí)移位寄存器單元，每級(jí)移位寄存器單元對(duì)應(yīng)一行像素單元，由多級(jí)移位寄存器單元實(shí)現(xiàn)對(duì)顯示裝置中像素單元的逐行掃描，以顯示圖像。
[0003]在現(xiàn)有技術(shù)中，如圖1所示，每級(jí)移位寄存器單元包括兩級(jí)電路，第一極電路10為信號(hào)觸發(fā)極電路，第二極電路11為常開(kāi)型輸出電路，第一極電路10包含8個(gè)晶體管和2個(gè)電容，第二級(jí)電路11包含4個(gè)晶體管和I個(gè)電容，移位寄存器單元中晶體管的數(shù)目較多，使得移位寄存器單元的結(jié)構(gòu)較為復(fù)雜。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種移位寄存器單元及其驅(qū)動(dòng)方法、移位寄存器和顯示裝置，用于在保證移位寄存器單元正常工作的前提下，簡(jiǎn)化移位寄存器單元的電路結(jié)構(gòu)。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
[0006]第一方面，本發(fā)明提供了一種移位寄存器單元，包括第一晶體管、第二晶體管、第三晶體管、第四晶體管第五晶體管、第六晶體管、第七晶體管、第一電容、第二電容和第三電容；
[0007]其中，所述第一晶體管，其柵極連接第一時(shí)鐘信號(hào)端、所述第二晶體管的柵極和所述第三晶體管的漏極，其源極連接所述第三晶體管的柵極、所述第五晶體管的柵極、所述第六晶體管的柵極和所述第二電容的第一端，其漏極連接數(shù)據(jù)進(jìn)位信號(hào)端；
[0008]所述第二晶體管，其源極連接低電平端，其漏極連接所述第四晶體管的源極、所述第三晶體管的源極和所述第一電容的第一端；
[0009]所述第三晶體管，其漏極連接所述第一時(shí)鐘信號(hào)端；
[0010]所述第四晶體管，其柵極連接第二時(shí)鐘信號(hào)端和所述第一電容的第二端，其源極連接所述第一電容的第一端，其漏極連接所述第五晶體管的漏極、所述第七晶體管的柵極和所述第三電容的第二端；
[0011]所述第五晶體管，其柵極連接所述第二電容的第一端和所述第六晶體管的柵極，其源極連接所述第三電容的第一端、所述第七晶體管的漏極和高電平端，其漏極連接所述第三電容的第二端和所述第七晶體管的柵極；
[0012]所述第六晶體管，其柵極連接所述第二電容的第一端，其源極連接低電平端，其漏極連接所述第二電容的第二端、所述第七晶體管的源極和所述移位寄存器單元的輸出端；
[0013]所述第七晶體管，其柵極連接所述第三電容的第二端，其源極連接所述第二電容的第二端和所述移位寄存器單元的輸出端，其漏極連接第三電容的第一端和高電平端。
[0014]第二方面，本發(fā)明還提供了一種移位寄存器單元的驅(qū)動(dòng)方法，包括:
[0015]第一階段，數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)與第一時(shí)鐘信號(hào)端的信號(hào)均為低電平信號(hào)，第二時(shí)鐘信號(hào)端的信號(hào)為高電平信號(hào)，所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)與所述第一時(shí)鐘信號(hào)端的信號(hào)開(kāi)啟第六晶體管，并為所述第二電容進(jìn)行充電，使得所述移位寄存器單元的輸出為低電平信號(hào)；
[0016]第二階段，所述第一時(shí)鐘信號(hào)端的信號(hào)和所述第二時(shí)鐘信號(hào)端的信號(hào)均為高電平信號(hào)，所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)為低電平信號(hào)，所述第二電容將在所述第一階段保持的低電平信號(hào)提供給所述第六晶體管，并開(kāi)啟所述第六晶體管，使得所述移位寄存器單元的輸出為低電平信號(hào)；
[0017]第三階段，所述第一時(shí)鐘信號(hào)端的信號(hào)為高電平信號(hào)，所述第二時(shí)鐘信號(hào)端的信號(hào)與所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)均為低電平信號(hào)，高電平端的高電平信號(hào)為第三電容進(jìn)行充電，所述第二電容將在所述第二階段保持的低電平信號(hào)提供給所述第六晶體管，并開(kāi)啟所述第六晶體管，使得所述移位寄存器單元的輸出為低電平信號(hào)；
[0018]第四階段，所述第二時(shí)鐘信號(hào)端的信號(hào)與所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)均為高電平信號(hào)，所述第一時(shí)鐘信號(hào)端的信號(hào)為低電平信號(hào)，所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)與所述第一時(shí)鐘信號(hào)端的信號(hào)關(guān)閉第六晶體管，并為所述第二電容進(jìn)行充電，所述第三電容將在所述第三階段保持的高電平信號(hào)提供給所述第七晶體管，并關(guān)閉所述第七晶體管，所述移位寄存器單元的輸出端的等效電容使得所述移位寄存器單元的輸出為低電平信號(hào)為高電平信號(hào)；
[0019]第五階段，所述第一時(shí)鐘信號(hào)端與所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)均為高電平信號(hào)，所述第二時(shí)鐘信號(hào)端的信號(hào)為低電平信號(hào)，所述第二電容將在所述第四階段保持的高電平信號(hào)提供給所述第六晶體管，并關(guān)閉所述第六晶體管，所述第一電容的自舉功能使得第四晶體管的源極為低電平信號(hào)，第四晶體管開(kāi)啟，為所述第三電容進(jìn)行充電，并開(kāi)啟所述第七晶體管，使得所述移位寄存器單元的輸出為高電平信號(hào)；
[0020]第六階段，所述第二時(shí)鐘信號(hào)端與所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)均為高電平信號(hào)，所述第一時(shí)鐘信號(hào)端的信號(hào)為低電平信號(hào)，所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)與所述第一時(shí)鐘信號(hào)端的信號(hào)關(guān)閉第六晶體管，所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)通過(guò)第一晶體管為所述第二電容進(jìn)行充電，低電平端通過(guò)第二晶體管為所述第一電容進(jìn)行充電，所述第三電容將在所述第五階段保持的低電平信號(hào)提供給所述第七晶體管，開(kāi)啟所述第七晶體管，使得所述移位寄存器單元的輸出為高電平信號(hào)；
[0021]第七階段，所述第一時(shí)鐘信號(hào)端的信號(hào)為高電平信號(hào)，所述第二時(shí)鐘信號(hào)端與所述數(shù)據(jù)進(jìn)位信號(hào)端的信號(hào)均為低電平信號(hào)，所述第二電容將在所述第六階段保持的高電平信號(hào)提供給所述第六晶體管，并關(guān)閉所述第六晶體管，所述第二時(shí)鐘信號(hào)端的低電平信號(hào)開(kāi)啟所述第四晶體管，所述第一電容將在所述第六階段保持的低電平信號(hào)提供給所述第七晶體管，并開(kāi)啟所述第七晶體管，使得所述移位寄存器單元的輸出為高電平信號(hào)。
[0022]第三方面，本發(fā)明還提供了一種移位寄存器，包括多極上述技術(shù)方案中所述的移位寄存器單元；
[0023]除第一級(jí)移位寄存器單元外，其余每級(jí)移位寄存器單元的數(shù)據(jù)進(jìn)位信號(hào)端連接與其相鄰的上一級(jí)移位寄存器單元的本級(jí)輸出端；
[0024]除最后一級(jí)移位寄存器單元外，其余每級(jí)移位寄存器單元的本級(jí)輸出端連接與其相鄰的下一級(jí)移位寄存器單元的數(shù)據(jù)進(jìn)位信號(hào)端。
[0025]第四方面，本發(fā)明提供了一種顯示裝置，包括上述技術(shù)方案中的所述移位寄存器。
[0026]本發(fā)明提供的移位寄存器單元及其驅(qū)動(dòng)方法、移位寄存器和顯示裝置中，每級(jí)移位寄存器單元中只包含一級(jí)電路，且這一級(jí)電路包括7個(gè)晶體管和3個(gè)電容。與現(xiàn)有技術(shù)中需要設(shè)置兩級(jí)電路且兩級(jí)電路共包括12個(gè)晶體管和3個(gè)電容才能正常工作的移位寄存器單元相比，本發(fā)明中的移位寄存器單元利用包括7個(gè)晶體管和3個(gè)電容的一級(jí)電路就能夠保證移位寄存器單元正常工作，從而簡(jiǎn)化了移位寄存器單元的電路結(jié)構(gòu)。
【附圖說(shuō)明】
[0027]此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本發(fā)明的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0028]圖1為現(xiàn)有技術(shù)中移位寄存器單元的結(jié)構(gòu)示意圖；
[0029]圖2為本發(fā)明實(shí)施例一中移位寄存器單元的結(jié)構(gòu)示意圖；
[0030]圖3為本發(fā)明實(shí)施例一、二中移位寄存器單元的信號(hào)時(shí)序圖；
[0031]圖4為本發(fā)明實(shí)施例二中移位寄存器的結(jié)構(gòu)示意圖。
[0032]附圖標(biāo)記:
[0033]10-第一極電路，11-第二極電路。
【具體實(shí)施方式】
[0034]為了進(jìn)一步說(shuō)明本發(fā)明實(shí)施例提供的移位寄存器單元及其驅(qū)動(dòng)方法、移位寄存器和顯示裝置，下面結(jié)合說(shuō)明書附圖進(jìn)行詳細(xì)描述。
[0035]實(shí)施例一
[0036]請(qǐng)參閱圖2，本發(fā)明實(shí)施例中的移位寄存器單元具體包括第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第七晶體管M7、第一電容Cl、第二電容C2和第三電容C3 ;其中，第一晶體管Ml的柵極連接第一時(shí)鐘信號(hào)端Clkl、第二晶體管M2的柵極和第三晶體管M3的漏極，第一晶體管Ml的源極連接第三晶體管M3的柵極、第五晶體管M5的柵極、第六晶體管M6的柵極和第二電容C2的第一端，第一晶體管Ml的漏極連接數(shù)據(jù)進(jìn)位信號(hào)端STV ;第二晶體管M2的源極連接低電平端VGL，第二晶體管M2的漏極連接第四晶體管M4的源極、第三晶體管M3的源極和第一電容Cl的第一端；第三晶體管M3的漏極連接第一時(shí)鐘信號(hào)端Clkl ;第四晶體管M4的柵極連接第二時(shí)鐘信號(hào)端Clk2和第一電容Cl的第二端，第四晶體管M4的源極連接第一電容Cl的第一端，第四晶體管M4的漏極連接第