快閃存儲器裝置及其數(shù)據(jù)讀取方法
【技術領域】
[0001]本發(fā)明涉及一種存儲器裝置，且特別涉及一種快閃存儲器裝置及其數(shù)據(jù)讀取方法。
【背景技術】
[0002]典型的快閃(FLASH)存儲器陣列中，記憶胞安排于由列與行所形成的長方形陣列中，并于列與行所形成的交叉點配置記憶胞晶體管。每一晶體管的漏極連接到對應的位元線，源極經(jīng)由陣列源極線連接至陣列源極放電晶體管的漏極，而柵極則連接至字元線(wordline)ο
[0003]快閃存儲器容許以區(qū)塊(bulk)、存儲區(qū)(sector)或存儲頁(page)方式來程序化(program)、讀取或擦除,一般來說，記憶胞具有金屬氧化物半導體(MOS)結構，當記憶胞的浮置柵極中沒有儲存電荷時，也就是當寫入數(shù)據(jù)為“I”時，在讀取時，記憶胞為正常開(normally on)。當浮置柵極中有儲存電子時，也就是當寫入數(shù)據(jù)為“O”時，在讀取時，記憶胞為正常關(normally off)。
[0004]在對快閃存儲器進行讀取時，對所選擇記憶胞的控制柵極施加讀取電位，并施加低電位在選擇晶體管的漏極位元線上，通過記憶胞的臨界值來判斷此記憶胞是否導通至源極線上，以感測位元線的電位，并據(jù)以判斷記憶胞所儲存的數(shù)據(jù)。其中當記憶胞所儲存的數(shù)據(jù)為〃1"時，對應的位元線上將出現(xiàn)電流。一般來說，快閃存儲器陣列的頁群組(pagegroup)中多個記憶胞的源極會共同連接至一源極放電晶體管，而讀取記憶胞所產(chǎn)生的電流將會經(jīng)由此源極放電晶體管流向接地。當頁群組中的記憶胞所儲存的數(shù)據(jù)大多數(shù)為"1〃時，將可能使頁群組所流出的電流大小超出源極放電晶體管所能達到的最大放電電流，如此將使頁群組中的記憶胞所流出的電流大小受到限制，進而影響到解讀記憶胞所儲存的數(shù)據(jù)內(nèi)容的正確性以及數(shù)據(jù)讀取的速度。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種快閃存儲器裝置及其數(shù)據(jù)讀取方法，可提高讀取快閃存儲器裝置所儲存的數(shù)據(jù)內(nèi)容的正確性以及數(shù)據(jù)讀取的速度。
[0006]本發(fā)明的快閃存儲器裝置，包括存儲器單元、源極放電晶體管、預充電單元、升壓單元以及控制單元。其中存儲器單元包括多個記憶胞。源極放電晶體管的漏極耦接上述多個記憶胞的源極，源極放電晶體管的源極耦接至接地。預充電單元耦接源極放電晶體管的柵極，受控于預充電控制信號而于存儲器單元進行數(shù)據(jù)讀取時停止提供預充電電壓至源極放電晶體管的柵極。升壓單元耦接源極放電晶體管的柵極，于預充電單元停止提供預充電壓后，依據(jù)升壓控制信號提供升壓電壓至源極放電晶體管的柵極，其中升壓電壓的電壓值大于預充電電壓的電壓值?？刂茊卧罱宇A充電單元與升壓單元，依據(jù)讀取指令發(fā)出預充電控制信號與升壓控制信號。
[0007]在本發(fā)明的一實施例中，上述的升壓單元包括電容單元以及切換單元。其中電容單元的一端耦接源極放電晶體管的柵極。切換單元耦接操作電壓、控制單元、接地與電容單元的另一端，依據(jù)升壓控制信號而于存儲器單元進行數(shù)據(jù)讀取時將操作電壓連接至電容單元的另一端，以使電容單元提供升壓電壓至源極放電晶體管的柵極，并于存儲器單元完成數(shù)據(jù)讀取后，將接地連接至電容單元的另一端。
[0008]在本發(fā)明的一實施例中，上述的切換單元為開關元件。
[0009]在本發(fā)明的一實施例中，上述的切換單元包括反向器、P型晶體管以及N型晶體管。其中反向器接收升壓控制信號。P型晶體管與N型晶體管串接于操作電壓與接地之間，N型晶體管以及P型晶體管的柵極耦接反向器的輸出端。
[0010]在本發(fā)明的一實施例中，上述的存儲器單元為并列式快閃存儲器。
[0011]本發(fā)明的快閃存儲器裝置的數(shù)據(jù)讀取方法，其中快閃存儲器裝置包括多個記憶胞以及源極放電晶體管，源極放電晶體管耦接于上述多個記憶胞的源極與接地之間，數(shù)據(jù)讀取方法包括下列步驟。檢測是否接收到讀取指令。若接收到讀取指令，停止提供預充電電壓至源極放電晶體管的柵極。提供升壓電壓至源極放電晶體管的柵極，其中升壓電壓的電壓值大于預充電電壓的電壓值。
[0012]在本發(fā)明的一實施例中，上述的存儲器單元為并列式快閃存儲器。
[0013]基于上述，本發(fā)明的實施例通過在存儲器單元進行數(shù)據(jù)讀取時提供電壓值高于預充電電壓的升壓電壓給源極放電晶體管，以提高源極放電晶體管的放電能力，進而提高讀取快閃存儲器裝置所儲存的數(shù)據(jù)內(nèi)容的正確性以及數(shù)據(jù)讀取的速度。
[0014]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
【附圖說明】
[0015]圖1繪示為本發(fā)明一實施例的快閃存儲器裝置的示意圖。
[0016]圖2繪示為本發(fā)明另一實施例的快閃存儲器裝置的示意圖。
[0017]圖3繪示為圖2實施例的源極放電晶體管的柵極電壓、預充電控制信號以及升壓控制信號的波形示意圖。
[0018]圖4與圖5繪示為本發(fā)明實施例的切換單元的示意圖。
[0019]圖6繪示為本發(fā)明一實施例的快閃存儲器裝置的數(shù)據(jù)讀取方法的流程示意圖。
[0020]其中，附圖標記說明如下:
[0021]102:存儲器單元
[0022]104:預充電單元
[0023]106:升壓單元
[0024]108:控制單元
[0025]202:切換單元
[0026]Ml:源極放電晶體管
[0027]VPP:預充電電壓
[0028]SPl:預充電控制信號
[0029]SBl:升壓控制信號
[0030]VB:升壓電壓
[0031]Cl:電容單元
[0032]Vdd:操作電壓
[0033]VG:柵極電壓
[0034]SW:開關元件
[0035]Al:反向器
[0036]Ql:P型晶體管
[0037]Q2:N型晶體管
[0038]S602?S608:快閃存儲器裝置的數(shù)據(jù)讀取方法步驟
【具體實施方式】
[0039]圖1繪示為本發(fā)明一實施例的快閃存儲器裝置的示意圖，請參照圖1?？扉W存儲器裝置包括存儲器單元102、源極放電晶體管Ml、預充電單元104、升壓單元106以及控制單元108。其中存儲器單元102可例如為并列式快閃存儲器(parallel flash memory),然不以此為限。存儲器單元102可包括多個記憶胞(未繪示)，多個記憶胞的源極可連接至源極放電晶體管Ml的漏極，例如同一頁群組(page group)中多個記憶胞的源極可共同連接至源極放電晶體管Ml的漏極。源極放電晶體管Ml的源極耦接至接地，而源極放電晶體管Ml的柵極則耦接至預充電單元104以及升壓單元106。此外，控制單元108亦耦接預充電單元104以及升壓單元106。
[0040]預充電單元104用以提供預充電電壓VPP至源極放電晶體管Ml的柵極，以使源極放電晶體管Ml保持一定程度的開啟，以確保在接收來自存儲器單元102的電流時有足夠的放電能力以及反應速度進行放電?？刂茊卧?08可判斷是否接收到讀取指令，并于接收讀取指令時發(fā)出預充電控制信號SPl給預充電單元104，以使其停止提供預充電電壓VPP給至源極放電晶體管Ml。在發(fā)出預充電控制信號SPl給預充電單元104以使其停止提供預充電電壓VPP給至源極放電晶體管Ml的同時，控制單元108亦發(fā)出升壓控制信號SBl給升壓單元106，使升壓單元106發(fā)出一電壓值高于預充電電壓VPP的升壓電壓VB至源極放電晶體管Ml的柵極，以取代預充電電壓VPP而