進一步提高源極放電晶體管Ml的開啟程度，進而提高源極放電晶體管Ml的放電能力。如此便可避免頁群組中的記憶胞所流出的電流大小受到限制而影響讀取快閃存儲器裝置所儲存的數(shù)據(jù)內(nèi)容的正確性以及解讀記憶胞的數(shù)據(jù)讀取速度。
[0041]圖2繪示為本發(fā)明另一實施例的快閃存儲器裝置的示意圖，請參照圖2。在本實施例中，快閃存儲器裝置的升壓單元106可包括電容單元Cl與切換單元202，其中電容單元Cl耦接于切換單元202的輸出端與源極放電晶體管Ml的柵極的間，切換單元202則更耦接控制單元108、操作電壓Vdd與接地。
[0042]圖3繪示為圖2實施例的源極放電晶體管Ml的柵極電壓VG、預充電控制信號SPl以及升壓控制信號SBl的波形示意圖，請同時參照圖2與圖3。在控制單元108接收到讀取指令前，預充電控制信號SPl以及升壓控制信號SBl皆為低電壓邏輯準位，而使預充電單元104提供預充電電壓VPP至源極放電晶體管Ml的柵極，亦同時對電容單元Cl充電，并使切換單元202將電容單元Cl耦接至接地。而由于此時切換單元202將電容單元Cl耦接至接地，因此電容單元Cl上的跨壓將等于預充電電壓VPP。
[0043]當控制單元108接收到讀取指令時，控制單元108將預充電控制信號SPl轉(zhuǎn)為高電壓邏輯準位，以使預充電單元104停止提供預充電電壓VPP至源極放電晶體管Ml的柵極。控制單元108并接著將升壓控制信號SBl轉(zhuǎn)為高電壓邏輯準位，以控制切換單元202將電容單元Cl耦接至操作電壓Vdd，如此將使得電容單元Cl上的跨壓在短時間內(nèi)上升到預充電電壓VPP加上操作電壓Vdd的電壓值，亦即源極放電晶體管Ml的柵極電壓VG將變?yōu)閂PP+Vdd,進而瞬間提高源極放電晶體管Ml的放電能力。
[0044]而在存儲器單元102的讀取動作結(jié)束后，控制單元108將升壓控制信號SBl轉(zhuǎn)回低電壓邏輯準位，亦即控制切換單元202將電容單元Cl耦接回接地，并接著將預充電控制信號SPl轉(zhuǎn)回低電壓邏輯準位，使預充電單元104繼續(xù)提供預充電電壓VPP對電容單元Cl進行充電，如此將使電容單元Cl上的跨壓(亦即源極放電晶體管Ml的柵極電壓VG)在短時間內(nèi)回復為預充電電壓VPP的電壓值。
[0045]詳細來說，上述的切換單元202可例如以圖4或圖5實施例的方式來實施。在圖4中，切換單元202為一開關(guān)元件SW，其受控于升壓控制信號SBl而將電容單元Cl切換連接至操作電壓Vdd或接地。而在圖5中，切換單元202可包括反向器Al、P型晶體管Ql以及N型晶體管Q2，其中P型晶體管Ql以及N型晶體管Q2串接于操作電壓Vdd與接地之間，P型晶體管Ql以及N型晶體管Q2的柵極耦接至反向器Al的輸出端，而反向器Al的輸入端則耦接控制單元108。當控制單元108所輸出的升壓控制信號SBl為低電壓邏輯準位時，反向器Al所輸出的電壓為高電壓邏輯準位進而使P型晶體管Ql關(guān)閉而N型晶體管Q2導通，因此電容單元Cl透過N型晶體管Q2耦接至接地。而當控制單元108所輸出的升壓控制信號SBl為高電壓邏輯準位時，反向器Al所輸出的電壓為低電壓邏輯準位進而使P型晶體管Ql導通而N型晶體管Q2關(guān)閉，因此電容單元Cl透過P型晶體管Ql耦接至操作電壓Vdd。
[0046]圖6繪示為本發(fā)明一實施例的快閃存儲器裝置的數(shù)據(jù)讀取方法的流程示意圖，請參照圖6。歸納上述快閃存儲器裝置的數(shù)據(jù)讀取方法可包括下列步驟，首先，檢測是否接收到讀取指令(步驟S602)。若未接收到讀取指令，則提供預充電電壓至源極放電晶體管的柵極(步驟S604)，并回到步驟S602繼續(xù)檢測是否接收到讀取指令。相反地，若接收到讀取指令，則停止提供預充電電壓至源極放電晶體管的柵極(步驟S606)，并接著提供升壓電壓至源極放電晶體管的柵極(步驟S608)，其中升壓電壓的電壓值大于預充電電壓的電壓值。此外，當讀取指令執(zhí)行完畢后，回到步驟S604，將提供至源極放電晶體管的柵極的電壓由升壓電壓切換回預充電電壓。
[0047]綜上所述，本發(fā)明通過在存儲器單元進行數(shù)據(jù)讀取時提供升壓電壓的電壓值高于預充電電壓的電壓值，以提高源極放電晶體管的放電能力，進而避免頁群組中的記憶胞所流出的電流大小受到限制，而影響讀取快閃存儲器裝置所儲存的數(shù)據(jù)內(nèi)容的正確性以及解讀記憶胞的數(shù)據(jù)讀取速度。
[0048]惟上述所揭露的附圖及說明，僅為本發(fā)明的實施例而已，然其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，當可依據(jù)上述的說明做各種的更動與潤飾，即大凡依本發(fā)明權(quán)利要求及發(fā)明說明內(nèi)容所作的簡單的等效變化與修飾，皆仍屬本發(fā)明涵蓋的范圍內(nèi)。
【主權(quán)項】
1.一種快閃存儲器裝置，包括: 一存儲器單元，包括多個記憶胞； 一源極放電晶體管，其漏極耦接該些記憶胞的源極，該源極放電晶體管的源極耦接至一接地； 一預充電單元，耦接該源極放電晶體管的柵極，受控于一預充電控制信號而于該存儲器單元進行數(shù)據(jù)讀取時停止提供一預充電電壓至該源極放電晶體管的柵極； 一升壓單元，耦接該源極放電晶體管的柵極，于該預充電單元停止提供該預充電壓后，依據(jù)一升壓控制信號提供一升壓電壓至該源極放電晶體管的柵極，其中該升壓電壓的電壓值大于該預充電電壓的電壓值；以及 一控制單元，耦接該預充電單元與該升壓單元，依據(jù)一讀取指令發(fā)出該預充電控制信號與該升壓控制信號。
2.如權(quán)利要求1所述的快閃存儲器裝置，其中該升壓單元包括: 一電容單元，其一端耦接該源極放電晶體管的柵極；以及 一切換單元，耦接一操作電壓、該控制單元、該接地與該電容單元的另一端，依據(jù)該升壓控制信號而于該存儲器單元進行數(shù)據(jù)讀取時將該操作電壓連接至該電容單元的另一端，以使該電容單元提供該升壓電壓至該源極放電晶體管的柵極，并于該存儲器單元完成數(shù)據(jù)讀取后，將該接地連接至該電容單元的另一端。
3.如權(quán)利要求2所述的快閃存儲器裝置，其中該切換單元為一開關(guān)元件。
4.如權(quán)利要求2所述的快閃存儲器裝置，其中該切換單元包括: 一反向器，接收該升壓控制信號； 一P型晶體管；以及 一 N型晶體管，與該P型晶體管串接于該操作電壓與該接地之間，該N型晶體管以及該P型晶體管的柵極耦接該反向器的輸出端。
5.如權(quán)利要求1所述的快閃存儲器裝置，其中該存儲器單元為并列式快閃存儲器。
6.一種快閃存儲器裝置的數(shù)據(jù)讀取方法，其中該快閃存儲器裝置包括多個記憶胞以及一源極放電晶體管，該源極放電晶體管耦接于該些記憶胞的源極與一接地之間，該數(shù)據(jù)讀取方法包括: 檢測是否接收到一讀取指令； 若接收到該讀取指令，停止提供一預充電電壓至該源極放電晶體管的柵極；以及提供一升壓電壓至該源極放電晶體管的柵極，其中該升壓電壓的電壓值大于該預充電電壓的電壓值。
7.如權(quán)利要求6項所述的快閃存儲器裝置的數(shù)據(jù)讀取方法，還包括: 于該讀取指令執(zhí)行完畢后，提供該預充電電壓至該源極放電晶體管的柵極。
8.如權(quán)利要求6項所述的快閃存儲器裝置的數(shù)據(jù)讀取方法，其中該存儲器單元為并列式快閃存儲器。
【專利摘要】本發(fā)明公開了一種快閃存儲器裝置及其數(shù)據(jù)讀取方法。在存儲器單元進行數(shù)據(jù)讀取時提供電壓值高于預充電電壓的升壓電壓至源極放電晶體管，以提高源極放電晶體管的放電能力。
【IPC分類】G11C16-26
【公開號】CN104835528
【申請?zhí)枴緾N201410045061
【發(fā)明人】葉潤林, 張尚文
【申請人】華邦電子股份有限公司
【公開日】2015年8月12日
【申請日】2014年2月7日