將數(shù)據(jù)寫入至閃存的方法及相關(guān)的記憶裝置與閃存的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及閃存，尤其涉及一種將數(shù)據(jù)寫入至閃存的方法及相關(guān)的記憶裝置與閃存。
【背景技術(shù)】
[0002]閃存可通過電子式的抹除(erase)與寫入/程序化(p1gram)以進(jìn)行數(shù)據(jù)儲存，并且廣泛地應(yīng)用于記憶卡(memory card)、固態(tài)硬盤(solid-state drive)與可攜式多媒體播放器等等。由于閃存為非揮發(fā)性(non-volatile)內(nèi)存，因此，不需要額外電力來維持閃存所儲存的信息，此外，閃存可提供快速的數(shù)據(jù)讀取與較佳的抗震能力，而這些特性也說明了閃存為何會如此普及的原因。
[0003]閃存可區(qū)分為NOR型閃存與NAND型閃存。對于NAND型閃存來說，其具有較短的抹除及寫入時間且每一內(nèi)存單元需要較少的芯片面積，因而相較于NOR型閃存，NAND型閃存會允許較高的儲存密度以及較低的每一儲存位的成本。一般來說，閃存以內(nèi)存單元數(shù)組的方式來儲存數(shù)據(jù)，而內(nèi)存單元是由一浮柵晶體管(floating-gate transistor)來加以實現(xiàn)，且每一內(nèi)存單元可通過適當(dāng)?shù)乜刂聘啪w管的浮動閘極上的電荷個數(shù)來設(shè)定導(dǎo)通所述浮柵晶體管所實現(xiàn)的所述內(nèi)存單元的所需臨界電壓，進(jìn)而儲存單一個位的信息或者一個位以上的信息，如此一來，當(dāng)一或多個預(yù)定控制柵極電壓施加于浮柵晶體管的控制柵極之上，則浮柵晶體管的導(dǎo)通狀態(tài)便會指示出浮柵晶體管中所儲存的一或多個二進(jìn)制數(shù)(binary digit)。
[0004]在閃存中的第一個區(qū)塊的一數(shù)據(jù)頁中，通常會儲存一個系統(tǒng)內(nèi)部程序代碼(In-System Programming code),這個ISP碼是用來儲存閃存的一些基本信息,例如廠商名稱、閃存格式(例如單層式儲存(Single-Level Cell, SLC)、多層式儲存(Multiple-LevelCell,MLC)或是三層式儲存(Triple-Level Cell，TLC))…等等。當(dāng)閃存控制器第一次讀取此閃存時，閃存控制器會先讀取此ISP碼以獲得所需的信息，之后才能對閃存進(jìn)行讀取寫入等操作。
[0005]然而，在閃存的封裝過程中，特別是三層式儲存(TLC)架構(gòu)的閃存，閃存中所儲存的ISP碼可能會因為溫度或是其他原因而使得閃存單元中的內(nèi)存單元的臨界電壓分布(threshold voltage distribut1n)有所改變，因此,使用原本的控制柵極電壓設(shè)定(亦即臨界電壓設(shè)定)來讀取內(nèi)存單元中所儲存的信息可能會因為改變后的臨界變壓分布而無法正確地獲得所儲存的信息。如此一來，閃存控制器有可能無法正確地讀取ISP碼，因而造成閃存無法使用的問題。

【發(fā)明內(nèi)容】

[0006]因此，本發(fā)明的目的在于公開一種閃存的寫入方法及相關(guān)的記憶裝置與閃存，其寫入的數(shù)據(jù)具有較佳的噪聲邊限(noise margin),以解決現(xiàn)有技術(shù)的問題。
[0007]根據(jù)本發(fā)明一實施例，本發(fā)明公開一種將一數(shù)據(jù)寫入至一閃存的方法，其中所述閃存為一三層式儲存閃存，所述閃存中的每一個儲存單元以一浮柵晶體管來實現(xiàn)，每一個儲存單元支持八個寫入電壓位準(zhǔn)，且所述方法包含:逐位地調(diào)整所述數(shù)據(jù)以產(chǎn)生一虛擬亂碼位序列；以及僅以所述八個寫入電壓位準(zhǔn)中的兩個特定電壓位準(zhǔn)將所述虛擬亂碼位序列寫入至所述閃存中。
[0008]于一實施例中，所述虛擬亂碼位序列寫入至所述閃存中一區(qū)塊的一最低有效位數(shù)據(jù)頁中，且所述兩個特定的電壓位準(zhǔn)中至少其一不是最接近用來讀取所述最低有效位數(shù)據(jù)頁中的至少一臨界電壓的電壓位準(zhǔn)；另外，于一實施例中，所述八個寫入電壓位準(zhǔn)依序分別為一第一電壓位準(zhǔn)、一第二電壓位準(zhǔn)、一第三電壓位準(zhǔn)、一第四電壓位準(zhǔn)、一第五電壓位準(zhǔn)、一第六電壓位準(zhǔn)、一第七電壓位準(zhǔn)、一第八電壓位準(zhǔn)，所述第一電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，I, I)、所述第二電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，O)、所述第三電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，O, O)、所述第四電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，O, O)、所述第五電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，1，O)、所述第六電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，I, I)、所述第七電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，O, I)、所述第八電壓位準(zhǔn)對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1,0, I)，且所述兩個特定的電壓位準(zhǔn)分別是第一電壓位準(zhǔn)以及第四電壓位準(zhǔn)。
[0009]根據(jù)本發(fā)明另一實施例，一種記憶裝置包含一閃存以及一控制器，其中所述閃存為一三層式儲存閃存，所述閃存中的每一個儲存單元以一浮柵晶體管來實現(xiàn)，每一個儲存單元支持八個寫入電壓位準(zhǔn)，且所述閃存中儲存一數(shù)據(jù)；所述控制器則是用以存取所述閃存；另外，在所述控制器第一次讀取所述閃存之前，所述閃存中的所述數(shù)據(jù)僅以所述八個寫入電壓位準(zhǔn)中的兩個特定電壓位儲存在所述閃存中。
[0010]根據(jù)本發(fā)明另一實施例，公開一種閃存，其中所述閃存為一三層式儲存閃存，所述閃存中的每一個儲存單元以一浮柵晶體管來實現(xiàn)，每一個儲存單元支持八個寫入電壓位準(zhǔn)，且所述閃存中儲存一數(shù)據(jù)；其中在所述閃存第一次被一內(nèi)存控制器讀取之前，所述閃存中的所述數(shù)據(jù)僅以所述八個寫入電壓位準(zhǔn)中的兩個特定電壓位儲存在所述閃存中。
【附圖說明】
[0011]圖1為根據(jù)本發(fā)明的第一實施例的一種記憶裝置100的示意圖。
[0012]圖2為根據(jù)本發(fā)明的第二實施例的閃存120中一區(qū)塊的示意圖。
[0013]圖3為數(shù)據(jù)頁(PO?P(3N-1))中多個寫入電壓位準(zhǔn)LI?L8以及多個臨界電壓Vtl?Vt7的示意圖。
[0014]圖4為根據(jù)本發(fā)明的第三實施例將ISP碼寫入至閃存120的方法的流程圖。
[0015]圖5為隨機(jī)數(shù)據(jù)產(chǎn)生器510根據(jù)ISP碼產(chǎn)生一組虛擬亂碼位序列的示意圖。
[0016]圖6所示為浮柵晶體管只會被程序化為兩個特定的電壓位準(zhǔn)LI與L4的示意圖。
[0017]其中，附圖標(biāo)記說明如下:
[0018]100記憶裝置
[0019]110內(nèi)存控制器
[0020]112微處理器
[0021]112C程序代碼
[0022]112M只讀存儲器
[0023]114控制邏輯
[0024]116緩沖存儲器
[0025]118接口邏輯
[0026]120閃存
[0027]200區(qū)塊
[0028]202浮柵晶體管
[0029]510隨機(jī)數(shù)據(jù)產(chǎn)生器
[0030]PO ?P(3N_1)數(shù)據(jù)頁
[0031]WLO?WLN 字符線
[0032]400 ?404 步驟
[0033]LI?L8電壓位準(zhǔn)
[0034]Vtl?Vt7 臨界電壓
【具體實施方式】
[0035]請參考圖1，圖1為依據(jù)本發(fā)明的第一實施例的一種記憶裝置100的示意圖，其中本實施例的記憶裝置100尤其為可攜式記憶裝置(例如:符合SD/MMC、CF、MS、XD標(biāo)準(zhǔn)的記憶卡)。記憶裝置100包含一閃存(Flash Memory) 120以及一控制器,所述控制器可為一內(nèi)存控制器110，且用來存取閃存120。根據(jù)本實施例，內(nèi)存控制器110包含一微處理器112、一只讀存儲器(Read Only Memory，ROM) 112M、一控制邏輯114、一緩沖存儲器116、與一接口邏輯118。只讀存儲器用來儲存一程序代碼112C，而微處理器112則用來執(zhí)行程序代碼112C以控制對閃存120的存取(Access)。
[0036]在典型狀況下，閃存120包含多個區(qū)塊(Block)，而所述控制器(例如:通過微處理器112執(zhí)行程序代碼112C的內(nèi)存控制器110)對閃存120進(jìn)行復(fù)制、抹除、合并數(shù)據(jù)等運作以區(qū)塊為單位來進(jìn)行復(fù)制、抹除、合并數(shù)據(jù)。另外，一區(qū)塊可記錄特定數(shù)量的數(shù)據(jù)頁(Page)，其中所述控制器(例如:通過微處理器112執(zhí)行程序代碼112C的內(nèi)存控制器110)對閃存120進(jìn)行寫入數(shù)據(jù)的運作是以數(shù)據(jù)頁為單位來進(jìn)行寫入。
[0037]實作上，通過微處理器112執(zhí)行程序代碼112C的內(nèi)存控制器110可利用其本身內(nèi)部的組件來進(jìn)行諸多控制運作，例如:利用控制邏輯114來控制閃存120的存取運作(尤其是對至少一區(qū)塊或至少一數(shù)據(jù)頁的存取運作)、利用緩沖存儲器116進(jìn)行所需的緩沖處理、以及利用接口邏輯118來與一主裝置(Host Device)溝通。
[0038]請參考圖2，圖2為根據(jù)本發(fā)明的第二實施例的閃存120中一區(qū)塊200的示意圖。如圖2所示，區(qū)塊200為三層式儲存(TLC)架構(gòu)，亦即區(qū)塊200具有N條字符線WLO?WLN，每一條字符線可構(gòu)成三個數(shù)據(jù)頁,故區(qū)塊200共包含有3*N個數(shù)據(jù)頁(PO?P(3N-1))。圖2中的每一個儲存單元(亦即每一個浮柵晶體管202)可以儲存三個位，即包含最低有效位(lea