st significant bit, LSB)、中間有效位(central significant bit, CSB)與最高有效位(most significantbit, MSB)的三個(gè)位；而每一條字符線WLO?WLN上的多個(gè)儲存單元所儲存的最低有效位構(gòu)成了所述字符線對應(yīng)的第一個(gè)數(shù)據(jù)頁、所儲存的中間有效位構(gòu)成了所述字符線對應(yīng)的第二個(gè)數(shù)據(jù)頁、以及所儲存的最高有效位構(gòu)成了所述字符線對應(yīng)的第三個(gè)數(shù)據(jù)頁。
[0039]詳細(xì)來說，請參考圖3，圖3為數(shù)據(jù)頁(PO?P(3N-1))中多個(gè)寫入電壓位準(zhǔn)LI?L8以及多個(gè)臨界電壓Vtl?Vt7的示意圖。如圖3所示，每個(gè)浮柵晶體管202可以被程序化(programmed)為具有電壓位準(zhǔn)LI (亦即(MSB, CSB, LSB) = (I, I, I))、電壓位準(zhǔn)L2 (亦即(MSB, CSB, LSB) = (I, 1,0),電壓位準(zhǔn) L3 (亦即(MSB, CSB, LSB) = (1,0,0),電壓位準(zhǔn) L4 (亦即(MSB, CSB, LSB) = (0，0，O)、電壓位準(zhǔn) L5 (亦即(MSB, CSB, LSB) = (0,1，O)、電壓位準(zhǔn)L6 (亦即(MSB, CSB, LSB) = (O, I, I)、電壓位準(zhǔn) L7 (亦即(MSB, CSB, LSB) = (O, O, I)或是電壓位準(zhǔn) L8 (亦即(MSB, CSB, LSB) = (I, 0，I))。
[0040]當(dāng)內(nèi)存控制器110需要讀取浮柵晶體管202中的最低有效位(LSB)時(shí)，內(nèi)存控制器110會使用臨界電壓Vtl與Vt5去讀取浮柵晶體管202，并根據(jù)浮柵晶體管202的導(dǎo)通狀態(tài)(是否有電流產(chǎn)生)來判斷最低有效位是“I”或是“O”。在本實(shí)施例中，當(dāng)內(nèi)存控制器110使用臨界電壓Vt5施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202會導(dǎo)通，且/或當(dāng)內(nèi)存控制器110使用臨界電壓Vtl施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202不會導(dǎo)通時(shí)，則表示最低有效位是“I”;而當(dāng)內(nèi)存控制器110使用臨界電壓Vt5施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202不會導(dǎo)通，但是當(dāng)內(nèi)存控制器110使用臨界電壓Vtl施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202會導(dǎo)通時(shí)，則表示最低有效位是“O”。
[0041]當(dāng)內(nèi)存控制器110需要讀取浮柵晶體管202中的中間有效位(CSB)時(shí)，內(nèi)存控制器110會使用臨界電壓Vt2、Vt4與Vte去讀取浮柵晶體管202，并根據(jù)浮柵晶體管202的導(dǎo)通狀態(tài)(是否有電流產(chǎn)生)來判斷中間有效位是“I”或是“O”。在本實(shí)施例中，當(dāng)內(nèi)存控制器110使用臨界電壓Vt2施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202不會導(dǎo)通時(shí)，則表示中間有效位是“I” ；當(dāng)內(nèi)存控制器110使用臨界電壓Vt4施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202不會導(dǎo)通，但是當(dāng)內(nèi)存控制器110使用臨界電壓Vt2施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202會導(dǎo)通時(shí)，則表示中間有效位是“O”;當(dāng)內(nèi)存控制器110使用臨界電壓Vt6施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202不會導(dǎo)通，但是當(dāng)內(nèi)存控制器110使用臨界電壓Vt4施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202會導(dǎo)通時(shí)，則表示中間有效位也是“I” ；當(dāng)內(nèi)存控制器110使用臨界電壓Vte施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202會導(dǎo)通時(shí)，則表示中間有效位是“O”。
[0042]當(dāng)內(nèi)存控制器110需要讀取浮柵晶體管202中的最高有效位(MSB)時(shí)，內(nèi)存控制器110會使用臨界電壓Vt3與Vt7去讀取浮柵晶體管202，并根據(jù)浮柵晶體管202的導(dǎo)通狀態(tài)(是否有電流產(chǎn)生)來判斷最高有效位是“I”或是“O”。在本實(shí)施例中，當(dāng)內(nèi)存控制器110使用臨界電壓Vt7施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202會導(dǎo)通，且/或當(dāng)內(nèi)存控制器110使用臨界電壓Vt3施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202不會導(dǎo)通時(shí)，則表示最高有效位是“I”;而當(dāng)內(nèi)存控制器110使用臨界電壓Vt7施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202不會導(dǎo)通，但是當(dāng)內(nèi)存控制器110使用臨界電壓Vt3施加在浮柵晶體管202的柵極時(shí)浮柵晶體管202會導(dǎo)通時(shí)，則表示最高有效位是“O”。
[0043]在閃存120被制作于記憶裝置100之前，閃存供貨商會先將ISP碼寫入至閃存120的第一個(gè)數(shù)據(jù)頁中，此ISP碼是用來儲存閃存的一些基本信息，例如廠商名稱、閃存格式(例如單層式儲存、多層式儲存或是三層式儲存)…等等，而當(dāng)內(nèi)存控制器110第一次讀取閃存120時(shí)，內(nèi)存控制器110會先讀取此ISP碼以獲得所需的信息，之后才能對閃存120進(jìn)行讀取寫入等操作。
[0044]請參考圖4，圖4為根據(jù)本發(fā)明的第三實(shí)施例將ISP碼寫入至閃存120的方法的流程圖。圖4的流程可以在晶圓階段(wafer stage)執(zhí)行，亦即在晶圓切割成閃存芯片之前執(zhí)行，或是在封裝階段執(zhí)行。參考圖4，流程敘述如下。
[0045]在步驟400，流程開始。在步驟402中，使用一隨機(jī)數(shù)據(jù)產(chǎn)生器來逐位地調(diào)整欲寫入閃存120的數(shù)據(jù)(在本實(shí)施例為ISP碼，以下敘述均以ISP碼為例說明)以產(chǎn)生一虛擬亂碼位序列，其中所述隨機(jī)數(shù)據(jù)產(chǎn)生器可以使用硬件或是軟件來實(shí)現(xiàn)。在本實(shí)施例中，所述虛擬亂碼位序列是準(zhǔn)備寫入到閃存120的第一個(gè)區(qū)塊的第一個(gè)數(shù)據(jù)頁中最低有效位頁(LSBpage)中(例如位于圖2所示的字符線WLO上的浮柵晶體管的最低有效位頁)。
[0046]接著，在步驟404中，根據(jù)所述虛擬亂碼位序列中的每一個(gè)位來產(chǎn)生相對應(yīng)的最低有效位、中間有效位以及最高有效位，并將所產(chǎn)生的多個(gè)最低有效位、中間有效位以及最高有效位寫入至圖2所示的字符線WL0。在本實(shí)施例中，是將所述虛擬亂碼位序列中的每一個(gè)位同時(shí)作為最低有效位、中間有效位以及最高有效位，并寫入至圖2所示的字符線WLO0具體來說，請參考圖5以及圖6，ISP碼經(jīng)由隨機(jī)數(shù)據(jù)產(chǎn)生器510后產(chǎn)生一組虛擬亂碼位序列，而這一組虛擬亂碼位序列的每一個(gè)位會同時(shí)作為最低有效位、中間有效位以及最高有效位，而由于最低有效位、中間有效位以及最高有效位這三者是相同的數(shù)值，因此，圖2所示的字符線WLO上的每個(gè)浮柵晶體管202只會被程序化為具有電壓位準(zhǔn)LI (亦即(MSB, CSB, LSB) = (I, I, I))或是具有電壓位準(zhǔn) L4(亦即(MSB, CSB, LSB) = (0，0，0))，而不會被程序化為具有其他的電壓位準(zhǔn)。
[0047]換句話來說明以上圖4所示的流程圖，上述圖4的流程可視為將ISP碼經(jīng)由隨機(jī)數(shù)據(jù)產(chǎn)生器510后產(chǎn)生一組虛擬亂碼位序列后儲存在最低有效位頁中，而為了將虛擬亂碼位序列以特定的兩個(gè)電壓位準(zhǔn)(亦即上述的LI與L4)寫入到最低有效位頁中，針對虛擬亂碼位序列的每一個(gè)位，需要另外產(chǎn)生中間有效位以及最高有效位，以正確地寫入至圖2所示的字符線WLO上的每個(gè)浮柵晶體管中。更詳細(xì)來說，假設(shè)虛擬亂碼位序列為“11001…”，則隨機(jī)數(shù)據(jù)產(chǎn)生器510會先產(chǎn)生最低有效位、中間有效位以及最高有效位為(1，I, I)的數(shù)據(jù)，并將圖2所示的字符線WLO上的第一個(gè)浮柵晶體管程序化為具有電壓位準(zhǔn)LI ;接著，隨機(jī)數(shù)據(jù)產(chǎn)生器510會先產(chǎn)生最低有效位、中間有效位以及最高有效位為(1，I, I)的數(shù)據(jù)，并將圖2所示的字符線WLO上的第二個(gè)浮柵晶體管程序化為具有電壓位準(zhǔn)LI ;接著，隨機(jī)數(shù)據(jù)產(chǎn)生器510會先產(chǎn)生最低有效位、中間有效位以及最高有效位為(0，0，0)的數(shù)據(jù)，并將圖2所示的字符線WLO上的第三個(gè)浮柵晶體管程序化為具有電壓位準(zhǔn)L4;接著，隨機(jī)數(shù)據(jù)產(chǎn)生器510會先產(chǎn)生最低有效位、中間有效位以及最高有效位為(0，O, O)的數(shù)據(jù)，并將圖2所示的字符線WLO上的第四個(gè)浮柵晶體管程序化為具有電壓位準(zhǔn)L4;接著，隨機(jī)數(shù)據(jù)產(chǎn)生器510會先產(chǎn)生最低有效位、中間有效位以及最高有效位為(1，1，D的數(shù)據(jù)，并將圖2所示的字符線WLO上的第五個(gè)浮柵晶體管程序化為具有電壓位準(zhǔn)LI…以此類推，直到虛擬亂碼位序列全部寫入至閃存120中為止。
[0048]如圖6所示，由于圖2所示的字符線WLO上的每個(gè)浮柵晶體管202只會被程序化為具有電壓位準(zhǔn)LI (亦即(MSB, CSB, LSB) = (I, I, I))或是具有電壓位準(zhǔn)L4，因此，當(dāng)后續(xù)閃存120被封裝并組裝成記憶裝置100之后，即使電壓位準(zhǔn)L4發(fā)生漂移現(xiàn)象而往右漂移到電壓位準(zhǔn)L5，內(nèi)存控制器110使用臨界電壓Vtl與Vt5來讀取字符線WLO上的浮柵晶體管時(shí)也不會發(fā)生讀取錯(cuò)誤。
[0049]如上所述，相較于現(xiàn)有技術(shù)中浮柵晶體管可被程序化為任一個(gè)電壓位準(zhǔn)LI?L8，本發(fā)明在將ISP碼寫入至浮柵晶體管時(shí)只會使用兩個(gè)特定電壓位準(zhǔn)LI與L4，如此一來，寫入至閃存120的ISP碼具有較佳的噪聲邊限，而使得后續(xù)內(nèi)存控制器110在讀取閃存120的ISP碼時(shí)具有較佳的正確性。
[0050]此外，上述圖5及圖6所描述的僅為一范例說明，而并非是本發(fā)明的限制，在本發(fā)明的其他實(shí)施例中，最低有效位、中間有效位以及最高有效位相對應(yīng)于電壓位準(zhǔn)LI?L8的編碼方式可以采用其他任意適合的編碼方式，且浮柵晶體管被程序化的兩個(gè)特定電壓位準(zhǔn)也不一定是LI與L4，只要在寫入ISP碼的過程中浮柵晶體管只會被程