序化為兩個特定的電壓位準，且這兩個特定的電壓位準中至少其一并不是最接近臨界電壓的電壓位準，在不違背本發(fā)明的精神下，ISP碼可以由其他方式寫入至閃存120中(例如兩個特定電壓位準可以是LI與L3)，而這些變化均應(yīng)屬于本發(fā)明的范疇。
[0051]此外，在內(nèi)存控制器110在讀取閃存120的ISP碼并進行初始化之后，閃存120中用來儲存ISP碼的數(shù)據(jù)頁可以被抹除，而其上的浮柵晶體管可以重新被程序化為具有任一個電壓位準LI?L8。
[0052]簡要歸納本發(fā)明，在本發(fā)明所公開的將數(shù)據(jù)寫入至閃存的方法中，由于閃存中的浮柵晶體管只會被程序化為兩個特定的電壓位準，且這兩個特定的電壓位準中至少其一并不是最接近臨界電壓的電壓位準，因此，所寫入的數(shù)據(jù)會具有較佳的噪聲邊限，而使得后續(xù)內(nèi)存控制器I1在讀取閃存120的數(shù)據(jù)時具有較佳的正確性。
[0053]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種將數(shù)據(jù)寫入至閃存的方法，其特征在于，所述閃存為三層式儲存閃存，所述閃存中的每一個儲存單元以一個浮柵晶體管來實現(xiàn)，每一個儲存單元支持八個寫入電壓位準，所述方法包含: 逐位地調(diào)整所述數(shù)據(jù)以產(chǎn)生虛擬亂碼位序列；以及 僅以所述八個寫入電壓位準中的兩個特定電壓位準將所述虛擬亂碼位序列寫入至所述閃存中。
2.如權(quán)利要求1所述的將數(shù)據(jù)寫入至閃存的方法，其特征在于，所述虛擬亂碼位序列被寫入至所述閃存中一區(qū)塊的一最低有效位數(shù)據(jù)頁中，且所述兩個特定的電壓位準中至少其一不是最接近用來讀取所述最低有效位數(shù)據(jù)頁中的至少一臨界電壓的電壓位準。
3.如權(quán)利要求2所述的將數(shù)據(jù)寫入至閃存的方法，其特征在于，所述八個寫入電壓位準依序分別為第一電壓位準、第二電壓位準、第三電壓位準、第四電壓位準、第五電壓位準、第六電壓位準、第七電壓位準、第八電壓位準，所述第一電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，I)、所述第二電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，O)、所述第三電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，O，O)、所述第四電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，O, O)、所述第五電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，1，O)、所述第六電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，I, I)、所述第七電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，O, I)、所述第八電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1,0, I)，且所述兩個特定的電壓位準分別是第一電壓位準以及第四電壓位準。
4.如權(quán)利要求1所述的將數(shù)據(jù)寫入至閃存的方法，其特征在于，還包含: 根據(jù)所述虛擬亂碼位序列中的每一個位來產(chǎn)生相對應(yīng)的一最低有效位、一中間有效位以及一最聞有效位；以及 僅以所述八個寫入電壓位準中的所述兩個特定電壓位準將所述虛擬亂碼位序列寫入至所述閃存中的步驟包含: 根據(jù)所述虛擬亂碼位序列中的每一個位所產(chǎn)生的相對應(yīng)的所述最低有效位、所述中間有效位以及所述最高有效位，以將所述虛擬亂碼位序列寫入至所述閃存中。
5.如權(quán)利要求4所述的將數(shù)據(jù)寫入至閃存的方法，其特征在于，根據(jù)所述虛擬亂碼位序列中的每一個位來產(chǎn)生相對應(yīng)的所述最低有效位、所述中間有效位以及所述最高有效位的步驟包含: 直接以所述虛擬亂碼位序列中的每一個位來作為相對應(yīng)的所述最低有效位、所述中間有效位以及所述最聞有效位。
6.如權(quán)利要求5所述的將數(shù)據(jù)寫入至閃存的方法，其特征在于，所述八個寫入電壓位準依序分別為第一電壓位準、第二電壓位準、第三電壓位準、第四電壓位準、第五電壓位準、第六電壓位準、第七電壓位準、第八電壓位準，所述第一電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，I)、所述第二電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，O)、所述第三電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，0，O)、所述第四電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，O, O)、所述第五電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，1，O)、所述第六電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，I, I)、所述第七電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，O, I)、所述第八電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1,0, I)，且所述兩個特定的電壓位準分別是第一電壓位準以及第四電壓位準。
7.如權(quán)利要求1所述的將數(shù)據(jù)寫入至閃存的方法，其特征在于，將所述虛擬亂碼位序列寫入至所述閃存的步驟是在晶圓階段進行。
8.如權(quán)利要求1所述的將數(shù)據(jù)寫入至閃存的方法，其特征在于，將所述虛擬亂碼位序列寫入至所述閃存的步驟是在封裝階段進行。
9.一種記憶裝置，其特征在于，包含: 一閃存，其中所述閃存為三層式儲存閃存，所述閃存中的每一個儲存單元以一個浮柵晶體管來實現(xiàn)，每一個儲存單元支持八個寫入電壓位準，且所述閃存中儲存一數(shù)據(jù)；以及 一內(nèi)存控制器，用以存取所述閃存； 其中在所述內(nèi)存控制器第一次讀取所述閃存之前，所述閃存中的所述數(shù)據(jù)僅以所述八個寫入電壓位準中的兩個特定電壓位儲存在所述閃存中。
10.如權(quán)利要求9所述的記憶裝置，其特征在于，所述數(shù)據(jù)為一系統(tǒng)內(nèi)部程序代碼。
11.如權(quán)利要求9所述的記憶裝置，其特征在于，所述八個寫入電壓位準依序分別為第一電壓位準、第二電壓位準、第三電壓位準、第四電壓位準、第五電壓位準、第六電壓位準、第七電壓位準、第八電壓位準，所述第一電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，I)、所述第二電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，O)、所述第三電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，O, O)、所述第四電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，O, O)、所述第五電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，1，O)、所述第六電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，I, I)、所述第七電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，0，I)、所述第八電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1,0, I)，且所述兩個特定的電壓位準分別是第一電壓位準以及第四電壓位準。
12.—種閃存，其特征在于，所述閃存為三層式儲存閃存，所述閃存中的每一個儲存單元以一個浮柵晶體管來實現(xiàn)，每一個儲存單元支持八個寫入電壓位準，且所述閃存中儲存一數(shù)據(jù)；其中在所述閃存第一次被一內(nèi)存控制器讀取之前，所述閃存中的所述數(shù)據(jù)僅以所述八個寫入電壓位準中的兩個特定電壓位儲存在所述閃存中。
13.如權(quán)利要求12所述的閃存，其特征在于，所述數(shù)據(jù)為一系統(tǒng)內(nèi)部程序代碼。
14.如權(quán)利要求12所述的閃存，其特征在于，所述八個寫入電壓位準依序分別為第一電壓位準、第二電壓位準、第三電壓位準、第四電壓位準、第五電壓位準、第六電壓位準、第七電壓位準、第八電壓位準，所述第一電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，I, I)、所述第二電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，1，O)、所述第三電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1，O, O)、所述第四電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，O, O)、所述第五電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(0，1，O)、所述第六電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，I, I)、所述第七電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(O，O，I)、所述第八電壓位準對應(yīng)的最高有效位、中間有效位以及最低有效位分別為(1,0, I)，且所述兩個特定的電壓位準分別是第一電壓位準以及第四電壓位準。
【專利摘要】本發(fā)明公開了一種將一數(shù)據(jù)寫入至一閃存的方法及相關(guān)的記憶裝置與閃存，其中所述閃存為一三層式儲存閃存，所述閃存中的每一個儲存單元以一浮柵晶體管來實現(xiàn)，每一個儲存單元支持八個寫入電壓位準，且所述方法包含：逐位地調(diào)整所述數(shù)據(jù)以產(chǎn)生一虛擬亂碼位序列；以及僅以所述八個寫入電壓位準中的兩個特定電壓位準將所述虛擬亂碼位序列寫入至所述閃存中。本發(fā)明可以使得寫入的數(shù)據(jù)具有較佳的噪聲邊限。
【IPC分類】G11C16-10, G11C16-06
【公開號】CN104835526
【申請?zhí)枴緾N201410174843
【發(fā)明人】楊宗杰
【申請人】慧榮科技股份有限公司
【公開日】2015年8月12日
【申請日】2014年4月28日
【公告號】US20150228332