含雙電力線的靜態(tài)隨機(jī)存取存儲(chǔ)器件及其位線預(yù)充電方法
【專利摘要】提供一種包含雙電力線的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件及其位線預(yù)充電方法。存儲(chǔ)單元被供應(yīng)有第一驅(qū)動(dòng)電壓。位線對(duì)連接到存儲(chǔ)單元。感應(yīng)放大器連接到位線對(duì)。感應(yīng)放大器被供應(yīng)有低于第一驅(qū)動(dòng)電壓的第二驅(qū)動(dòng)電壓?？刂七壿嫃牡谝或?qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓選擇預(yù)充電電壓，將位線對(duì)預(yù)充電到預(yù)充電電壓并且將預(yù)充電電壓調(diào)整到目標(biāo)電壓。
【專利說明】含雙電力線的靜態(tài)隨機(jī)存取存儲(chǔ)器件及其位線預(yù)充電方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年8月30日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)第10-2013-0104369號(hào)的優(yōu)先權(quán)，其公開內(nèi)容通過引用全面合并于此。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思涉及一種包括雙電力線的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件及其位線預(yù)充電方法。

【背景技術(shù)】
[0004]移動(dòng)設(shè)備包括片上系統(tǒng)(SoC)器件以降低移動(dòng)設(shè)備的大小。SoC器件包括諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元的許多功能單元。這種SRAM單元被用作SoC器件中的高速緩存或緩存存儲(chǔ)器。為了降低電力消耗，低驅(qū)動(dòng)電壓被用于移動(dòng)設(shè)備。當(dāng)SoC中的SRAM單元使用低驅(qū)動(dòng)電壓被供電時(shí)，SRAM單元中的存儲(chǔ)單元可能是不穩(wěn)定的，并且由于較慢的感應(yīng)操作導(dǎo)致SRAM單元難以高速操作。SRAM單元可以封裝在獨(dú)立器件中，并且合并到移動(dòng)設(shè)備和/或各種計(jì)算系統(tǒng)中。


【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件。存儲(chǔ)單元被供應(yīng)有第一驅(qū)動(dòng)電壓。位線對(duì)連接到存儲(chǔ)單元。感應(yīng)放大器連接到位線對(duì)。感應(yīng)放大器被供應(yīng)有低于第一驅(qū)動(dòng)電壓的第二驅(qū)動(dòng)電壓?？刂七壿嫃牡谝或?qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓中選擇預(yù)充電電壓，將位線對(duì)預(yù)充電到預(yù)充電電壓并且將預(yù)充電電壓調(diào)整到目標(biāo)電壓。
[0006]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供一種在SRAM器件中執(zhí)行位線預(yù)充電方法的方法。向存儲(chǔ)單元提供第一驅(qū)動(dòng)電壓。向感應(yīng)放大器提供第二驅(qū)動(dòng)電壓。第二驅(qū)動(dòng)電壓低于第一驅(qū)動(dòng)電壓。第一驅(qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓中的一個(gè)被選為預(yù)充電電壓。預(yù)充電電壓被提供給連接到存儲(chǔ)單元的位線對(duì)。在感應(yīng)操作開始之前將預(yù)充電電壓調(diào)整為目標(biāo)電壓。
[0007]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件。SRAM器件包括存儲(chǔ)單元，其連接到位線對(duì)并且被電供應(yīng)有第一驅(qū)動(dòng)電壓。預(yù)充電電壓源電耦接到位線對(duì)的一端。感應(yīng)放大器電耦接到位線對(duì)相對(duì)端。感應(yīng)放大器被供應(yīng)有低于第一驅(qū)動(dòng)電壓的第二驅(qū)動(dòng)電壓?？刂七壿嬁刂祁A(yù)充電電壓源從而在感應(yīng)放大器開始感應(yīng)操作之前將位線對(duì)預(yù)充電到目標(biāo)電壓。

【專利附圖】

【附圖說明】
[0008]通過參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例性實(shí)施例，本發(fā)明構(gòu)思的這些及其他特征將變得更加清楚，在附圖中:
[0009]圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的框圖；
[0010]圖2A和圖2B是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM的電路圖；
[0011]圖3A和圖3B是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖2A或圖2B的電力開關(guān)的操作的波形圖；
[0012]圖4是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的預(yù)充電電路的電路圖；
[0013]圖5是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的、圖4中的SRAM器件的位線預(yù)充電操作的波形圖；
[0014]圖6是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM的電路圖；
[0015]圖7是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的、圖6中的SRAM器件的位線預(yù)充電操作的波形圖；
[0016]圖8是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM的電路圖；
[0017]圖9是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM的電路圖；
[0018]圖10是示出圖9中的SRAM器件的位線預(yù)充電操作的電壓波形圖；
[0019]圖11是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖；
[0020]圖12是示出圖11中的SRAM器件的位線預(yù)充電操作的電壓波形圖；
[0021]圖13是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖；
[0022]圖14是示出圖13中的SRAM器件的感應(yīng)操作的波形圖；
[0023]圖15是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖；
[0024]圖16是示出圖15中的SRAM器件的感應(yīng)操作的波形圖；
[0025]圖17是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖；
[0026]圖18是示出圖17中的SRAM器件的位線預(yù)充電操作的電壓波形圖；
[0027]圖19是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖；
[0028]圖20是示出圖19中的SRAM器件的位線預(yù)充電操作的波形圖；以及
[0029]圖21是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的便攜式終端的框圖。

【具體實(shí)施方式】
[0030]下面，參考附圖詳細(xì)描述本發(fā)明構(gòu)思的示例性實(shí)施例。然而，本發(fā)明構(gòu)思可以以許多不同的形式來具體實(shí)現(xiàn)，不應(yīng)被解釋為局限于此出闡述的實(shí)施例。在附圖中，為清楚起見，可以夸大層和區(qū)域的厚度。還將會(huì)理解，當(dāng)一個(gè)層被稱為“在”另一元件或襯底“之上”時(shí)，它可以直接在其他元件或襯底上，或者也可以存在居間的層。還將會(huì)理解，當(dāng)一個(gè)元件被稱為“耦接到”或“連接到”另一元件時(shí)，它可以直接耦接或連接到其他元件，或者也可以存在居間的元件。遍及說明書和附圖，類似參考標(biāo)記可以指代類似元件?！捌骷笨梢灾傅氖瞧舷到y(tǒng)(SoC)器件和/或獨(dú)立器件中的功能單元。
[0031]圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的框圖。SRAM器件100包括單元陣列110、外圍電路120和控制邏輯130。
[0032]單元陣列110包括連接到字線WL和位線BL的存儲(chǔ)單元。每個(gè)存儲(chǔ)單元通過字線和位線被訪問。通過字線選擇的每個(gè)存儲(chǔ)單元連接到位線對(duì)BL和BLB。每個(gè)存儲(chǔ)單元包括鎖存電路和通路晶體管，該通路晶體管的柵極電壓相應(yīng)于字線的電壓。在感應(yīng)操作期間，位線對(duì)BL和BLB之間的電壓差根據(jù)存儲(chǔ)在鎖存電路中的數(shù)據(jù)而發(fā)展(develop)。通過感應(yīng)位線對(duì)BL和BLB之間的電壓差來確定數(shù)據(jù)。包括在單元陣列110中的存儲(chǔ)單元的鎖存電路被供應(yīng)有第一驅(qū)動(dòng)電壓VDDCE，從而維持存儲(chǔ)單元的鎖存電路的數(shù)據(jù)。
[0033]外圍電路120包括用于驅(qū)動(dòng)單元陣列110的字線WL和位線BL的控制電路。例如，外圍電路120包括用于選擇單元陣列110的字線WL的行解碼器。外圍電路120包括用于檢測(cè)連接到被選擇的行的存儲(chǔ)單元的位線對(duì)之間的電壓差的感應(yīng)放大器以及用于通過位線對(duì)寫入數(shù)據(jù)的寫驅(qū)動(dòng)器。
[0034]外圍電路120包括用于對(duì)讀操作中選擇的存儲(chǔ)單元的位線對(duì)進(jìn)行預(yù)充電的預(yù)充電電路。預(yù)充電電路根據(jù)控制邏輯130的控制來預(yù)充電位線對(duì)。外圍電路120使用第二驅(qū)動(dòng)電壓VDDPE預(yù)充電位線。外圍電路120還包括各種組件，諸如用于將位線調(diào)整到目標(biāo)電壓VBL_opt或調(diào)整到高于預(yù)定電壓VBL_low的電平的上拉/下拉電路、移位電路、等等。這將參照以下實(shí)施例更充分地描述。
[0035]控制邏輯130監(jiān)控第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE的電平。當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE的電平低于預(yù)定電壓時(shí)，控制邏輯130在位線對(duì)上執(zhí)行預(yù)充電電壓控制操作，從而預(yù)充電電壓被控制為高于預(yù)定電壓(例如，最小預(yù)充電電壓)。例如，當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE低于預(yù)定電壓時(shí)，雖然第二驅(qū)動(dòng)電壓VDDPE低于預(yù)定值，但是控制邏輯130將位線的預(yù)充電電壓調(diào)整到目標(biāo)電壓VBL_opt。
[0036]預(yù)定電壓可以是最小預(yù)充電電壓，低于該最小預(yù)充電電壓，感應(yīng)放大器不能在讀操作中檢測(cè)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。目標(biāo)電壓可以是其電壓電平高于預(yù)定電壓的預(yù)充電電壓，并且在第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間。當(dāng)位線對(duì)BL和BLB利用目標(biāo)電壓被預(yù)充電時(shí)，感應(yīng)放大器可以檢測(cè)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)而不考慮供應(yīng)給外圍電路120的第二驅(qū)動(dòng)電壓VDDPE中的電壓電平。
[0037]根據(jù)示例性實(shí)施例，目標(biāo)電壓被提供給預(yù)充電位線對(duì)BL和BLB，而不考慮第二驅(qū)動(dòng)電壓VDDPE中的電壓電平。第二驅(qū)動(dòng)電壓VDDPE被提供給SRAM器件100的外圍電路120。因此，當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE降低到用于預(yù)充電操作的預(yù)定電壓以下時(shí)，使用雙電源方案的SRAM器件100可以確保讀操作容限。
[0038]圖2A和圖2B是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖。參照?qǐng)D2A，SRAM器件100包括電平檢測(cè)器132和電力開關(guān)121。電平檢測(cè)器132包括在圖1的控制邏輯130中。SRAM器件100還包括存儲(chǔ)單元112、預(yù)充電/均衡電路122a以及感應(yīng)放大器124。這里，電力開關(guān)121、預(yù)充電/均衡電路122a以及感應(yīng)放大器124包括在圖1的外圍電路120中。然而，應(yīng)該理解的是，上述組件包括在外圍電路120或控制邏輯130中。
[0039]存儲(chǔ)單元112是四個(gè)晶體管形成的I端口 SRAM單元。存儲(chǔ)單元112包括由P型金屬氧化物半導(dǎo)體(PMOS)晶體管Pl和N型金屬氧化物半導(dǎo)體(NMOS)晶體管NI形成的第一反相器。存儲(chǔ)單元112還包括由PMOS晶體管P2和NMOS晶體管N2形成的第二反相器。第一反相器的輸出節(jié)點(diǎn)連接到第二反相器的輸入節(jié)點(diǎn)，并且第二反相器的輸出節(jié)點(diǎn)連接到第一反相器的輸入節(jié)點(diǎn)。存儲(chǔ)單元112通過通路晶體管PTl和PT2連接到位線和字線。通路晶體管PTl和PT2的柵極連接到字線WL。當(dāng)選擇電壓施加于字線WL時(shí)，通路晶體管PTl和PT2接通，并且由第一反相器和第二反相器形成的存儲(chǔ)單元112連接到位線對(duì)BL和BLB。
[0040]存儲(chǔ)單元112連接到作為單元電壓(cell voltage)的第一驅(qū)動(dòng)電壓VDDCE。例如，PMOS晶體管Pl和P2的公共源極節(jié)點(diǎn)被供應(yīng)有第一驅(qū)動(dòng)電壓VDDCE。因此，存儲(chǔ)單元112被供應(yīng)有相對(duì)較高的驅(qū)動(dòng)電壓VDDCE，而不考慮SRAM器件100的驅(qū)動(dòng)方式。
[0041 ] 預(yù)充電/均衡電路122a響應(yīng)于預(yù)充電控制信號(hào)PCHGB對(duì)位線對(duì)BL和BLB進(jìn)行預(yù)充電和均衡。預(yù)充電/均衡電路122a將從電力開關(guān)121提供的電壓傳送到位線對(duì)BL和BLB。此功能由PMOS晶體管P3和P4執(zhí)行。預(yù)充電/均衡電路122a將位線對(duì)BL和BLB的電平均衡為具有本質(zhì)上相同的電壓。通過經(jīng)由PMOS晶體管P5連接位線對(duì)BL和BLB來做出均衡。預(yù)充電/補(bǔ)償電路122a響應(yīng)于預(yù)充電控制信號(hào)PCHGB執(zhí)行預(yù)充電和均衡操作。
[0042]感應(yīng)放大器124檢測(cè)位線對(duì)BL和BLB之間的電壓差以在讀操作中讀取存儲(chǔ)在存儲(chǔ)單元112中的數(shù)據(jù)。感應(yīng)放大器124包括PMOS晶體管Pll和P12以及NMOS晶體管Nll和N12。感應(yīng)放大器124的輸出連接到反相器INV。例如，PMOS晶體管Pll的漏極(或NMOS晶體管Nll的漏極)連接到反相器INV的輸入。PMOS晶體管Pll和P12的柵極共同連接到PMOS晶體管P12的漏極(或NMOS晶體管N12的漏極)。NMOS晶體管Nll和N12的源極響應(yīng)于感應(yīng)放大器使能信號(hào)SAE通過選擇晶體管N13來選擇性地接地以用于激活感應(yīng)放大器124。例如，感應(yīng)放大器使能信號(hào)SAE被激活，NMOS晶體管Nll和N12的漏極根據(jù)位線對(duì)BL和BLB之間的電壓差以不同的速度通過選擇晶體管N13放電到地。因此，如果第二驅(qū)動(dòng)電壓VDDPE低于預(yù)定電壓，則感應(yīng)放大器124基于位線對(duì)BL和BLB之間的電壓差執(zhí)行感應(yīng)操作。
[0043]這里，感應(yīng)放大器124連接到作為電源電壓的第二驅(qū)動(dòng)電壓VDDPE。例如，第二驅(qū)動(dòng)電壓VDDPE共同供應(yīng)給PMOS晶體管Pll和P12的源極。第二驅(qū)動(dòng)電壓VDDPE的電壓電平可以根據(jù)SRAM器件100的操作模式而不同。例如，第二驅(qū)動(dòng)電壓VDDPE的電壓電平在高速操作模式中比低速操作模式中高。第二驅(qū)動(dòng)電壓VDDPE低于第一驅(qū)動(dòng)電壓VDDCE而不考慮這樣的操作模式。在高速模式操作中，第二驅(qū)動(dòng)電壓VDDPE增加，從而感應(yīng)放大器124更快地操作。在低速模式操作中，第二驅(qū)動(dòng)電壓VDDPE降低以減少感應(yīng)放大器124的電力消耗。然而，本發(fā)明構(gòu)思不局限于此，并且第一驅(qū)動(dòng)電壓VDDCE可以被用作感應(yīng)放大器124的電源電壓。
[0044]如果第二驅(qū)動(dòng)電壓VDDPE降低到預(yù)定電壓以下，則位線對(duì)BL和BLB的預(yù)充電電壓不足。在這種情況下，感應(yīng)放大器124檢測(cè)位線對(duì)BL和BLB之間的電壓差需要花費(fèi)很長(zhǎng)時(shí)間，或者如果操作較快，則感應(yīng)放大器124可能不正確地檢測(cè)位線對(duì)BL和BLB之間的電壓差。
[0045]電平檢測(cè)器132檢測(cè)第二驅(qū)動(dòng)電壓VDDPE是否低于預(yù)定電壓并且根據(jù)檢測(cè)結(jié)果生成選擇信號(hào)SEL。預(yù)定電壓可以是比第一驅(qū)動(dòng)電壓VDDCE低約250毫伏(mV)的電壓。電平檢測(cè)器132可以檢測(cè)第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間的差，并且如果這種差大于250mV,則電平檢測(cè)器132生成用于選擇第一驅(qū)動(dòng)電壓VDDCE的選擇信號(hào)SEL。否貝U，電平檢測(cè)器132生成用于選擇第二驅(qū)動(dòng)電壓VDDPE的選擇信號(hào)SEL?？商鎿Q地，電平檢測(cè)器可以比較第二驅(qū)動(dòng)電壓與預(yù)定電壓，并且如果第二驅(qū)動(dòng)電壓低于預(yù)定電壓，則電平檢測(cè)器132生成用于選擇第一驅(qū)動(dòng)電壓VDDCE的選擇信號(hào)SEL。否則，電平檢測(cè)器132生成用于選擇第二驅(qū)動(dòng)電壓VDDPE的選擇信號(hào)SEL。
[0046]電力開關(guān)121響應(yīng)于選擇信號(hào)SEL向預(yù)充電/均衡電路122a提供第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE中的一個(gè)。如果第二驅(qū)動(dòng)電壓VDDPE高于預(yù)定電壓(或者如果第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間的差小于約250mV)，則電力開關(guān)121向預(yù)充電/均衡電路122a提供第二驅(qū)動(dòng)電壓VDDPE。如果第二驅(qū)動(dòng)電壓VDDPE低于預(yù)定電壓(或者如果第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間的差大于約250mV)，則電力開關(guān)121向預(yù)充電/均衡電路122a提供第一驅(qū)動(dòng)電壓VDDCE。將參照?qǐng)D3A和圖3B詳細(xì)描述這種電壓關(guān)系。電力開關(guān)121包括PMOS晶體管P21和P22以及反相器INV。
[0047]利用電平檢測(cè)器132和電力開關(guān)121，位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓而不考慮第二驅(qū)動(dòng)電壓VDDPE。如果第二驅(qū)動(dòng)電壓VDDPE低于預(yù)定電壓，則電平檢測(cè)器132和電力開關(guān)121在預(yù)充電操作中使位線對(duì)BL和BLB利用高于預(yù)定電壓的目標(biāo)電壓預(yù)充電。如上所述，預(yù)定電壓被定義為使用感應(yīng)放大器124執(zhí)行讀操作所需的最小預(yù)充電電壓。
[0048]參照?qǐng)D2B，SRAM器件100包括響應(yīng)于選擇信號(hào)SEL選擇第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE中的一個(gè)的電力開關(guān)121。除了圖2B的SRAM器件100不包括如圖2A中所示的電平檢測(cè)器132之外，圖2B的SRAM器件100本質(zhì)上類似于圖2A的SRAM器件。為了描述的方便起見，以下將描述這種差別。
[0049]電力開關(guān)121響應(yīng)于選擇信號(hào)SEL向預(yù)充電/均衡電路122a提供第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE中的一個(gè)。可以基于SRAM器件100的操作模式生成選擇信號(hào)SEL。例如，如果SRAM器件100以低速操作模式操作，則選擇信號(hào)SEL是邏輯“1”，從而第二驅(qū)動(dòng)電壓VDDCE被選擇。如果SRAM器件100以高速操作模式操作，則選擇信號(hào)SEL是邏輯“0”，從而第一驅(qū)動(dòng)電壓VDDPE被選擇。SRAM器件100的操作模式可以由SRAM存儲(chǔ)控制器(未示出)確定?？商鎿Q地，SRAM器件100的操作模式可以存儲(chǔ)在控制邏輯130中。
[0050]圖3A和圖3B是示出電力開關(guān)121根據(jù)圖2A或圖2B中示出的選擇信號(hào)SEL的操作的波形圖。圖3A示出，例如，第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間的差Λ Vl小于約250毫伏，或第二驅(qū)動(dòng)電壓VDDPE高于預(yù)定電壓VBL_low。圖3B示出，例如，第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間的差Λ V2大于約250毫伏，或第二驅(qū)動(dòng)電壓VDDPE低于預(yù)定電壓VBL_low。本發(fā)明構(gòu)思不局限于此，并且第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE的電壓差可以變化。
[0051]參照?qǐng)D3A，因?yàn)榈谝或?qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間的差Λ Vl小于或等于預(yù)定差Λ Vref (例如，約250mV)，所以提供高電平的選擇信號(hào)SEL。例如，當(dāng)?shù)谝或?qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之間的差Λ Vl小于預(yù)定差Λ Vref時(shí)，圖2Α的電平檢測(cè)器132提供高電平的選擇信號(hào)SEL?？商鎿Q地，當(dāng)基于片上系統(tǒng)的操作模式提供選擇信號(hào)SEL時(shí)，在高速操作模式中提供高電平的選擇信號(hào)SEL，并且在低速操作模式中提供低電平的選擇信號(hào)SEL。
[0052]在當(dāng)預(yù)充電操作開始并且選擇信號(hào)具有高電平的TO處，電力開關(guān)121向位線對(duì)BL和BLB傳送第二驅(qū)動(dòng)電壓VDDPE。例如，如果預(yù)充電控制信號(hào)PCHGB變換為低電平，則預(yù)充電/均衡電路122a被激活，并且位線對(duì)BL和BLB預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE或接近第二驅(qū)動(dòng)電壓VDDPE的電平。
[0053]參照?qǐng)D3B,設(shè)置選擇信號(hào)SEL為低電平，并且選擇第一驅(qū)動(dòng)電壓VDDCE。比第二驅(qū)動(dòng)電壓VDDPE相對(duì)較高的第一驅(qū)動(dòng)電壓VDDCE用來預(yù)充電位線對(duì)?？商鎿Q地，如果基于SRAM器件的操作模式提供選擇信號(hào)SEL，則在低速操作模式中提供低電平的選擇信號(hào)SEL。位線對(duì)BL和BLB預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE或接近第一驅(qū)動(dòng)電壓VDDCE的電平。如果SRAM器件100包括在片上系統(tǒng)(SOC)器件中，則可以基于SoC器件操作模式確定SRAM器件100的操作模式。
[0054]在當(dāng)預(yù)充電操作開始的TO處，電力開關(guān)121向位線BL和BLB對(duì)傳送第一驅(qū)動(dòng)電壓VDDCE。例如，如果預(yù)充電控制信號(hào)PCHGB變換為低電平，則預(yù)充電/均衡電路122a被激活，并且位線對(duì)BL和BLB預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE或接近第一驅(qū)動(dòng)電壓VDDCE的電平。雖然第二驅(qū)動(dòng)電壓VDDPE低于預(yù)定電壓VBL_low，但是本發(fā)明構(gòu)思的預(yù)充電技術(shù)允許位線對(duì)BL和BLB利用高于預(yù)定電壓VBL_low的第一驅(qū)動(dòng)電壓VDDCE被預(yù)充電。
[0055]根據(jù)示例性實(shí)施例，基于第二驅(qū)動(dòng)電壓VDDPE的電壓電平選擇性地向供應(yīng)第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE以預(yù)充電位線對(duì)BL和BLB。例如，如果第二驅(qū)動(dòng)電壓VDDPE高于預(yù)定電壓VBL_low，則第二驅(qū)動(dòng)電壓VDDPE被供應(yīng)給預(yù)充電位線對(duì)BL和BLB ;如果第二驅(qū)動(dòng)電壓VDDPE等于或低于預(yù)定電壓VBL_low，則第一驅(qū)動(dòng)電壓VDDCE被供應(yīng)給預(yù)充電位線對(duì)BL和BLB。因此，當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE降低時(shí)減少讀取干擾，并且因此讀操作可以確保讀操作容限。
[0056]本發(fā)明構(gòu)思不局限于此，并且位線對(duì)BL和BLB可以預(yù)充電到各種電壓電平而不考慮驅(qū)動(dòng)電壓被供應(yīng)的方式。這將參照附圖詳細(xì)描述。
[0057]圖4是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖。參照?qǐng)D4，預(yù)充電/均衡電路122b、感應(yīng)放大器124和移位電路125包括在圖1的外圍電路120中。存儲(chǔ)單元112包括在圖1的存儲(chǔ)單元陣列110中。移位電路125用來在預(yù)充電操作期間調(diào)整位線對(duì)BL和BLB的預(yù)充電電壓。存儲(chǔ)單元112和感應(yīng)放大器124本質(zhì)上與圖2中示出的那些相同，并且因此省略其描述。
[0058]預(yù)充電/均衡電路122b包括響應(yīng)于預(yù)充電控制信號(hào)PCHG向位線對(duì)BL和BLB提供第二驅(qū)動(dòng)電壓VDDPE的PMOS晶體管P3和P4。預(yù)充電/均衡電路122b還包括用于響應(yīng)于均衡信號(hào)EQ將位線對(duì)BL和BLB彼此電連接的PMOS晶體管。
[0059]移位電路125包括用于在預(yù)充電操作期間響應(yīng)于上拉信號(hào)VSFT_PU向位線對(duì)BL和BLB提供第一驅(qū)動(dòng)電壓VDDCE的PMOS晶體管P6和P7。例如，第一驅(qū)動(dòng)電壓VDDCE提供給移位電路125的PMOS晶體管P6和P7的源極。PMOS晶體管P6和P7的漏極分別連接到位線對(duì)BL和BLB。在位線預(yù)充電操作間隔期間，PMOS晶體管P6和P7響應(yīng)于上拉信號(hào)VSFT_PU將位線對(duì)BL和BLB預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE。
[0060]在預(yù)充電操作期間，位線對(duì)BL和BLB首先通過第二驅(qū)動(dòng)電壓VDDPE預(yù)充電，然后位線對(duì)BL和BLB的預(yù)充電電壓被移位電路125調(diào)整到目標(biāo)電壓。因此，當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE低于圖5的預(yù)定電壓VBL_low時(shí)，位線對(duì)BL和BLB的預(yù)充電電壓被預(yù)充電到目標(biāo)電壓。圖5是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的、圖4的SRAM器件中執(zhí)行的位線預(yù)充電操作的波形圖。參照?qǐng)D5，當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE低于預(yù)定電壓VBL_low時(shí)，在感應(yīng)操作開始之前位線對(duì)BL和BLB被預(yù)充電到高于預(yù)定電壓VBL_low的電壓。
[0061]在TO處，預(yù)充電位線的操作開始。首先，預(yù)充電控制信號(hào)PCHG和均衡信號(hào)EQ變換到低電平。此時(shí)，提供作為外圍電路120的電源電壓的第二驅(qū)動(dòng)電壓VDDPE被提供給位線對(duì)BL和BLB。位線對(duì)BL和BLB通過預(yù)充電/均衡電路122b被預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE0這里，第二驅(qū)動(dòng)電壓VDDPE低于預(yù)定電壓VBL_low。
[0062]在Tl處，通過移位電路125開始將位線對(duì)BL和BLB的預(yù)充電電壓朝向低于目標(biāo)電壓VBL_opt的電壓調(diào)整。此時(shí)，預(yù)充電控制信號(hào)PCHG變換到高電平，并且上拉信號(hào)VSFT_PU變換到低電平。因此，第二驅(qū)動(dòng)電壓VDDPE不提供給位線對(duì)BL和BLB，而且第一驅(qū)動(dòng)電壓VDDCE提供給位線對(duì)BL和BLB。均衡信號(hào)EQ在Tl和T2之間的移位時(shí)段期間保持為低電平。位線對(duì)BL和BLB的電壓在T2處增加到高于預(yù)定電壓VBB_low的電壓電平。位線對(duì)BL和BLB的預(yù)充電電壓調(diào)整到高于預(yù)定電壓VBL_low的電壓。
[0063]在T2處，字線WL (或施加于字線WL的字線信號(hào))變換到用于讀操作的高電平，并且通路晶體管PTl和PT2響應(yīng)于字線信號(hào)導(dǎo)通。存儲(chǔ)在存儲(chǔ)單元112中的數(shù)據(jù)通過通路晶體管PTl和PT2傳送到位線對(duì)BL和BLB。位線對(duì)BL和BLB使用預(yù)充電/均衡電路122b和移位電路125預(yù)充電到高于預(yù)定電壓VBL_low的電壓電平。為了描述的方便起見，假定存儲(chǔ)單元112存儲(chǔ)邏輯“0”，其中單元節(jié)點(diǎn)A具有低電壓電平并且單元節(jié)點(diǎn)B具有高電壓電平。在那種情況下，預(yù)充電位線BL通過通路晶體管PTl連接到單元節(jié)點(diǎn)A(低電壓)，并且因此由于通過單元節(jié)點(diǎn)A和位線BL之間的電荷共享的放電造成位線BL的電壓降低。預(yù)充電位線BLB通過通路晶體管PT2連接到單元節(jié)點(diǎn)B (高電壓)，并且因此相比位線BL，位線BLB的電壓更少改變或保持本質(zhì)上類似于預(yù)充電電壓，因?yàn)樵诰哂懈唠妷旱膯卧?jié)點(diǎn)B和位線BLB之間發(fā)生電荷共享。這種由于電荷共享所致的電壓不一致導(dǎo)致下拉NMOS晶體管NI和N2以不同的速度將單元節(jié)點(diǎn)A和B放電。因?yàn)橄吕璑MOS晶體管NI耦接到單元節(jié)點(diǎn)B并且下拉NMOS晶體管N2耦接到單元節(jié)點(diǎn)A，所以下拉NMOS晶體管NI以比下拉NMOS晶體管N2將單元節(jié)點(diǎn)B放電更快的速度將單元節(jié)點(diǎn)A放電。位線對(duì)BL和BLB之間的電壓差在其期間增加的間隔被稱為位線發(fā)展間隔BL_DEV。
[0064]在T3處，感應(yīng)放大器使能信號(hào)SAE變換到高電平，從而圖2的選擇晶體管N13導(dǎo)通。此時(shí),感應(yīng)放大器124的地通路激活，從而感應(yīng)操作開始。感應(yīng)放大器124的感應(yīng)操作包括檢測(cè)位線對(duì)BL和BLB之間的電壓差dV。如果這種電壓差dV不足夠高，則感應(yīng)放大器124的感應(yīng)容限減少并且感應(yīng)放大器124的感應(yīng)操作變得緩慢。例如，感應(yīng)放大器124到雙穩(wěn)態(tài)的變換較慢。另一方面，如果這種電壓差dV足夠，則感應(yīng)放大器124的感應(yīng)操作快速執(zhí)行并且因此感應(yīng)放大器124的感應(yīng)運(yùn)行間隔縮短。因此，SRAM器件快速操作。
[0065]在T4處，預(yù)充電控制信號(hào)PCHG、字線WL、以及感應(yīng)放大器使能信號(hào)SAE變換到低電平。在這個(gè)條件下，通路晶體管PTl和PT2截止，并且預(yù)充電操作在位線對(duì)BL和BLB上執(zhí)行。
[0066]根據(jù)示例性實(shí)施例，位線BL和BLB的預(yù)充電電壓在字線WL被激活之前增加到高于第二驅(qū)動(dòng)電壓VDDPE的電壓。因此，當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE低于預(yù)定電壓VBL_low時(shí)，感應(yīng)放大器124可以確保感應(yīng)容限。
[0067]圖6是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖。參照?qǐng)D6，圖1的SRAM器件100包括電力開關(guān)121、預(yù)充電/均衡電路122b、以及上拉/下拉電路126。電力開關(guān)121和預(yù)充電/均衡電路122b在預(yù)充電操作期間將位線對(duì)BL和BLB預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE中的一個(gè)。電力開關(guān)121和預(yù)充電/均衡電路122b將位線對(duì)BL和BLB從第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE之一預(yù)充電到接近目標(biāo)電平VBL_opt。上拉/下拉電路126將位線對(duì)BL和BLB的預(yù)充電電壓調(diào)整到目標(biāo)電平VBL_opt。這里，存儲(chǔ)單元112、預(yù)充電/均衡電路122b和感應(yīng)放大器124與圖2或圖4中示出的那些本質(zhì)上相同，并且因此省略其描述。
[0068]位線對(duì)BL和BLB首先預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE或第二驅(qū)動(dòng)電壓VDDPE。通過將位線對(duì)BL和BLB預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE或第二驅(qū)動(dòng)電壓VDDPE來最小化由接地的電流通路使用的電路。這意味著電力消耗的減少。
[0069]電力開關(guān)121響應(yīng)于選擇信號(hào)SEL向預(yù)充電/均衡電路122b提供第一驅(qū)動(dòng)電壓VDDCE和第二驅(qū)動(dòng)電壓VDDPE中的一個(gè)。這里，提供選擇信號(hào)SEL以使得最初供應(yīng)給位線對(duì)BL和BLB的預(yù)充電電壓與目標(biāo)電壓VBL_opt之間的差相對(duì)較小。例如，當(dāng)?shù)诙?qū)動(dòng)電壓VDDPE較低時(shí)，控制選擇信號(hào)SEL以提供第一驅(qū)動(dòng)電壓VDDCE?？商鎿Q地，可以基于SRAM器件100的操作模式生成選擇信號(hào)SEL。
[0070]上拉/下拉電路126包括在預(yù)充電操作中響應(yīng)于上拉信號(hào)VSFT_PU增加位線對(duì)BL和BLB的預(yù)充電電壓的PMOS晶體管P6和P7。上拉/下拉電路126還包括在預(yù)充電操作中響應(yīng)于下拉信號(hào)VSFT_PD降低位線對(duì)BL和BLB的預(yù)充電電壓的NMOS晶體管N6和N7。
[0071]第一驅(qū)動(dòng)電壓VDDCE提供給上拉/下拉電路126的PMOS晶體管P6和P7的源極。PMOS晶體管P6和P7的漏極分別連接到位線對(duì)BL和BLB。在位線預(yù)充電間隔期間，PMOS晶體管P6和P7響應(yīng)于上拉信號(hào)VSFT_PU上拉位線對(duì)BL和BLB的電壓。根據(jù)上拉信號(hào)VSFT_PU激活的持續(xù)時(shí)間確定位線對(duì)BL和BLB的調(diào)整的預(yù)充電電壓(上拉電壓電平)。上拉信號(hào)VSFT_PU的持續(xù)時(shí)間越長(zhǎng)，位線對(duì)BL和BLB具有越高的調(diào)整的預(yù)充電電壓。
[0072]包括在上拉/下拉電路126中的NMOS晶體管N6和N7的漏極分別連接到位線對(duì)BL和BLB。NMOS晶體管N6和N7的源極接地以提供下拉通路。在位線預(yù)充電間隔期間，NMOS晶體管N6和N7響應(yīng)于下拉信號(hào)VSFT_PD將位線對(duì)BL和BLB放電。在下拉信號(hào)VSFT_PD激活的持續(xù)時(shí)間期間控制位線對(duì)BL和BLB的下拉電壓電平。
[0073]如果電力開關(guān)121向位線對(duì)BL和BLB供應(yīng)第一驅(qū)動(dòng)電壓VDDCE，則圖1的控制邏輯130可以使用下拉信號(hào)VSFT_PD將位線對(duì)BL和BLB的預(yù)充電電壓降低到目標(biāo)電壓VBL_opt。如果電力開關(guān)121向位線對(duì)BL和BLB供應(yīng)第二驅(qū)動(dòng)電壓VDDPE，則控制邏輯130使用上拉信號(hào)VSFT_PU將預(yù)充電電壓增加到目標(biāo)電壓VBL_opt。
[0074]電力開關(guān)121和預(yù)充電/均衡電路122b使得位線對(duì)BL和BLB在字線被激活之前預(yù)充電到目標(biāo)電壓VBL_opt。上拉/下拉電路126將位線對(duì)BL和BLB調(diào)整到目標(biāo)電平VBL_opt。當(dāng)位線對(duì)BL和BLB被預(yù)充電時(shí)，這種預(yù)充電方式可以減少預(yù)充電操作時(shí)間和電力消耗。
[0075]圖7是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的、圖6的SRAM器件中執(zhí)行的位線預(yù)充電操作的波形圖。參照?qǐng)D7，在感應(yīng)操作期間，位線對(duì)BL和BLB以高速和低速操作模式預(yù)充電到目標(biāo)電壓VBL_opt，而不考慮第一驅(qū)動(dòng)電壓VDDCE或第二驅(qū)動(dòng)電壓VDDPE的電平。假定提供給電力開關(guān)121的選擇信號(hào)SEL具有高電平。位線對(duì)BL和BLB通過電力開關(guān)121首先預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE。如果選擇信號(hào)SEL具有低電平，則位線對(duì)BL和BLB首先預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE。
[0076]參照?qǐng)D7，選擇信號(hào)SEL在預(yù)充電操作期間維持在高電平。在T0，通過將預(yù)充電控制信號(hào)PCHG和均衡信號(hào)EQ變換到低電平而開始位線預(yù)充電操作。第二驅(qū)動(dòng)電壓VDDPE通過預(yù)充電/均衡電路122b來預(yù)充電位線對(duì)BL和BLB。第二驅(qū)動(dòng)電壓VDDPE低于目標(biāo)電壓VBL—opt。
[0077]在Tl處，上拉/下拉電路126響應(yīng)于上拉信號(hào)VSFT_PU通過導(dǎo)通PMOS晶體管P6和P7將位線對(duì)BL和BLB的預(yù)充電電壓上拉到目標(biāo)電壓VBL_opt。上拉信號(hào)VSFT_PU從圖I的控制邏輯130提供。響應(yīng)于上拉信號(hào)VSFT_PU，位線對(duì)BL和BLB電連接到上拉/下拉電路126的第一驅(qū)動(dòng)電壓VDDCE，并且因此位線對(duì)BL和BLB的電壓增加到高于第二驅(qū)動(dòng)電壓VDDPE的目標(biāo)電壓VBL_opt。根據(jù)上拉信號(hào)VSFT_PU的持續(xù)時(shí)間控制位線對(duì)BL和BLB的上拉電壓電平。通過控制上拉信號(hào)VSFT_PU的持續(xù)時(shí)間，位線對(duì)BL和BLB的預(yù)充電電壓增加到目標(biāo)電壓VBL_opt。
[0078]在T2處，均衡信號(hào)EQ和上拉信號(hào)VSFT_PU變換到高電平。對(duì)于讀操作，字線WL變換到高電平。此時(shí)，通路晶體管PTl和PT2導(dǎo)通。存儲(chǔ)在存儲(chǔ)單元112中的數(shù)據(jù)通過通路晶體管PTl和PT2傳送到位線對(duì)BL和BLB。位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓VBL_opt。為了描述的方便起見，假定存儲(chǔ)單元112存儲(chǔ)邏輯“0”，其中單元節(jié)點(diǎn)A具有低電壓電平并且單元節(jié)點(diǎn)B具有高電壓電平。在那種情況下，預(yù)充電位線BL連接到單元節(jié)點(diǎn)A，并且預(yù)充電位線BLB連接到單元節(jié)點(diǎn)B。單元節(jié)點(diǎn)A和B以及預(yù)充電位線BL和BLB之間的這種連接可以在感應(yīng)放大器信號(hào)SAE施加之前使得位線BL和BLB之間的電壓差dV發(fā)展。
[0079]在T3處，感應(yīng)放大器使能信號(hào)SAE變換到高電平，并且感應(yīng)放大器124基于在T2和T3之間的間隔期間發(fā)展的電壓差dV執(zhí)行感應(yīng)操作。當(dāng)電壓差dV與感應(yīng)放大器124的操作容限相比較小時(shí)，感應(yīng)放大器124可能不能讀取存儲(chǔ)在存儲(chǔ)單元112中的數(shù)據(jù)。根據(jù)示例性實(shí)施例，使用上拉/下拉電路126發(fā)展位線對(duì)BL和BLB之間的電壓差dVl，以在感應(yīng)放大器124執(zhí)行感應(yīng)操作的時(shí)候具有足夠的容限。
[0080]在T4處，預(yù)充電控制信號(hào)PCHG、字線WL、以及感應(yīng)放大器使能信號(hào)SAE變換到低電平。此時(shí)，通路晶體管PTl和PT2截止，并且執(zhí)行預(yù)充電位線對(duì)BL和BLB的操作。
[0081]如果選擇信號(hào)SEL具有低電平，則位線對(duì)BL和BLB首先預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE然后位線對(duì)BL和BLB的預(yù)充電電壓通過下拉操作降低到目標(biāo)電壓VBL_opt。例如，可以使用下拉晶體管N6和N7執(zhí)行下拉操作。
[0082]圖8是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖。除了圖8的SRAM器件不包括圖6的電力開關(guān)121之外，圖8的SRAM器件本質(zhì)上類似于圖6的SRAM器件。參照?qǐng)D8，圖8的SRAM器件100包括在預(yù)充電操作期間控制位線對(duì)BL和BLB的電壓的預(yù)充電/均衡電路122b和上拉/下拉電路126。這里，存儲(chǔ)單元112、預(yù)充電/均衡電路122b和感應(yīng)放大器124與圖6中示出的那些本質(zhì)上相同，并且因此省略其描述。
[0083]位線對(duì)BL和BLB首先預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE，然后預(yù)充電電壓通過上拉/下拉電路126被調(diào)整到目標(biāo)電壓VBL_opt?？商鎿Q地，第一驅(qū)動(dòng)電壓VDDCE代替第二驅(qū)動(dòng)電壓VDDPE可以供應(yīng)給預(yù)充電/均衡電路122b。在那種情況下，上拉/下拉電路126可以通過下拉操作將位線對(duì)BL和BLB的電壓電平降低到目標(biāo)電壓VBL_opt。例如，可以使用下拉晶體管N6和N7執(zhí)行下拉操作。
[0084]上拉/下拉電路126包括在預(yù)充電操作期間響應(yīng)于控制信號(hào)VSFT_PU/PCHG_CE來上拉位線對(duì)BL和BLB的預(yù)充電電壓的PMOS晶體管P6和P7。在位線預(yù)充電間隔期間，PMOS晶體管P6和P7響應(yīng)于控制信號(hào)VSFT_PU/PCHG_CE上拉位線對(duì)BL和BLB的預(yù)充電電壓。例如，位線對(duì)BL和BLB的上拉操作以及預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE的操作在控制信號(hào)VSFT_PU/PCHG_CE的持續(xù)時(shí)間期間執(zhí)行。例如，當(dāng)預(yù)充電控制信號(hào)PCHG被停用時(shí)激活控制信號(hào)VSFT_PU/PCHG_CE。均衡信號(hào)EQ在控制信號(hào)VSFT_PU/PCHG_CE的持續(xù)時(shí)間期間保持激活。如果實(shí)現(xiàn)控制信號(hào)VSFT_PU/PCHG_CE的控制，則位線對(duì)BL和BLB的預(yù)充電速度通過簡(jiǎn)化結(jié)構(gòu)來提高。
[0085]圖8的SRAM器件100在不使用圖6的電力開關(guān)121的情況下，首先將位線對(duì)BL和BLB預(yù)充電到第一驅(qū)動(dòng)電壓VDDCE或第二驅(qū)動(dòng)電壓VDDPE，然后將預(yù)充電電壓調(diào)整到目標(biāo)電壓VBL_opt。因此，圖8的SRAM器件100可以與圖6的SRAM器件相比包括更少數(shù)目的晶體管。
[0086]圖9是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖。參照?qǐng)D9，SRAM器件100提供目標(biāo)電壓VBL_opt作為位線對(duì)BL和BLB的預(yù)充電電壓源。SRAM器件100包括參考電壓生成器133。這里，存儲(chǔ)單元112、預(yù)充電/均衡電路122a以及感應(yīng)放大器與圖2的那些本質(zhì)上相同，并且因此省略其描述。
[0087]參考電壓生成器133在位線預(yù)充電操作期間生成目標(biāo)電壓VBL_opt。參考電壓生成器133使用第一驅(qū)動(dòng)電壓VDDCE作為電源電壓以電壓降方式來生成目標(biāo)電壓VBL_opt?？商鎿Q地，參考電壓生成器133可以使用運(yùn)算放大器生成目標(biāo)電壓VBL_opt。由參考電壓生成器133生成的目標(biāo)電平VBL_opt在存儲(chǔ)單元112的預(yù)充電操作期間提供給預(yù)充電/均衡電路122a。隨著預(yù)充電/均衡電路122a被激活，位線對(duì)BL和BLB被預(yù)充電到目標(biāo)電壓VBL—opt。
[0088]如果通過參考電壓生成器133提供目標(biāo)電壓VBL_opt以預(yù)充電位線對(duì)BL和BLB，則可以省略在位線對(duì)BL和BLB上執(zhí)行的諸如上拉、下拉和移位操作之類的預(yù)充電電壓調(diào)整操作。因此，位線對(duì)BL和BLB被快速預(yù)充電并且感應(yīng)速度提高。
[0089]圖10是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的、圖9的SRAM器件中執(zhí)行的位線預(yù)充電操作的波形圖。參照?qǐng)D10，位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓VBL_opt而不考慮第一驅(qū)動(dòng)電壓VDDCE或第二驅(qū)動(dòng)電壓VDDPE。
[0090]在TO處，位線預(yù)充電操作開始。如果預(yù)充電控制信號(hào)PCHG變換到低電平，則預(yù)充電/均衡電路122a的PMOS晶體管P3、P4和P5被導(dǎo)通。從參考電壓生成器133提供的目標(biāo)電壓VBL_opt被提供給位線對(duì)BL和BLB。位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓VBL_opt。因此，省略調(diào)整位線對(duì)BL和BLB的預(yù)充電電壓的操作。
[0091]在Tl處，預(yù)充電控制信號(hào)PCHG變換到高電平，并且字線WL(字線信號(hào))變換到高電平。預(yù)充電/均衡電路122a的PMOS晶體管P3到P5截止并且從參考電壓生成器133提供的目標(biāo)電平VBL_opt不提供給位線對(duì)BL和BLB。同時(shí)，通路晶體管PTl和PT2導(dǎo)通，連接所選擇的存儲(chǔ)單元112與位線對(duì)BL和BLB。存儲(chǔ)在存儲(chǔ)單元112中的數(shù)據(jù)通過通路晶體管PTl和PT2傳送到位線對(duì)BL和BLB。
[0092]如上所述，位線對(duì)BL和BLB之間的電壓差dV在感應(yīng)放大器124被激活之前發(fā)展。
[0093]在T2處，感應(yīng)放大器使能信號(hào)SAE變換到高電平。在這種情況下，感應(yīng)放大器124基于位線BL和BLB之間的電壓差dV操作以讀取存儲(chǔ)在存儲(chǔ)單元121中的數(shù)據(jù)。
[0094]在T4處，預(yù)充電控制信號(hào)PCHG、字線WL、以及感應(yīng)放大器使能信號(hào)SAE變換到低電平。此時(shí)，通路晶體管PTl和PT2截止，并且預(yù)充電操作在位線對(duì)BL和BLB上執(zhí)行。
[0095]根據(jù)示例性實(shí)施例，目標(biāo)電壓VBL_opt在感應(yīng)操作開始之前生成，并且目標(biāo)電壓VBL_opt在存儲(chǔ)單元的感應(yīng)操作期間提供給位線對(duì)BL和BLB。在這種情況下，因?yàn)椴恍枰痪€對(duì)BL和BLB的上拉電壓或下拉電壓的操作，所以感應(yīng)速度提高。
[0096]圖11是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件的電路圖。參照?qǐng)D11，SRAM器件100包括參考電壓生成器133和向位線對(duì)BL和BLB提供目標(biāo)電壓VBL_opt的調(diào)節(jié)移位電路(gear shift circuit)127。這里,存儲(chǔ)單元112、預(yù)充電/均衡電路122a和感應(yīng)放大器124與圖9中示出的那些本質(zhì)上相同，并且因此省略其描述。
[0097]參考電壓生成器133在位線預(yù)充電操作期間生成目標(biāo)電壓VBL_opt。參考電壓生成器133使用第一驅(qū)動(dòng)電壓VDDCE作為電源電壓以電壓降方式生成目標(biāo)電壓VBL_opt。可替換地，參考電壓生成器133可以使用運(yùn)算放大器生成目標(biāo)電壓VBL_opt。由參考電壓生成器133生成的目標(biāo)電平VBL_opt在存儲(chǔ)單元112的預(yù)充電操作期間提供給預(yù)充電/均衡電路122a。當(dāng)預(yù)充電/均衡電路122a的PMOS晶體管P3、P4和P5激活時(shí)，位線對(duì)BL和BLB被預(yù)充電到目標(biāo)電壓VBL_opt。
[0098]調(diào)節(jié)移位電路127可以補(bǔ)償參考電壓生成器133的驅(qū)動(dòng)能力。例如，如果參考電壓生成器133不具有足以預(yù)充電位線對(duì)BL和BLB的驅(qū)動(dòng)能力，則調(diào)節(jié)移位電路127可以補(bǔ)償參考電壓生成器133的這種不足。
[0099]調(diào)節(jié)移位電路127響應(yīng)于上拉信號(hào)VSFT_PU和下拉信號(hào)VSFT_PD上拉或下拉位線對(duì)BL和BLB的電壓。調(diào)節(jié)移位電路127包括連接到第一驅(qū)動(dòng)電壓VDDCE的PMOS晶體管P6和P7。PMOS晶體管P6和P7響應(yīng)于上拉信號(hào)VSFT_PU將位線對(duì)BL和BLB的電壓升壓。調(diào)節(jié)移位電路127包括連接到地的NMOS晶體管N6和N7。NMOS晶體管N6和P7響應(yīng)于下拉信號(hào)VSFT_PD使位線對(duì)BL和BL電壓下降。
[0100]第一驅(qū)動(dòng)電壓VDDCE和地之間的電流通路不在由上拉方式或下拉方式控制的調(diào)節(jié)移位電路127中形成。根據(jù)示例性實(shí)施例，使用參考電壓生成器133在位線對(duì)BL和BLB上執(zhí)行粗略的預(yù)充電操作，然后使用調(diào)節(jié)移位電路127在位線對(duì)BL和BLB上執(zhí)行到目標(biāo)電壓VBL_opt的精細(xì)的預(yù)充電操作。
[0101]圖12是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的、圖11中的SRAM器件的位線預(yù)充電操作的電壓波形圖。參照?qǐng)D12，位線對(duì)BL和BLB通過調(diào)節(jié)移位電路127預(yù)充電到目標(biāo)電壓VBL_opt,而不考慮參考電壓生成器133的輸出電壓。
[0102]在TO處，當(dāng)預(yù)充電控制信號(hào)PCHG變換到低電平時(shí)位線預(yù)充電操作開始。預(yù)充電/均衡電路122a的PMOS晶體管P3、P4和P5導(dǎo)通。利用目標(biāo)電壓VBL_opt預(yù)充電位線對(duì)BL和BLB。調(diào)節(jié)移位電路127可以補(bǔ)償參考電壓生成器133的驅(qū)動(dòng)能力。例如，如果在TO處上拉信號(hào)VSFT_PU變換到低電平，則PMOS晶體管P6和P7導(dǎo)通并且第一驅(qū)動(dòng)電壓VDDCE連接到位線對(duì)BL和BLB。在這種情況下，如果參考電壓生成器133的驅(qū)動(dòng)能力不足以預(yù)充電位線對(duì)BL和BLB，則位線對(duì)BL和BLB的預(yù)充電電壓被調(diào)整到目標(biāo)電壓VBL_opt。
[0103]在Tl處，上拉信號(hào)VSFT_PU變換到高電平，并且調(diào)節(jié)移位電路127的操作結(jié)束。在沒有調(diào)節(jié)移位電路127的情況下，參考電壓生成器133將位線對(duì)BL和BLB驅(qū)動(dòng)到目標(biāo)電平VBL_opt。位線對(duì)BL和BLB在調(diào)節(jié)間隔PCHG_GS期間預(yù)先預(yù)充電到接近目標(biāo)電壓VBL_opt的電平。因此，參考電壓生成器133可以使用參考電壓生成器133的驅(qū)動(dòng)能力將位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓VBL_opt。
[0104]在T2中，預(yù)充電控制信號(hào)PCHG和字線WL變換到高電平。預(yù)充電/均衡電路122a的PMOS晶體管P3、P4和P5截止并且從參考電壓生成器133提供的目標(biāo)電壓VBL_opt不提供給位線對(duì)BL和BLB。同時(shí)，通路晶體管PTl和PT2導(dǎo)通，以連接存儲(chǔ)單元112與位線對(duì)BL和BLB。存儲(chǔ)在存儲(chǔ)單元112中的數(shù)據(jù)通過通路晶體管PTl和PT2傳送到位線對(duì)BL和BLB,并且因此通過單元節(jié)點(diǎn)A和B以及位線對(duì)BL和BLB之間的這種連接發(fā)展位線對(duì)BL和BLB之間的電壓差dV。
[0105]位線對(duì)BL和BLB的電壓差dV可以取決于存儲(chǔ)在存儲(chǔ)單元112中的邏輯值具有不同的極性。例如，如果存儲(chǔ)單元112存儲(chǔ)邏輯值“1”，則位線BL的電壓VBL降低，同時(shí)輔助位線BLB的電壓VBLB的改變與位線BL的電壓的改變相比很少。如果存儲(chǔ)單元112存儲(chǔ)邏輯值“0”，則輔助位線BLB的電壓VBLB降低，同時(shí)位線BL的電壓VBL的改變與輔助位線BLB的電壓的改變相比很少。
[0106]在T3處，感應(yīng)放大器使能信號(hào)SAE變換到高電平。感應(yīng)放大器124基于位線對(duì)BL和BLB之間的電壓差開始感應(yīng)操作。
[0107]在T5處，預(yù)充電控制信號(hào)PCHG、字線WL、以及感應(yīng)放大器使能信號(hào)SAE變換到低電平。此時(shí)，通路晶體管PTl和PT2截止，并且預(yù)充電操作在位線對(duì)BL和BLB上執(zhí)行。
[0108]根據(jù)示例性實(shí)施例，可以使用參考電壓生成器133和調(diào)節(jié)移位電路127執(zhí)行預(yù)充電操作。在這種情況下，圖11的SRAM器件100可以具有高電力特性。
[0109]圖13是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件100的電路圖。參照?qǐng)D13，SRAM器件100包括存儲(chǔ)單元112、感應(yīng)放大器124、預(yù)充電/均衡電路122b、參考電壓生成器133、電力開關(guān)121以及移位開關(guān)(shift switch) 135。電力開關(guān)121、預(yù)充電/均衡電路122b、存儲(chǔ)單元112和感應(yīng)放大器124與圖6的那些本質(zhì)上相同，并且因此省略其描述。
[0110]電力開關(guān)121和預(yù)充電/均衡電路122b使用第一驅(qū)動(dòng)電壓VDDCE或第二驅(qū)動(dòng)電壓VDDPE預(yù)充電位線對(duì)BL和BLB。此外，參考電壓生成器133和移位開關(guān)135將位線對(duì)BL和BLB的預(yù)充電電壓調(diào)整到不同于第一驅(qū)動(dòng)電壓VDDCE或第二驅(qū)動(dòng)電壓VDDPE的目標(biāo)電壓VBL_opt。例如，參考電壓生成器133生成目標(biāo)電壓VBL_opt。移位開關(guān)135將位線對(duì)BL和BLB的預(yù)充電電壓調(diào)整到從參考電壓生成器133生成的目標(biāo)電壓VBL_opt。例如，移位開關(guān)135響應(yīng)于從控制邏輯130提供的移位控制信號(hào)VSFT調(diào)整位線對(duì)BL和BLB的預(yù)充電電壓。
[0111]圖14是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的、圖13的SRAM器件的感應(yīng)操作的波形圖。參照?qǐng)D14，在預(yù)充電操作中，位線對(duì)BL和BLB首先預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE，然后預(yù)充電電壓被調(diào)整到參考電壓生成器133的目標(biāo)電壓。
[0112]在TO處，使用電力開關(guān)121和預(yù)充電/均衡電路122b的位線預(yù)充電操作開始。預(yù)充電控制信號(hào)PCHG和均衡信號(hào)EQ變換到低電平，并且第二驅(qū)動(dòng)電壓VDDPE提供給位線對(duì)BL和BLB。位線對(duì)BL和BLB通過預(yù)充電/均衡電路122b被預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE。第二驅(qū)動(dòng)電壓VDDPE低于目標(biāo)電壓VBL_opt。
[0113]在Tl處，位線對(duì)BL和BLB的預(yù)充電電壓調(diào)整為目標(biāo)電壓VBL_opt。預(yù)充電控制信號(hào)PCHG變換到高電平。均衡信號(hào)EQ維持低電平。移位控制信號(hào)VSFT變換到高電平，并且預(yù)充電電壓增加到目標(biāo)電壓VBL_opt。
[0114]例如，移位開關(guān)135響應(yīng)于移位控制信號(hào)VSFT將從參考電壓生成器133生成的目標(biāo)電壓VBL_opt輸出傳送到位線對(duì)BL和BLB。因此，位線對(duì)BL和BLB通過預(yù)充電/均衡電路122b被預(yù)充電到目標(biāo)電壓VBL_opt。
[0115]在T2處，移位控制信號(hào)VSFT變換到低電平。對(duì)于讀操作，字線WL變換到高電平。如果通路晶體管PTl和PT2導(dǎo)通，則發(fā)展位線對(duì)BL和BLB之間的電壓差dV。
[0116]在T3處，感應(yīng)放大器使能信號(hào)SAE變換到高電平，從而感應(yīng)放大器124激活。因此，感應(yīng)操作開始。位線對(duì)BL和BLB在執(zhí)行感應(yīng)操作的時(shí)間T4處發(fā)展為具有電壓差dV。位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓VBL_opt，并且在時(shí)間T4處基于預(yù)充電電壓發(fā)展電壓差dV。可替換地，可以在感應(yīng)放大器使能信號(hào)SAE變換到高電平的時(shí)間T3處確保電壓差dV。
[0117]在T5處，預(yù)充電控制信號(hào)PCHG、字線WL、以及感應(yīng)放大器使能信號(hào)SAE變換到低電平。此時(shí)，通路晶體管PTl和PT2截止，并且預(yù)充電操作在位線對(duì)BL和BLB上執(zhí)行。
[0118]根據(jù)示例性實(shí)施例，位線對(duì)BL和BLB首先使用VDDPE預(yù)充電，然后使用參考電壓生成器133將位線對(duì)BL和BLB的這種預(yù)充電電壓調(diào)整到目標(biāo)電壓VBL_opt。這種預(yù)充電電壓調(diào)整方案可以確保用于感應(yīng)放大器124的感應(yīng)操作的位線對(duì)BL和BLB之間的電壓差
dVo
[0119]圖15是示意地示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件100的電路圖。參照?qǐng)D15，SRAM器件100包括存儲(chǔ)單元112、感應(yīng)放大器124、預(yù)充電/均衡電路122b、調(diào)節(jié)移位電路127、參考電壓生成器133以及移位開關(guān)135。預(yù)充電/均衡電路122b、存儲(chǔ)單元112和感應(yīng)放大器124與圖11中示出的那些本質(zhì)上相同，并且因此省略其描述。
[0120]預(yù)充電/均衡電路122b在感應(yīng)操作之前使用第二驅(qū)動(dòng)電壓VDDPE預(yù)充電位線對(duì)BL和BLB。此外，參考電壓生成器133和移位開關(guān)135將位線對(duì)BL和BLB的預(yù)充電電壓(例如，第二驅(qū)動(dòng)電壓VDDPE)調(diào)整到目標(biāo)電壓VBL_opt。參考電壓生成器133和移位開關(guān)135與參照?qǐng)D13描述的操作本質(zhì)上相同，并且因此省略其描述。
[0121]調(diào)節(jié)移位電路127和參考電壓生成器133用來將第二驅(qū)動(dòng)電壓VDDPE的預(yù)充電電壓調(diào)整到參考電壓VBL_opt。當(dāng)參考電壓生成器133的驅(qū)動(dòng)能力不足以預(yù)充電位線對(duì)BL和BLB時(shí)，調(diào)節(jié)移位電路127可以用來補(bǔ)償參考電壓生成器133的驅(qū)動(dòng)能力中的這種不足。
[0122]調(diào)節(jié)移位電路127在預(yù)充電操作期間響應(yīng)于上拉信號(hào)VSFT_PU和下拉信號(hào)VSFT_PD上拉或下拉位線對(duì)BL和BLB的預(yù)充電電壓。調(diào)節(jié)移位電路127包括連接到第一驅(qū)動(dòng)電壓VDDCE的PMOS晶體管P6和P7。PMOS晶體管P6和P7響應(yīng)于上拉信號(hào)VSFT_PU將位線對(duì)BL和BLB升壓。調(diào)節(jié)移位電路127還包括連接到地的NMOS晶體管N6和N7。NMOS晶體管N6和P7響應(yīng)于下拉信號(hào)VSFT_PD使位線對(duì)BL和BLB的預(yù)充電電壓下降。
[0123]使用調(diào)節(jié)移位電路127的補(bǔ)償，位線對(duì)BL和BLB的預(yù)充電操作速度得以提高。
[0124]圖16是示意地示出圖15中示出的SRAM器件的感應(yīng)操作的波形圖。參照?qǐng)D16，首先將位線對(duì)BL和BLB預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE，然后使用參考電壓生成器133和調(diào)節(jié)移位電路127將位線對(duì)BL和BLB的預(yù)充電電壓調(diào)整到目標(biāo)電壓VBL_opt。
[0125]在TO處，預(yù)充電/均衡電路122b的位線預(yù)充電操作開始。首先，預(yù)充電控制信號(hào)PCHG和均衡信號(hào)EQ變換到低電平以將位線對(duì)BL和BLB預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE。位線對(duì)BL和BLB通過預(yù)充電/均衡電路122b被預(yù)充電到第二驅(qū)動(dòng)電壓VDDPE。然而，第二驅(qū)動(dòng)電壓VDDPE低于目標(biāo)電壓VBL_opt。
[0126]在Tl處，位線對(duì)BL和BLB的預(yù)充電電壓從第二驅(qū)動(dòng)電壓VDDPE調(diào)整為目標(biāo)電壓VBL_opt。預(yù)充電控制信號(hào)PCHG變換到高電平，并且因此使用第二驅(qū)動(dòng)電壓VDDPE的預(yù)充電操作結(jié)束。然而，均衡信號(hào)EQ維持低電平。如果移位控制信號(hào)VSFT變換到高電平并且上拉信號(hào)VSFT_PU變換到低電平，則第二驅(qū)動(dòng)電壓VDDPE的預(yù)充電電壓調(diào)整到目標(biāo)電壓VBL_opto
[0127]在T2處，移位控制信號(hào)VSFT變換到低電平。當(dāng)字線WL變換到用于讀操作的高電平時(shí)，通路晶體管PTl和PT2接通。因此，發(fā)展位線對(duì)BL和BLB之間的電壓差dV。
[0128]在T3處，感應(yīng)放大器使能信號(hào)SAE變換到高電平，從而感應(yīng)放大器124被激活。感應(yīng)放大器124檢測(cè)位線對(duì)BL和BLB之間的電壓差。被預(yù)充電到目標(biāo)電壓VBL_opt的位線對(duì)BL和BLB響應(yīng)于感應(yīng)放大器使能信號(hào)SAE而在執(zhí)行感應(yīng)操作的時(shí)間T4處發(fā)展為具有電壓差dV?？商鎿Q地，可以在感應(yīng)放大器使能信號(hào)SAE變換到高電平的時(shí)間T3處確保電壓差
dVo
[0129]在T5處，預(yù)充電控制信號(hào)PCHG、字線WL、以及感應(yīng)放大器使能信號(hào)SAE變換到低電平。此時(shí)，通路晶體管PTl和PT2截止，并且預(yù)充電操作在位線對(duì)BL和BLB上執(zhí)行。
[0130]根據(jù)示例性實(shí)施例，位線對(duì)BL和BLB首先使用VDDPE預(yù)充電，然后位線對(duì)BL和BLB的這種預(yù)充電電壓被調(diào)整到從參考電壓生成器133生成的目標(biāo)電平VBL_opt。使用調(diào)節(jié)移位電路127來補(bǔ)償參考電壓生成器133的驅(qū)動(dòng)能力。例如，使用參考電壓生成器133和調(diào)節(jié)移位電路127兩者形成目標(biāo)電壓VBL_opt。這種預(yù)充電電壓調(diào)整方案可以確保用于感應(yīng)放大器124的感應(yīng)操作的位線對(duì)BL和BLB之間的電壓差dV。
[0131]圖17是示意地示出根據(jù)本發(fā)明構(gòu)思的第八實(shí)施例的SRAM器件100的電路圖。參照?qǐng)D17，SRAM器件100包括在預(yù)充電操作期間控制位線對(duì)BL和BLB的預(yù)充電電壓的預(yù)充電/均衡電路122c和上拉/下拉電路126。這里，存儲(chǔ)單元112、上拉/下拉電路126和感應(yīng)放大器124與圖11中示出的那些本質(zhì)上相同，并且因此省略其描述。
[0132]預(yù)充電/均衡電路122c包括用于給位線對(duì)BL和BLB提供第一驅(qū)動(dòng)電壓VDDCE的NMOS晶體管N23和N24。預(yù)充電/均衡電路122c還包括用于均衡位線對(duì)BL和BLB的PMOS晶體管P5。預(yù)充電控制信號(hào)PCHG提供給NMOS晶體管N23和N24的柵極。如果預(yù)充電控制信號(hào)PCHG變換到高電平，則NMOS晶體管N23和N24導(dǎo)通。NMOS晶體管N23和N24由于NMOS晶體管N23和N24中的電壓降而提供小于第二驅(qū)動(dòng)電壓VDDPE的電壓。這種電壓降起因于NMOS晶體管N23和N24中的閾值電壓Vth下降。PMOS晶體管P5響應(yīng)于均衡信號(hào)EQ均衡位線對(duì)BL和BLB。
[0133]位線對(duì)BL和BLB通過NMOS晶體管N23和N24預(yù)充電到粗略的預(yù)充電電壓(VDDPE-Vth)，然后使用上拉/下拉電路126將這種預(yù)充電電壓調(diào)整到目標(biāo)電壓VBL_opt。位線對(duì)BL和BLB的預(yù)充電電壓響應(yīng)于上拉信號(hào)VSFT_PU和下拉信號(hào)VSFT_PD調(diào)整到目標(biāo)電壓 VBL_opt。
[0134]利用以上描述，NMOS晶體管N23和N24提供粗略的預(yù)充電電壓(VDDPE-Vth)而無需電源電壓和地之間的電流通路。
[0135]圖18是示意地示出圖17中示出的SRAM器件的位線預(yù)充電操作的波形圖。參照?qǐng)D18，位線對(duì)BL和BLB使用NMOS晶體管N23和N24預(yù)充電到粗略的預(yù)充電電壓(VDDPE-Vth)，然后位線對(duì)BL和BLB的預(yù)充電電壓被調(diào)整到目標(biāo)電壓VBL_opt。
[0136]在TO處，隨著預(yù)充電控制信號(hào)PCHG變換到高電平，預(yù)充電/均衡電路122c的NMOS晶體管N23和N24導(dǎo)通。位線對(duì)BL和BLB被預(yù)充電到粗略的預(yù)充電電壓VD1 (VDDPE-Vth)。粗略的預(yù)充電電壓VD1確定為VDDPE-Vth，其中Vth是NMOS晶體管N23和N24的閾值電壓。
[0137]在Tl處，預(yù)充電控制信號(hào)PCHG變換到高電平，并且上拉信號(hào)VSFT_PU變換到低電平。在上拉信號(hào)VSFT_PU為低電平的持續(xù)時(shí)間期間，位線對(duì)BL和BLB的預(yù)充電電壓從粗略的預(yù)充電電壓VD1調(diào)整到目標(biāo)電壓VBL_opt。
[0138]在T2處，均衡信號(hào)EQ和上拉控制信號(hào)VSFT_UP變換到高電平，并且字線WL變換到用于讀操作的高電平。隨著通路晶體管PTl和PT2導(dǎo)通，位線對(duì)BL和BLB的預(yù)充電電壓開始發(fā)展成為電壓差dV。
[0139]在T3處，感應(yīng)放大器使能信號(hào)SAE變換到高電平，并且因此感應(yīng)放大器124被激活以開始感應(yīng)操作。感應(yīng)放大器124檢測(cè)位線對(duì)BL和BLB之間的電壓差。位線對(duì)BL和BLB的預(yù)充電電壓在執(zhí)行感應(yīng)操作的時(shí)間T4處發(fā)展為具有電壓差dV?？商鎿Q地，可以在感應(yīng)放大器使能信號(hào)SAE變換到高電平的時(shí)間T3處確保電壓差dV。
[0140]在T5處，預(yù)充電控制信號(hào)PCHG、字線WL、以及感應(yīng)放大器使能信號(hào)SAE變換到低電平。此時(shí)，通路晶體管PTl和PT2截止，并且另一預(yù)充電操作在位線對(duì)BL和BLB上執(zhí)行。
[0141]根據(jù)示例性實(shí)施例，位線對(duì)BL和BLB首先預(yù)充電到粗略的預(yù)充電電壓VD1，然后使用上拉/下拉電路126將這種粗略的預(yù)充電電壓調(diào)整到目標(biāo)電壓VBL_opt。
[0142]圖19是示意地示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SRAM器件100的電路圖。參照?qǐng)D19，SRAM器件100包括在預(yù)充電操作期間控制位線對(duì)BL和BLB的預(yù)充電電壓的預(yù)充電/均衡電路122d和箝位(clamp)控制單元136。這里，存儲(chǔ)單元112和感應(yīng)放大器124與圖17中示出的那些本質(zhì)上相同，并且因此省略其描述。
[0143]預(yù)充電/均衡電路122d本質(zhì)上類似于圖17的預(yù)充電/均衡電路122c，除了從箝位控制單元136提供的箝位電壓Vclp_ref施加于NMOS晶體管N23和N24的柵極。使用預(yù)充電控制信號(hào)PCHGB將箝位電壓Vclp_ref提供給NMOS晶體管N23和N24的柵極。例如，在預(yù)充電控制信號(hào)PCHGB的低電平間隔期間，PMOS晶體管P40導(dǎo)通，而NMOS晶體管MO截止。此時(shí)，箝位電壓Vclp_ref提供給匪OS晶體管N23和N24的柵極。
[0144]預(yù)充電/均衡電路122d包括向位線對(duì)BL和BLB提供第一驅(qū)動(dòng)電壓VDDCE的NMOS晶體管N23和N24。預(yù)充電/均衡電路122d還包括均衡位線對(duì)BL和BLB的PMOS晶體管P5。在預(yù)充電控制信號(hào)PCHGB的低電平間隔期間，箝位電壓Vclp_ref提供給NMOS晶體管N23和N24的柵極。在這種情況下，NMOS晶體管N23和N24導(dǎo)通，以便開始利用第一驅(qū)動(dòng)電壓VDDCE來預(yù)充電位線對(duì)BL和BLB的操作。但是，如果位線對(duì)BL和BLB的預(yù)充電電壓增加到關(guān)閉電平(Vclp_ref-Vth)，則NMOS晶體管N23和N24截止。這里，“ Vth”指示NMOS晶體管N23和N24中的每一個(gè)的閾值電壓。例如,如果NMOS晶體管N23和N24中的每一個(gè)的柵極-源極電壓Vgs低于閾值電壓Vth，則使用NMOS晶體管N23和N24的預(yù)充電操作停止。因此，位線對(duì)BL和BLB可以預(yù)充電到關(guān)閉電平(Vclp_ref-Vth)。參考電壓生成器133b被控制，以使得關(guān)閉電平(Vclp_ref-Vth)等于確保感應(yīng)操作所必需的目標(biāo)電壓。
[0145]在這種情況下，位線對(duì)BL和BLB使用箝位控制單元136預(yù)充電到目標(biāo)電壓VBL_opt。因此，不需要電平調(diào)整操作(例如，位線對(duì)BL和BLB上的上拉或下拉操作)。
[0146]此外，在不使用第二驅(qū)動(dòng)電壓VDDPE的情況下將位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓VBL_opt。因此，與雙電力布線相比，電力布線被簡(jiǎn)化。
[0147]圖20是示出圖19中示出的SRAM器件的位線預(yù)充電操作的電壓波形圖。參照?qǐng)D20，從預(yù)充電/均衡電路122d的激活時(shí)間點(diǎn)開始，位線對(duì)BL和BLB被預(yù)充電到目標(biāo)電壓VBL—opt。
[0148]在TO處，預(yù)充電控制信號(hào)PCHGB變換到低電平，并且箝位電壓Vclp_ref施加于預(yù)充電/均衡電路122d的NMOS晶體管N23和N24。此時(shí)，位線對(duì)BL和BLB預(yù)充電到目標(biāo)電壓 VBL_opt( = Vclp_ref-Vth)。
[0149]在Tl處，預(yù)充電控制信號(hào)PCHGB變換到高電平。字線WL變換到用于讀操作的高電平，并且通路晶體管PTl和PT2導(dǎo)通。因此，位線發(fā)展操作開始。
[0150]在T2處，感應(yīng)放大器使能信號(hào)SAE變換到高電平，從而感應(yīng)放大器124被激活。因此，感應(yīng)操作開始。感應(yīng)放大器124檢測(cè)位線對(duì)BL和BLB之間的電壓差dV。位線對(duì)BL和BLB的預(yù)充電電壓在執(zhí)行感應(yīng)操作的時(shí)間處發(fā)展為具有電壓差dV。
[0151]在T3處，預(yù)充電控制信號(hào)PCHG變換到低電平，并且字線WL和感應(yīng)放大器使能信號(hào)SAE變換到低電平。此時(shí)，通路晶體管PTl和PT2截止，并且另一預(yù)充電操作在位線對(duì)BL和BLB上執(zhí)行。
[0152]因?yàn)橹挥杏糜隍?qū)動(dòng)電壓VDDCE的電力線被布線，所以與雙電力布線相比，驅(qū)動(dòng)電壓VDDCE的布線被簡(jiǎn)化。此外，因?yàn)椴恍枰痪€對(duì)BL和BLB的上拉電壓或下拉電壓的操作，所以感應(yīng)操作被快速執(zhí)行。
[0153]圖21是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的便攜式終端的框圖。參照?qǐng)D21，便攜式終端1000包括圖像處理單元1100、無線收發(fā)器單元1200、音頻處理單元1300、圖像文件生成單元1400、非易失性存儲(chǔ)器1500、用戶界面1600和控制器1700。
[0154]圖像處理單元1100包括鏡頭1110、圖像傳感器1120、圖像處理器1130和顯示單元1140。無線收發(fā)器單元1200包括天線1210、收發(fā)器1220和調(diào)制解調(diào)器1230。音頻處理單元1300包括音頻處理器1310、麥克風(fēng)1320和揚(yáng)聲器1330。
[0155]便攜式終端可以包括各種半導(dǎo)體器件。例如，控制器1700可以包括低功率和高性能應(yīng)用處理器?？刂破?700可以包括多核處理器?？刂破?700還包括其中應(yīng)用了本發(fā)明構(gòu)思的預(yù)充電技術(shù)的SRAM器件1750。SRAM器件1750以雙電力方式驅(qū)動(dòng)。使用根據(jù)示例性實(shí)施例的預(yù)充電操作，SRAM器件1750可以可靠地執(zhí)行讀操作。
[0156]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的片上系統(tǒng)可以使用各種封裝技術(shù)封裝，包括
[0157]層疊封裝(PoP)、球柵陣列(BGA)、芯片規(guī)模封裝(CSP)、塑料式引線芯片承載封裝(PLCC)、塑料雙列直插式封裝(ΗΠΡ)、晶片包中管芯封裝(Die inffaffle Pack)、晶片形式的管芯封裝(Die in Wafer Form)、板上芯片技術(shù)(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料公制四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外型封裝(SOIC)、縮小外型封裝(SSOP)、薄型小尺寸封裝(TSOP)、薄型四方扁平封裝(TQFP)、系統(tǒng)級(jí)封裝(SIP)、多芯片封裝(MCP)、晶片級(jí)制造封裝(WFP)、或晶片級(jí)處理堆棧封裝(WSP)。
[0158]盡管已經(jīng)參照本發(fā)明構(gòu)思的示例性實(shí)施例示出和描述了本發(fā)明構(gòu)思，但對(duì)本領(lǐng)域普通技術(shù)人員明顯地是，可以對(duì)其進(jìn)行形式和細(xì)節(jié)上的各種改變而不脫離權(quán)利要求限定的本發(fā)明構(gòu)思的精神和范圍。
【權(quán)利要求】
1.一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件，包括: 存儲(chǔ)單元，被供應(yīng)有第一驅(qū)動(dòng)電壓并且被配置為存儲(chǔ)數(shù)據(jù)； 位線對(duì)，連接到存儲(chǔ)單元； 感應(yīng)放大器，連接到位線對(duì)并且被供應(yīng)有低于第一驅(qū)動(dòng)電壓的第二驅(qū)動(dòng)電壓；以及 控制邏輯，被配置為從第一驅(qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓中選擇預(yù)充電電壓，將位線對(duì)預(yù)充電到預(yù)充電電壓以及將預(yù)充電電壓調(diào)整到目標(biāo)電壓。
2.如權(quán)利要求1所述的SRAM器件，其中如果第二驅(qū)動(dòng)電壓高于預(yù)定電壓，則控制邏輯被配置為選擇第二驅(qū)動(dòng)電壓作為預(yù)充電電壓，并且如果第二驅(qū)動(dòng)電壓低于預(yù)定電壓，則控制邏輯被配置為選擇第一驅(qū)動(dòng)電壓作為預(yù)充電電壓。
3.如權(quán)利要求2所述的SRAM器件，其中所述預(yù)定電壓相應(yīng)于最小預(yù)充電電壓，低于該最小預(yù)充電電壓，感應(yīng)放大器不能檢測(cè)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。
4.如權(quán)利要求1所述的SRAM器件，其中如果第一驅(qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓的驅(qū)動(dòng)電壓差小于預(yù)定電壓差，則控制邏輯被配置為選擇第二驅(qū)動(dòng)電壓作為預(yù)充電電壓，并且如果驅(qū)動(dòng)電壓差大于預(yù)定電壓差，則控制邏輯被配置為選擇第一驅(qū)動(dòng)電壓作為預(yù)充電電壓。
5.如權(quán)利要求4所述的SRAM器件，其中所述預(yù)定電壓差約為250毫伏。
6.如權(quán)利要求1所述的SRAM器件，還包括: 電力開關(guān)，被配置為根據(jù)控制邏輯的控制選擇預(yù)充電電壓；以及 預(yù)充電/均衡電路，被配置為根據(jù)控制邏輯的控制將位線對(duì)預(yù)充電到預(yù)充電電壓。
7.如權(quán)利要求4所述的SRAM器件，其中所述控制邏輯包括被配置為檢測(cè)驅(qū)動(dòng)電壓差并且基于檢測(cè)結(jié)果生成選擇信號(hào)的電平檢測(cè)器，并且還包括: 電力開關(guān)，被配置為根據(jù)選擇信號(hào)選擇預(yù)充電電壓；以及 預(yù)充電/均衡電路，被配置為根據(jù)控制邏輯的控制將位線對(duì)預(yù)充電到預(yù)充電電壓。
8.如權(quán)利要求1所述的SRAM器件，還包括: 預(yù)充電電壓調(diào)整電路，被配置為根據(jù)控制邏輯的控制將預(yù)充電電壓調(diào)整到目標(biāo)電壓。
9.如權(quán)利要求8所述的SRAM器件，其中所述預(yù)充電電壓調(diào)整電路包括: 上拉/下拉電路，被配置為響應(yīng)于包括上拉和下拉控制信號(hào)的控制邏輯的控制使用第一驅(qū)動(dòng)電壓和地電壓中的一個(gè)來上拉或下拉預(yù)充電電壓。
10.如權(quán)利要求8所述的SRAM器件，其中所述預(yù)充電電壓調(diào)整電路包括: 參考電壓生成器，被配置為生成目標(biāo)電壓，其中所述控制邏輯被配置為控制參考電壓生成器從而使用參考電壓生成器的目標(biāo)電壓將位線對(duì)的預(yù)充電電壓調(diào)整到目標(biāo)電壓。
11.如權(quán)利要求8所述的SRAM器件，其中所述預(yù)充電電壓調(diào)整電路包括: 移位電路，被配置為使用第一驅(qū)動(dòng)電壓將預(yù)充電電壓調(diào)整到目標(biāo)電壓， 其中所述控制邏輯被配置為控制移位電路從而將預(yù)充電電壓調(diào)整到目標(biāo)電壓。
12.如權(quán)利要求8所述的SRAM器件，其中所述預(yù)充電電壓調(diào)整電路包括: 上拉/下拉電路，被配置為響應(yīng)于控制邏輯的上拉和下拉控制信號(hào)使用第一驅(qū)動(dòng)電壓和地電壓中的一個(gè)來上拉或下拉預(yù)充電電壓；以及 參考電壓生成器，被配置為響應(yīng)于控制邏輯的控制生成施加于位線對(duì)的目標(biāo)電壓， 其中所述上拉/下拉電路和參考電壓生成器相互操作地將位線對(duì)的預(yù)充電電壓調(diào)整到目標(biāo)電壓。
13.如權(quán)利要求1所述的SRAM器件，其中所述控制邏輯被配置為基于SRAM器件的操作模式選擇預(yù)充電電壓。
14.如權(quán)利要求12所述的SRAM器件，其中如果SRAM器件的操作模式是高速操作模式，則第二驅(qū)動(dòng)電壓被選擇為預(yù)充電電壓，以及如果SRAM器件的操作模式是低速操作模式，則控制邏輯被配置為選擇第一驅(qū)動(dòng)電壓作為預(yù)充電電壓。
15.—種在靜態(tài)隨機(jī)訪問(SRAM)器件中執(zhí)行位線預(yù)充電操作的方法，包括: 向存儲(chǔ)單元提供第一驅(qū)動(dòng)電壓； 向感應(yīng)放大器提供第二驅(qū)動(dòng)電壓，其中第二驅(qū)動(dòng)電壓低于第一驅(qū)動(dòng)電壓； 選擇第一驅(qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓中的一個(gè)作為預(yù)充電電壓； 提供預(yù)充電電壓到電連接到存儲(chǔ)單元的位線對(duì)；以及 在開始感應(yīng)操作之前將預(yù)充電電壓調(diào)整到目標(biāo)電壓。
16.如權(quán)利要求15所述的位線預(yù)充電方法，其中選擇預(yù)充電電壓包括: 檢測(cè)SRAM器件的操作模式； 如果檢測(cè)結(jié)果相應(yīng)于高速操作模式，則選擇第二驅(qū)動(dòng)電壓作為預(yù)充電電壓；以及 如果檢測(cè)結(jié)果相應(yīng)于低速操作模式，則選擇第一驅(qū)動(dòng)電壓作為預(yù)充電電壓。
17.如權(quán)利要求15所述的位線預(yù)充電方法，其中選擇預(yù)充電電壓包括: 檢測(cè)第一驅(qū)動(dòng)電壓和第二驅(qū)動(dòng)電壓的驅(qū)動(dòng)電壓差； 如果驅(qū)動(dòng)電壓差小于預(yù)定電壓差，則選擇第二驅(qū)動(dòng)電壓作為預(yù)充電電壓；以及 如果驅(qū)動(dòng)電壓差大于預(yù)定電壓差，則選擇第一驅(qū)動(dòng)電壓作為預(yù)充電電壓。
18.如權(quán)利要求15所述的位線預(yù)充電方法，其中選擇預(yù)充電電壓包括: 比較第二驅(qū)動(dòng)電壓與預(yù)定電壓； 如果第二驅(qū)動(dòng)電壓大于預(yù)定電壓，則選擇第二驅(qū)動(dòng)電壓作為預(yù)充電電壓；以及 如果第二驅(qū)動(dòng)電壓小于預(yù)定電壓，則選擇第一驅(qū)動(dòng)電壓作為預(yù)充電電壓。
19.一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件，包括: 位線對(duì)； 存儲(chǔ)單元，連接到位線對(duì)并且被電供應(yīng)有第一驅(qū)動(dòng)電壓； 預(yù)充電電壓源，電連接到位線對(duì)的一端； 感應(yīng)放大器，連接到位線對(duì)的相對(duì)端并且被供應(yīng)有低于第一驅(qū)動(dòng)電壓的第二驅(qū)動(dòng)電壓， 控制邏輯，被配置為控制預(yù)充電電壓源從而在感應(yīng)放大器開始感應(yīng)操作之前將位線對(duì)預(yù)充電到目標(biāo)電壓。
20.如權(quán)利要求19所述的SRAM器件，其中所述預(yù)充電電壓源包括第二驅(qū)動(dòng)電壓和上拉/下拉電路的輸出，其中控制邏輯向上拉/下拉電路提供上拉和下拉控制信號(hào)，其中第二驅(qū)動(dòng)電壓電耦接到位線對(duì)的一端以及上拉/下拉電路。
21.如權(quán)利要求19所述的SRAM器件，其中所述預(yù)充電電壓源包括第一驅(qū)動(dòng)電壓和箝位控制單元， 其中第一驅(qū)動(dòng)電壓電耦接到位線對(duì)的一端， 其中所述箝位控制單元被配置為響應(yīng)于控制邏輯的控制向NMOS晶體管的柵極提供電壓，其中所述電壓是目標(biāo)電壓和NMOS晶體管的閾值電壓的總和。
【文檔編號(hào)】G11C11/413GK104425008SQ201410414936
【公開日】2015年3月18日 申請(qǐng)日期:2014年8月21日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】崔鐘祥 申請(qǐng)人:三星電子株式會(huì)社