非揮發(fā)性動態(tài)隨機存取存儲器裝置、方法及單元陣列的制作方法
【專利摘要】本發(fā)明一種非揮發(fā)性動態(tài)隨機存取存儲器裝置、方法及單元陣列，該裝置包含：一非揮發(fā)性存儲器元件，包含一電荷儲存材質(zhì)、一控制柵極電極、一第一源極電極、一第一漏極電極以及一基底電極；以及一動態(tài)隨機存取存儲器元件，其中，動態(tài)隨機存取存儲器元件包含：一存取晶體管，包含一柵極電極、一第二源極電極以及一第二漏極電極；以及一儲存電容器，包含一第一板狀電極以及一第二板狀電極；第一板狀電極、第一漏極電極以及第二漏極電極形成一儲存節(jié)點。本發(fā)明在非揮發(fā)性動態(tài)隨機存取存儲器單元陣列中，無須放大和緩沖中間數(shù)據(jù)，可直接將儲存在非揮發(fā)性存儲器元件的數(shù)據(jù)載入至對應(yīng)的動態(tài)隨機存取存儲器元件，達到高速度存取非揮發(fā)性數(shù)據(jù)的功效。
【專利說明】非揮發(fā)性動態(tài)隨機存取存儲器裝置、方法及單元陣列
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于非揮發(fā)性動態(tài)隨機存取存儲器(non-volatile dynamic randomaccess memory, NVDRAM)的結(jié)構(gòu)及其操作方法。特別地，系將一半導(dǎo)體非揮發(fā)性存儲器(non-volatile memory, NVM)單兀(cell)與一習(xí)知動態(tài)隨機存取存儲器(dynamic randomaccess memory, DRAM)單兀結(jié)合而形成單一 NVDRAM單兀。本發(fā)明的NVDRAM單兀的配置(configuration)可以隔離DRAM的低電壓操作和半導(dǎo)體NVDRAM單元的高電壓操作。因此，本發(fā)明的多數(shù)個NVDRAM單元的操作可被簡化，且可依據(jù)不同操作模式(mode)來導(dǎo)通(turn on)和切斷(turn off)不同的電壓源(voltage power),以降低晶片(chip)功率消耗(power consumption)。本發(fā)明的NVDRAM單兀兼具習(xí)知DRAM的讀/寫(read/write)速度及 NVM 的性能(capability)。
【背景技術(shù)】
[0002]半導(dǎo)體存儲器已經(jīng)廣泛地應(yīng)用在電子系統(tǒng)。從控制基本功能至復(fù)雜運算過程，電子系統(tǒng)需要半導(dǎo)體存儲器來儲存指令和數(shù)據(jù)。半導(dǎo)體存儲器可分為揮發(fā)性存儲器和非揮發(fā)性存儲器二大類。在切斷存儲器電源后，揮發(fā)性存儲器包括靜態(tài)隨機存取存儲器(staticrandom access memory, SRAM)和DRAM會遺失其儲存數(shù)據(jù)。然而,非揮發(fā)性存儲器,如只讀存儲器(read only memory, ROM)、電子可抹除可程式只讀存儲器(electrical erasableprogrammable read only memory, EEPR0M)和快閃存儲器(flash),在沒有電力的情況下，仍可以保留其儲存數(shù)據(jù)。
[0003]在諸多電子系統(tǒng)應(yīng)用領(lǐng)域中，DRAM因其高讀/寫速度、高密度和低成本的特性，已變成儲存大量數(shù)據(jù)的最佳存儲器選擇。一主動式(active)電子系統(tǒng)應(yīng)用從DRAM讀取的數(shù)據(jù)以執(zhí)行指令和輸入信息，并將更新數(shù)據(jù)儲存回DRAM以備進行后續(xù)的操作。此外，當(dāng)一電子系統(tǒng)的電源被導(dǎo)通時，該系統(tǒng)需要有初始數(shù)據(jù)作為指令和信息以進行操作。這些初始數(shù)據(jù)通常儲存于一 NVM元件，在系統(tǒng)進行正常操作之前，該電子系統(tǒng)必須將初始指令和數(shù)據(jù)從該NVM元件搬移至一 DRAM元件。而在該電子系統(tǒng)啟動(booting up)時,將該數(shù)據(jù)從該NVM元件搬移至該DRAM元件的動作，總是會占用大部分等待時間(wait time)。另一方面，當(dāng)切斷電子系統(tǒng)或電源因故障或突波而中斷時，在該DRAM元件中的一些關(guān)鍵性數(shù)據(jù)不能被遺失，而且需要被回存至該NVM元件，以作為下次開機之用。因此，對電子系統(tǒng)應(yīng)用而言，亟需整合具有DRAM的功能與具有恢復(fù)(recall)及儲存非揮發(fā)性數(shù)據(jù)的功能的NVDRAM元件。
[0004]在NVDRAM的發(fā)展中，在DRAM電容器(capacitor)的儲存節(jié)點(storage node)和半導(dǎo)體NVM的電荷儲存材質(zhì)(charge storing material)之間轉(zhuǎn)移電荷已成主要的重點。例如，美國專利號碼3，916，390的專利文獻中，J.J.Chang等人揭露一種類似分裂閘(split-gate)氮氧金屬半導(dǎo)體(metal nitride oxide semiconductor)NVM 的單元結(jié)構(gòu)，一旦電源中斷時，可以備份動態(tài)存儲器的數(shù)據(jù)(如圖1a所示)。美國專利號碼4，055，837的專利文獻中，K.U.Stein揭露一種電子可抹除可程式只讀存儲器的結(jié)構(gòu)(一P型存取晶體管(access transistor)和一非揮發(fā)性儲存節(jié)點的示意圖顯示于圖lb)。美國專利號碼4，471,471的專利文獻中，D.J.DiMaria揭露一種多硅雙電子注入結(jié)構(gòu)(silicon-rich double electron injection structure,DEIS)堆迭(stack),在薄穿隧氧化層(tunneling oxide)可使用之前,將電子注入浮動閘(floating gate)中以進行NVM程式化(programming)操作(如圖1c所示)。美國專利號碼5，331，188的專利文獻中，Acovic等人利用三層多晶娃(poly-silicon)當(dāng)作DEIS及利用介于第一層多晶娃和重摻雜(heavy doped) P-型擴散區(qū)(diffusion)間的薄穿隧氧化層作為單電子注入堆迭(singleelectron injection stack, SEIS),用以在浮動閘和電容器儲存節(jié)點間轉(zhuǎn)移電荷(如圖1d所示)。
[0005]因氧化物生長制造工藝已大幅改善，對半導(dǎo)體NVM而言，當(dāng)需要保持住儲存電荷而不揮發(fā)時，很容易地制造出轉(zhuǎn)移電荷(以進出電荷儲存材質(zhì))所需的可靠的薄穿隧氧化層。在近期的NVDRAM的發(fā)展中，美國專利號碼6，952，366,7, 072，213和7，319，613的專利文獻中，F(xiàn)orbes揭露一種氮化物只讀存儲器(nitride read only memory, NORM)單元作為存取晶體管，以及儲存電容器器(如圖1e所示)。美國專利號碼6，996，007、7，054，201、7，099，181和7，244，609的專利文獻中，Ahn等人揭露一種氮化物薄膜和浮動閘NVM單元作為存取晶體管，以及儲存電容器(如圖1f所示)。上述二者的NVDRAM的制造工藝，皆達到ITlC(一晶體管和一電容器)結(jié)構(gòu)的最大單元緊密度(compactness),就如同習(xí)知DRAM元件的單元緊密度。雖然ITlC結(jié)構(gòu)是NVDRAM單元的最緊密形式，但不同于習(xí)知DRAM單元的存取晶體管，非揮發(fā)性存取晶體管需要高電壓來運作以進行電荷轉(zhuǎn)移穿隧操作與存取電容器儲存節(jié)點。再者，因為非揮發(fā)性金氧半場效晶體管(metal-oxide-semiconductorfield effect transistor, M0SFET)中，從控制閘(control gate)至通道(channel)的厚膜(thick film)堆迭包含I禹合介電層(coupling dielectrics)、一電荷儲存材質(zhì)(例如:浮動閘、氮化物介電層(nitride dielectrics)或納米晶體(nano-crystals))以及一層厚度介于?100埃(angstrom)至?80埃的穿隧氧化層,所以該非揮發(fā)性MOSFET的驅(qū)動(driving)晶體管性能比應(yīng)用于現(xiàn)代DRAM存取晶體管的MOSFET (氧化層厚度約30埃)的驅(qū)動晶體管性能差很多。在動態(tài)存儲器模式中，上述的ITlC NVDRAM會有較慢的讀/寫存取性能及需要施加一較高的柵極電壓以存取電容器儲存節(jié)點。相較于現(xiàn)代DRAM，高電壓存取亦導(dǎo)致較高的功率消耗和較長的切換時間(switching time)來導(dǎo)通(turn on)/切斷(turn off)該存取晶體管以執(zhí)行動態(tài)存儲器的讀/寫操作。以非揮發(fā)性MOSFET來替代存取晶體管會犧牲現(xiàn)代DRAM在速度和功率消耗的性能。另外，為了程式化該ITlC NVDRAM,施加一高電壓于連接至一儲存電容器的非揮發(fā)性MOSFET的漏極電極，該高電壓有可能超過為現(xiàn)代DRAM低電壓操作而設(shè)計的該儲存電容器的最大介電場強度(dielectric filedstrength)。此限制已導(dǎo)致較復(fù)雜和較低效冗長的程式化架構(gòu)(scheme),如Forbes和Ahn所揭露的前述架構(gòu)。

【發(fā)明內(nèi)容】

[0006]為了簡化非揮發(fā)性存儲器的程式化/抹除(erase)操作，但又不損及低電壓操作的DRAM性能，本發(fā)明提供了一種非揮發(fā)性動態(tài)隨機存取存儲器裝置，具有2T1C(—非揮發(fā)性晶體管+ —存取晶體管+ —儲存電容器)NVDRM架構(gòu)，在動態(tài)存儲器應(yīng)用上可以和DRAM完全一樣地運作，并具有快速恢復(fù)及儲存非揮發(fā)性數(shù)據(jù)的功能。
[0007]本發(fā)明提供了一種非揮發(fā)性動態(tài)隨機存取存儲器裝置，該裝置包含:
[0008]—非揮發(fā)性存儲器兀件,包含一電荷儲存材質(zhì)、一控制柵極電極、一第一源極電極、一第一漏極電極以及一基底電極；以及
[0009]一動態(tài)隨機存取存儲器元件，包含:
[0010]一存取晶體管，包含一柵極電極、一第二源極電極以及一第二漏極電極；以及
[0011]—儲存電容器，包含一第一板狀電極以及一第二板狀電極；
[0012]其中，所述的第一板狀電極、所述的第一漏極電極以及所述的第二漏極電極形成一儲存節(jié)點。
[0013]本發(fā)明還提供了一種方法，應(yīng)用于一非揮發(fā)性動態(tài)隨機存取存儲器單元中，用以將儲存于一非揮發(fā)性存儲器元件的數(shù)據(jù)位載入至一動態(tài)隨機存取存儲器元件，所述的動態(tài)隨機存取存儲器元件包含一存取晶體管以及一儲存電容器，所述的儲存電容器包含一第一板狀電極以及一第二板狀電極，所述的存取晶體管的漏極電極、所述的非揮發(fā)性存儲器元件的漏極電極以及所述的第一板狀電極形成一儲存節(jié)點，所述的第二板狀電極被偏壓至一參考電壓，該方法包含以下循序步驟:
[0014]將所述的儲存電容器充電至一低操作電壓；
[0015]切斷所述的存取晶體管；
[0016]將所述的非揮發(fā)性存儲器元件的源極電極耦接至一接地端；以及
[0017]施加一偏壓Vg至所述的非揮發(fā)性存儲器元件的控制柵極電極；
[0018]其中，Vthl〈Vg〈Vthh，以及Vthl和Vthh分別代表所述的非揮發(fā)性存儲器元件的低臨界電壓和高臨界電壓。
[0019]本發(fā)明還提供了一種方法，應(yīng)用在一非揮發(fā)性動態(tài)隨機存取存儲器單元中，將一動態(tài)隨機存取存儲器元件的數(shù)據(jù)位儲存至一非揮發(fā)性存儲器元件，所述的動態(tài)隨機存取存儲器兀件包含一存取晶體管以及一儲存電容器，所述的儲存電容器包含一第一板狀電極以及一第二板狀電極，所述的存取晶體管的漏極電極、所述的非揮發(fā)性存儲器元件的漏極電極以及所述的第一板狀電極形成一儲存節(jié)點，所述的第二板狀電極被偏壓至一參考電壓，該方法包含以下循序步驟:
[0020]將所述的非揮發(fā)性存儲器元件抹除至一低臨界電壓狀態(tài)；
[0021]提供一接地電壓以及一低操作電壓的其一給所述的儲存節(jié)點；以及
[0022]分別施加一高電壓偏壓、所述的接地電壓和一負電壓至所述的非揮發(fā)性存儲器元件的控制柵極電極、源極電極和漏極電極，使得所述的非揮發(fā)性存儲器元件根據(jù)所述的儲存節(jié)點的電壓具有對應(yīng)的臨界電壓。
[0023]本發(fā)明還提供了一種存儲器單元陣列，包含:
[0024]多數(shù)個非揮發(fā)性動態(tài)隨機存取存儲器單元，被配置為具有行(row)與列(column)的電路組態(tài)，沿著一個列的方向，每隔一行配置一個非揮發(fā)性動態(tài)隨機存取存儲器單元，以及沿著一個行的方向，每隔一列配置一個非揮發(fā)性動態(tài)隨機存取存儲器單元，各所述的非揮發(fā)性動態(tài)隨機存取存儲器單元，包含:
[0025]—非揮發(fā)性存儲器兀件,包含一電荷儲存材質(zhì)、一控制柵極電極、一第一源極電極、一第一漏極電極以及一基底電極；以及[0026]—動態(tài)隨機存取存儲器兀件,包含:
[0027]—存取晶體管，包含一柵極電極、一第二源極電極以及一第二漏極電極；以及
[0028]一儲存電容器，包含一第一板狀電極以及一第二板狀電極，其中所述的第一板狀電極、所述的第一漏極電極以及所述的第二漏極電極形成一儲存節(jié)點；
[0029]多數(shù)條位線，用以連接所述的存儲器單元陣列中各列非揮發(fā)性動態(tài)隨機存取存儲器單元的第二源極電極；
[0030]多數(shù)條字元線，用以連接所述的存儲器單元陣列的各行非揮發(fā)性動態(tài)隨機存取存儲器單元的柵極電極；
[0031]多數(shù)條控制柵極線，用以連接所述的存儲器單元陣列中各行非揮發(fā)性動態(tài)隨機存取存儲器單元的控制柵極電極；以及
[0032]多數(shù)條共源極線，每一條共源極線連接所述的存儲器單元陣列的兩相鄰行的非揮發(fā)性動態(tài)隨機存取存儲器單元的第一源極電極，使得所述的兩相鄰行的非揮發(fā)性動態(tài)隨機存取存儲器單元分享一條共源極線；
[0033]其中，所述的共源極線連接至一接地端。
[0034]本發(fā)明提供一種非揮發(fā)性動態(tài)隨機存取存儲器裝置，系結(jié)合一非揮發(fā)性存儲器元件以及一動態(tài)隨機存取存儲器元件而成。在動態(tài)存儲器應(yīng)用上，該非揮發(fā)性動態(tài)隨機存取存儲器元件的讀、寫和更新等操作都和習(xí)知DRAM元件一樣。同時，在非揮發(fā)性動態(tài)隨機存取存儲器單元陣列中，無須放大和緩沖中間數(shù)據(jù)，可直接將儲存在非揮發(fā)性存儲器元件的數(shù)據(jù)載入至對應(yīng)的動態(tài)隨機存取存儲器元件，達到高速度存取非揮發(fā)性數(shù)據(jù)的功效。對于需要儲存成非揮發(fā)性的數(shù)據(jù)，可將動態(tài)隨機存取存儲器元件的數(shù)據(jù)回存至對應(yīng)的非揮發(fā)性存儲器元件。本發(fā)明在一非揮發(fā)性動態(tài)隨機存取存儲器單元中，提供動態(tài)存儲器的快速讀/寫功能和非揮發(fā)性存儲器的儲存功能。
【專利附圖】

【附圖說明】
[0035]圖1 (a)_圖1 (f)系根據(jù)先前技術(shù)，顯示不同的NVDRAM示意圖。
[0036]圖2系根據(jù)本發(fā)明的一實施例，顯示NVDRAM單元的架構(gòu)示意圖
[0037]圖3a系根據(jù)本發(fā)明的一實施例，顯示NVDRAM單元的DRAM信號的數(shù)位定義。
[0038]圖3b及圖3c系根據(jù)本發(fā)明的一實施例，顯示NVDRAM單元的非揮發(fā)性MOSFET的非揮發(fā)性數(shù)據(jù)定義。
[0039]圖4a及圖4b系根據(jù)本發(fā)明的一實施例，說明在儲存模式下，當(dāng)NVDRAM單元的DRAM元件分別儲存數(shù)據(jù)“ I ”和數(shù)據(jù)“ O ”時，對應(yīng)非揮發(fā)性MOSFET的程式化操作。
[0040]圖5a和圖5b是根據(jù)圖2，說明非揮發(fā)性MOSFET的非揮發(fā)性數(shù)據(jù)被載入至DRAM元件。
[0041]圖6是根據(jù)本發(fā)明的一實施例，顯示一 NVDRAM單元陣列的示意圖。
[0042]圖7是根據(jù)本發(fā)明的一實施例，顯示一陣列中非揮發(fā)性存儲器元件在進行程式化/抹除運作后的一典型臨界電壓分布圖。
[0043]圖8是根據(jù)本發(fā)明的一實施例，顯示在一 NVDRAM單元陣列中，將DRAM元件數(shù)據(jù)儲存至相對應(yīng)的非揮發(fā)性存儲器元件的施加電壓時序圖。
[0044]圖9是根據(jù)本發(fā)明的一實施例，顯示在一 NVDRAM單元陣列中，將非揮發(fā)性存儲器元件數(shù)據(jù)載入至DRAM元件并以DRAM讀取感測電路(read sensing circuitry)來讀取的施加電壓時序圖。
[0045]主要元件符號說明:
[0046]200非揮發(fā)性動態(tài)隨機存取存儲器單元
[0047]201存取晶體管
[0048]202存取晶體管的源極電極
[0049]203存取晶體管的柵極電極
[0050]204儲存節(jié)點
[0051]204a漏極電極
[0052]204b非揮發(fā)性存儲器元件的漏極電極
[0053]204c電容器電極
[0054]205非揮發(fā)性存儲器元件
[0055]206非揮發(fā)性存儲器元件的源極電極
[0056]207非揮發(fā)性存儲器元件的電荷儲存材質(zhì)
[0057]208非揮發(fā)性存儲器元件的控制柵極
[0058]209儲存電容器
[0059]210共板電極
[0060]211基底電極
[0061]600非揮發(fā)性動態(tài)隨機存取存儲器單元陣列【具體實施方式】
[0062]以下的說明將舉出本發(fā)明的數(shù)個較佳的示范實施例，熟悉本領(lǐng)域者應(yīng)可理解，本發(fā)明可采用各種可能的方式實施，并不限于下列示范的實施例或?qū)嵤├械奶卣鳌?br> [0063]圖2顯示一 NVDRAM單元200的架構(gòu)示意圖。該NVDRAM單元200由一 DRAM元件(包括一存取晶體管201和一儲存電容器209)及一半導(dǎo)體非揮發(fā)性存儲器(NVM)元件205所構(gòu)成。如同標(biāo)準(zhǔn)DRAM結(jié)構(gòu)，該存取晶體管201為一個低電壓MOSFET，同時具有一柵極電極(gate electrode) 203、一源極(source)電極 202 和一漏極(drain)電極 204a ;而該儲存電容器209具有一電容器電極204c和一共板電極(common plate electrode) 210。該NVM元件205可以是一非揮發(fā)性M0SFET，此非揮發(fā)性M0SFET205具有一控制柵極(controlgate)電極208、一源極電極206、一基底(substrate)電極211、一漏極電極204b,以及一電荷儲存材質(zhì)207 (例如:夾在該控制柵極208和通道間的多晶硅(poly)浮動閘、氮化物介電層和納米晶體等材質(zhì))。該存取晶體管201的漏極電極204a、該非揮發(fā)性M0SFET205的漏極電極204b和該儲存電容器209的電容器電極204c連接在一起，形成一電荷儲存節(jié)點(node) 204。當(dāng)進行動態(tài)存儲器操作時,會施加一接地電壓(ground voltage)于該非揮發(fā)性M0SFET205的控制柵極208，導(dǎo)致該非揮發(fā)性M0SFET205被切斷(turn off)，所以該NVDRAM單元200的讀、寫和更新(refreshment)等操作都和習(xí)知DRAM元件一樣。如圖3a所示,在儲存節(jié)點204的Vdd的“高(high) ”電位(voltage potential)和Vss的“低(low) ”電位分別代表二種數(shù)位數(shù)據(jù)“ I ”和“0”，其中，Vdd和Vss分別為DRAM操作電力軌(power rail)的正電壓和接地電壓。為了節(jié)省電力和薄電容介電層的可靠度，習(xí)知DRAM元件通常使用3伏(volt)以下的正電壓VDD。大多數(shù)普通的DRAM使用的正電壓電力軌為1.8伏，且有往更低操作電壓發(fā)展的趨勢。因DRAM的操作已為業(yè)界所熟悉，所以不再贅述。請注意，如同習(xí)知DRAM元件的操作,取決于不同的DRAM讀取架構(gòu)(read scheme),該共板電極210可以連接至一接地電壓或是一半的低操作電壓(即Vdd/2)。
[0064]藉由從通道注入電荷載子(charge carrier)至該電荷儲存材質(zhì)207來調(diào)整(modulate)非揮發(fā)性M0SFET205的臨界電壓(threshold voltage),藉以儲存非揮發(fā)性數(shù)據(jù)。例如，將電子注入至該非揮發(fā)性M0SFET205的電荷儲存材質(zhì)207，該非揮發(fā)性M0SFET205的臨界電壓便偏移(shift)至一較高的臨界電壓。當(dāng)施加一柵極電壓Vg于多個非揮發(fā)性M0SFET205的控制柵極208時，具高臨界電壓Vthh的非揮發(fā)性M0SFET205會被切斷，而具低臨界電壓Vthl的非揮發(fā)性M0SFET205會被導(dǎo)通，其中Vthl〈Vg〈Vthh。如圖3b和圖3c所示，分別以“高”和“低”兩種臨界電壓(以該非揮發(fā)性M0SFET205的Vthh和Vthl來代表)狀態(tài)來表示非揮發(fā)性數(shù)據(jù)“I”和“O”。圖3b中，元件205具高臨界電壓，元件205儲存數(shù)據(jù)“I” ；圖3c中，元件205具低臨界電壓，元件205儲存數(shù)據(jù)“O”。因此，當(dāng)施加一柵極電壓Vg于該非揮發(fā)性M0SFET205的控制柵極208時，該非揮發(fā)性M0SFET205的“導(dǎo)通”和“切斷”反應(yīng)(response)分別決定了 “O”和“I”的非揮發(fā)性數(shù)據(jù)。
[0065]在該非揮發(fā)性M0SFET205進行儲存數(shù)據(jù)之前，須先將該非揮發(fā)性M0SFET205抹除至一較低臨界電壓Vthl。于該控制柵極208和該基底電極211間施加一高電壓場(voltagefield),藉由習(xí)知通道傅勒-諾德翰穿隧(Fowler-Nordheim tunneling)方法,使被儲存的電子自該電荷儲存材質(zhì)207穿隧出去，以抹除該非揮發(fā)性M0SFET205?；蛘?，利用反向(reversed)源/極接面偏壓(voltage bias)促動能帶間(band-to-band)熱電洞(hothole)注入，以消滅(annihilate)儲存于該電荷儲存材質(zhì)207中的電子。
[0066]于非揮發(fā)性儲存模式中，需要藉由程式化該非揮發(fā)性M0SFET205來將DRAM元件(201和209)的數(shù)據(jù)回存至相對應(yīng)的非揮發(fā)性M0SFET205。美國專利
【發(fā)明者】王立中 申請人:閃矽公司