動態(tài)隨機存取存儲器裝置制造方法
【專利摘要】本發(fā)明公開了一種動態(tài)隨機存取存儲器裝置包括多個存儲單元陣列區(qū)塊、多個感測放大器以及多個數(shù)據(jù)緩沖電路。感測放大器分別與存儲單元陣列區(qū)塊相鄰配置，并分別耦接存儲單元陣列區(qū)塊的多條位元線。數(shù)據(jù)緩沖電路沿數(shù)據(jù)線的延伸方向彼此相鄰排列，且數(shù)據(jù)緩沖電路分別通過多條數(shù)據(jù)線耦接感測放大器。其中，部分數(shù)據(jù)線跨越第一部分的數(shù)據(jù)緩沖電路的表面與第二部分的數(shù)據(jù)緩沖電路相耦接。
【專利說明】動態(tài)隨機存取存儲器裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種存儲器裝置，且特別是有關(guān)于一種動態(tài)隨機存取存儲器裝置。

【背景技術(shù)】
[0002]隨著電子科技的進步，電子產(chǎn)品已成為人們生活中不可獲缺的工具。為可提供高速且大量的數(shù)據(jù)儲存以及處理動作，大容量且高效率的存儲器裝置成為電子產(chǎn)品中的一個重要的元件。
[0003]在現(xiàn)有的【技術(shù)領(lǐng)域】中，動態(tài)隨機存取存儲器裝置中，每一個記憶庫(bank)至多可以提供64個位元的存取,而每一個記憶庫由8個行節(jié)(column segment)所組成,也就是說，每一個行節(jié)可同時提供8個位元的數(shù)據(jù)存取。在進行讀取的動作時，每一個行節(jié)中有一個字線(word line)以及行選擇線(column selecting line)被打開,8個位元的數(shù)據(jù)會通過相對應(yīng)的數(shù)據(jù)緩沖電路，被寫回至存儲器裝置中的感測放大器中。
[0004]值得注意的是，數(shù)據(jù)緩沖電路的布局會配合其所對應(yīng)的行節(jié)的電路大小來進行。而在現(xiàn)有技術(shù)的架構(gòu)下，存儲器裝置的存取頻寬是被限制住的，當有提供更大的存取效率的需求時，則會產(chǎn)生困難。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種動態(tài)隨機存取存儲器裝置，可有效加快其存取速度。
[0006]本發(fā)明的動態(tài)隨機存取存儲器裝置，包括多個存儲單元陣列區(qū)塊、多個感測放大器以及多個數(shù)據(jù)緩沖電路。感測放大器分別與存儲單元陣列區(qū)塊相鄰配置，并分別耦接存儲單元陣列區(qū)塊的多條位元線。數(shù)據(jù)緩沖電路彼此沿數(shù)據(jù)線的延伸方向相鄰排列，且數(shù)據(jù)緩沖電路分別通過多條數(shù)據(jù)線耦接感測放大器。其中，部分數(shù)據(jù)線跨越第一部分的數(shù)據(jù)緩沖電路的表面與第二部分的數(shù)據(jù)緩沖電路相耦接。
[0007]基于上述，本發(fā)明提供配合存儲單元陣列區(qū)塊的多個感測放大器，并提供與感測放大器對應(yīng)的多個數(shù)據(jù)緩沖電路。如此一來，多個存儲單元陣列區(qū)塊可以同時被啟動以進行存取，有效的加快存儲器裝置的存取速度，并進以提升所屬系統(tǒng)的效能。
[0008]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

【專利附圖】

【附圖說明】
[0009]圖1繪示本發(fā)明一實施例的存儲器裝置的示意圖。
[0010]圖2A繪示本發(fā)明一實施例數(shù)據(jù)緩沖電路的布局方式示意圖。
[0011]圖2B繪示本發(fā)明一實施例的存儲單元陣列區(qū)塊、感測放大器以及數(shù)據(jù)緩沖電路的布局關(guān)系不意圖。
[0012]圖3繪示本發(fā)明實施例的數(shù)據(jù)緩沖電路的實施方式的示意圖。
[0013]其中，附圖標記說明如下:
[0014]100:動態(tài)隨機存取存儲器裝置
[0015]111、112:存儲單元陣列區(qū)塊
[0016]131、132:數(shù)據(jù)緩沖電路
[0017]121、122:感測放大器
[0018]BLll ?BL1N、BL2I ?BL2N:位元線
[0019]MDQll ?MDQ1M、MDQ21 ?MDQ2M、MDQ、bMDQ:數(shù)據(jù)線
[0020]1211、1212:子感測放大器
[0021]300:數(shù)據(jù)緩沖電路
[0022]WCTRL:寫入控制信號
[0023]RCTRL:讀出控制信號
[0024]RffD:數(shù)據(jù)傳輸線

【具體實施方式】
[0025]請參照圖1，圖1繪示本發(fā)明一實施例的動態(tài)隨機存取存儲器裝置100的示意圖。動態(tài)隨機存取存儲器裝置100包括多個存儲單元陣列區(qū)塊111、112、多個感測放大器121、122以及多個數(shù)據(jù)緩沖電路131及132。感測放大器121、122分別對應(yīng)存儲單元陣列區(qū)塊111、112，并且，感測放大器121通過位元線BLll?BLlN耦接至存儲單元陣列區(qū)塊111，而感測放大器122通過位元線BL21?BL2N耦接至存儲單元陣列區(qū)塊112。此外，為減少電路布局時所需要的跑線面積，感測放大器121以及122分別與其所對應(yīng)的存儲單元陣列區(qū)塊111以及112相鄰近配置。
[0026]數(shù)據(jù)緩沖電路131及132分別與感測放大器122及121相耦接，并且，數(shù)據(jù)緩沖電路131及132彼此相鄰排列。其中，數(shù)據(jù)緩沖電路131通過數(shù)據(jù)線MDQlI?MDQlM耦接至感測放大器122，而數(shù)據(jù)緩沖電路132則通過數(shù)據(jù)線MDQ21?MDQ2M耦接至感測放大器121。
[0027]在電路布局上，以存儲器裝置100建構(gòu)為集成電路的情況下，數(shù)據(jù)線MDQ21?MDQ2M可以跨越數(shù)據(jù)緩沖電路131的表面，并在不與數(shù)據(jù)緩沖電路131中的線路發(fā)生短路的情況下來與數(shù)據(jù)緩沖電路132相耦接。
[0028]在動態(tài)隨機存取存儲器裝置100的操作上，存儲單元陣列區(qū)塊111以及112可以通過不同的行選擇信號(column selecting signal)來同時被啟動，以使存儲單元陣列區(qū)塊111以及112可以同時進行備存取的動作。也就是說，當存儲單元陣列區(qū)塊111以及112同時依據(jù)所屬的行選擇信號而被啟動時，存儲單元陣列區(qū)塊111可以通過其所對應(yīng)的感測放大器121以及數(shù)據(jù)緩沖電路132來進行數(shù)據(jù)存取的動作，而同時間，存儲單元陣列區(qū)塊112則可以通過其所對應(yīng)的感測放大器122以及數(shù)據(jù)緩沖電路131來進行數(shù)據(jù)存取的動作?；诟袦y放大器121、122以及數(shù)據(jù)緩沖電路131及132都是獨立的電路，因此，存儲單元陣列區(qū)塊111及112的存取動作不會相互干擾。也就是說，動態(tài)隨機存取存儲器裝置100的數(shù)據(jù)存取頻寬可以有效的增加。
[0029]以每一個存儲單元陣列區(qū)塊111及112各可以同時提供64個位元的數(shù)據(jù)存取能力為范例，在本發(fā)明實施例中，通過同時啟動兩個存儲單元陣列區(qū)塊111及112以進行存取，就可以使動態(tài)隨機存取存儲器裝置100可同時提供128個位元的數(shù)據(jù)存取能力。當然，若同時啟動更多的存儲單元陣列區(qū)塊以進行存取，則可以更提升存儲器裝置100的數(shù)據(jù)存取頻寬。
[0030]各存儲單元陣列區(qū)塊111及112可操作于數(shù)據(jù)讀取模式或是數(shù)據(jù)寫入模式。以存儲單元陣列區(qū)塊111為范例，當存儲單元陣列區(qū)塊111操作于數(shù)據(jù)寫入模式時，存儲單元陣列區(qū)塊111所對應(yīng)的數(shù)據(jù)緩沖電路132接收寫入數(shù)據(jù)，并通過對應(yīng)的感測放大器121對存儲單元陣列區(qū)塊111進行數(shù)據(jù)寫入動作。其中，數(shù)據(jù)緩沖電路132通過數(shù)據(jù)線MDQ21?MDQ2M將寫入數(shù)據(jù)傳送至感測放大器121，并通過感測放大器121以對存儲單元陣列區(qū)塊111進行數(shù)據(jù)寫入動作。
[0031]相對的，當存儲單元陣列區(qū)塊111操作于數(shù)據(jù)讀取模式時，存儲單元陣列區(qū)塊111對應(yīng)的數(shù)據(jù)緩沖電路132依據(jù)對應(yīng)的感測放大器121的感測結(jié)果產(chǎn)生讀取數(shù)據(jù)。其中，感測放大器121依據(jù)存儲單元陣列區(qū)塊111中所讀出的數(shù)據(jù)來進行感測，并將感測結(jié)果通過數(shù)據(jù)線MDQ21?MDQ2M傳送至數(shù)據(jù)緩沖電路132中，并通過數(shù)據(jù)緩沖電路132來產(chǎn)生讀取數(shù)據(jù)。
[0032]附帶一提的，在本實施例中，同時被啟動的存儲單元陣列區(qū)塊111及112可以分別進行數(shù)據(jù)讀取或數(shù)據(jù)寫入的動作。仔細來說明，存儲單元陣列區(qū)塊111及112可以同時進行數(shù)據(jù)寫入的動作，或也可以同時進行數(shù)據(jù)讀出的動作。
[0033]值得注意的，在電路的布局上，由于數(shù)據(jù)緩沖電路131及132所能進行處理的位元數(shù)是相同的，因此，數(shù)據(jù)緩沖電路131及132的電路的寬度是相同的。在存儲器裝置100集成電路化時，數(shù)據(jù)緩沖電路131及132可以彼此相鄰排列以進行布局。
[0034]以下請參照圖2A，圖2A繪示本發(fā)明一實施例的數(shù)據(jù)緩沖電路的布局方式示意圖。在圖2A中，數(shù)據(jù)緩沖電路131以及132依序沿著數(shù)據(jù)線MDQl I?MDQlM以及MDQ21?MDQ2M的延伸方向來相鄰排列。其中，在圖2A中，數(shù)據(jù)線MDQll?MDQlM與數(shù)據(jù)緩沖電路131相耦接，而MDQ21?MDQ2M則跨越數(shù)據(jù)緩沖電路131的表面而與數(shù)據(jù)緩沖電路132相耦接。
[0035]以下再請參照圖2B，圖2B繪示本發(fā)明一實施例的存儲單元陣列區(qū)塊、感測放大器以及數(shù)據(jù)緩沖電路的布局關(guān)系示意圖。其中，感測放大器包括兩個子感測放大器1211及1212，且子感測放大器1211及1212分別布局在存儲單元陣列區(qū)塊111的兩側(cè)邊。具體來說明，子感測放大器1211通過存儲單元陣列區(qū)塊111的部分位元線與存儲單元陣列區(qū)塊111相耦接，而子感測放大器1212則可通過未與子感測放大器1211相耦接的位元線來與存儲單元陣列區(qū)塊111相耦接。其中，子感測放大器1211以及1212所分別耦接的位元線的數(shù)量可以是相同的。附帶一提的，上述的位元線可以由多個成對的位元線對所構(gòu)成，各位元線對可用以傳輸互補的差動信號。
[0036]數(shù)據(jù)緩沖電路131則通過數(shù)據(jù)線MDQ11、MDQ13、MDQ15以及MDQ17來耦接至子感測放大器1211，并通過數(shù)據(jù)線MDQ12、MDQ14、MDQ16以及MDQ18來耦接至子感測放大器1212。各數(shù)據(jù)線MDQll?MDQ18可以包括由兩條數(shù)據(jù)線所構(gòu)成的數(shù)據(jù)線對，其中，各數(shù)據(jù)線對傳輸互補的數(shù)據(jù)信號。
[0037]在本實施例中，子感測放大器1211可用以處理存儲單元陣列區(qū)塊111第奇數(shù)個位元的數(shù)據(jù)，而子感測放大器1212則可用以處理存儲單元陣列區(qū)塊111第偶數(shù)個位元的數(shù)據(jù)。在集成電路的布局上，數(shù)據(jù)線MDQ12、MDQ14、MDQ16以及MDQ18可以跨越存儲單元陣列區(qū)塊111以及感測放大器1211的上方，并在不與存儲單元陣列區(qū)塊111以及感測放大器1211中的電路元件短路的情況下，連接至數(shù)據(jù)緩沖電路131。
[0038]以下請參照圖3，圖3繪示本發(fā)明實施例的數(shù)據(jù)緩沖電路的實施方式的示意圖。數(shù)據(jù)緩沖電路300包括寫入緩沖器310以及讀出緩沖器320。寫入緩沖器310耦接由數(shù)據(jù)線MDQ以及bMDQ所構(gòu)成的數(shù)據(jù)線對以及數(shù)據(jù)傳輸線RWD。寫入緩沖器310并接收寫入控制信號WCTRL。寫入緩沖器310依據(jù)寫入控制信號WCTRL將數(shù)據(jù)傳輸線RWD上的數(shù)據(jù)傳送至數(shù)據(jù)線MDQ以及bMDQ。其中，數(shù)據(jù)線MDQ以及bMDQ上的數(shù)據(jù)是互補的。
[0039]讀出緩沖器320耦接由數(shù)據(jù)線MDQ以及bMDQ所構(gòu)成的數(shù)據(jù)線對，并接收讀出控制信號RCTRL。讀出緩沖器320依據(jù)讀出控制信號RCTRL將數(shù)據(jù)線MDQ以及bMDQ的數(shù)據(jù)傳送至數(shù)據(jù)傳輸線RWD。
[0040]在關(guān)于數(shù)據(jù)緩沖電路300的動作細節(jié)方面，數(shù)據(jù)緩沖電路300對應(yīng)的存儲單元陣列區(qū)塊被啟動以進行存取時，存儲單元陣列區(qū)塊的字線(word line)被打開，并在數(shù)據(jù)讀取模式下，通過行選擇信號(column selecting signal)的被致能,存儲單元陣列區(qū)塊中的數(shù)據(jù)被傳出并通過數(shù)據(jù)緩沖電路300所對應(yīng)的感測放大器以進行放大，并進以使數(shù)據(jù)線MDQ以及bMDQ上的電壓準位被拉開而產(chǎn)生電位差。讀出緩沖器320則依據(jù)讀出控制信號RCTRL來依據(jù)數(shù)據(jù)線MDQ以及bMDQ上的電壓準位的改變狀態(tài)來產(chǎn)生讀取數(shù)據(jù)，并將讀取數(shù)據(jù)傳送至數(shù)據(jù)傳輸線RWD。
[0041]在數(shù)據(jù)寫入模式下，通過行選擇信號的被致能，寫入緩沖器310依據(jù)寫入控制信號WCTRL來將數(shù)據(jù)傳輸線RWD上的數(shù)據(jù)以差動信號的方式傳送至數(shù)據(jù)線MDQ以及bMDQ上，并通過對應(yīng)的感測放大器來將數(shù)據(jù)傳輸線RWD上的數(shù)據(jù)寫入至被啟動以進行存取的存儲單元陣列區(qū)塊中。
[0042]綜上所述，本發(fā)明通過分別與多個存儲單元陣列區(qū)塊對應(yīng)的多個感測放大器，再配合分別與多個感測放大器對應(yīng)的多個數(shù)據(jù)緩沖電路，來使多個同時被啟動以進行存取的存儲單元陣列區(qū)塊可以在不相互干擾的情況下同時進行存取動作，有效提升存儲器裝置的讀寫頻寬，并進以提升所屬系統(tǒng)的效能。
【權(quán)利要求】
1.一種動態(tài)隨機存取存儲器裝置，包括: 多個存儲單元陣列區(qū)塊； 多個感測放大器，分別與該多個存儲單元陣列區(qū)塊相鄰配置，并分別耦接該多個存儲單元陣列區(qū)塊的多條位元線；以及 多個數(shù)據(jù)緩沖電路，該多個數(shù)據(jù)緩沖電路分別通過多條數(shù)據(jù)線耦接該多個感測放大器，該多個數(shù)據(jù)緩沖電路彼此沿該多條數(shù)據(jù)線的延伸方向相鄰排列； 其中，部分該多條數(shù)據(jù)線跨越第一部分的該多個數(shù)據(jù)緩沖電路的表面以與第二部分的該多個數(shù)據(jù)緩沖電路相耦接。
2.如權(quán)利要求1所述的動態(tài)隨機存取存儲器裝置，其中該多個存儲單元陣列區(qū)塊同時被啟動以進行存取動作。
3.如權(quán)利要求1所述的動態(tài)隨機存取存儲器裝置，其中當各該存儲單元陣列區(qū)塊處于一數(shù)據(jù)讀取模式時，各該存儲單元陣列區(qū)塊對應(yīng)的各該數(shù)據(jù)緩沖電路依據(jù)對應(yīng)的各該感測放大器的感測結(jié)果產(chǎn)生一讀取數(shù)據(jù)。
4.如權(quán)利要求1所述的動態(tài)隨機存取存儲器裝置，其中當各該存儲單元陣列區(qū)塊處于一數(shù)據(jù)寫入模式時，各該存儲單元陣列區(qū)塊對應(yīng)的各該數(shù)據(jù)緩沖電路接收一寫入數(shù)據(jù)，并通過對應(yīng)的各該感測放大器對各該存儲單元陣列區(qū)塊進行數(shù)據(jù)寫入動作。
5.如權(quán)利要求1所述的動態(tài)隨機存取存儲器裝置，其中該多條數(shù)據(jù)線包括多個數(shù)據(jù)線對，各該數(shù)據(jù)線對傳輸互補的數(shù)據(jù)信號。
6.如權(quán)利要求5所述的動態(tài)隨機存取存儲器裝置，其中各該數(shù)據(jù)緩沖電路包括: 一寫入緩沖器，耦接各該數(shù)據(jù)線對以及一數(shù)據(jù)傳輸線，并接收一寫入控制信號，該寫入緩沖器依據(jù)該寫入控制信號將該數(shù)據(jù)傳輸線上的數(shù)據(jù)傳送至各該數(shù)據(jù)線對；以及 一讀出緩沖器，耦接各該數(shù)據(jù)線對以及該數(shù)據(jù)傳輸線，并接收一讀出控制信號，該讀出緩沖器依據(jù)該讀出控制信號將各該數(shù)據(jù)線對上的數(shù)據(jù)傳送至該數(shù)據(jù)傳輸線。
7.如權(quán)利要求1所述的動態(tài)隨機存取存儲器裝置，其中各該感測放大器包括: 一第一子感測放大器；以及 一第二子感測放大器， 其中，該第一及第二子感測放大器配置在對應(yīng)的該存儲單元陣列區(qū)塊的兩側(cè)邊，且該第一子感測放大器耦接對應(yīng)的該存儲單元陣列區(qū)塊的部分的該多條位元線，該第二子感測放大器耦接對應(yīng)的該存儲單元陣列區(qū)塊未與該第一子感測放大器耦接的該多條位元線。
【文檔編號】G11C11/40GK104240750SQ201310224973
【公開日】2014年12月24日 申請日期:2013年6月7日 優(yōu)先權(quán)日:2013年6月7日
【發(fā)明者】李書毅, 劉燕君 申請人:華邦電子股份有限公司