專利名稱：用于減少非易失性存儲器中的狀態(tài)分布的展寬的擦除和編程技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及非易失性存儲器的擦除和編程，更具體地，涉及用于減少可能由于例如存儲器單元之間的電荷陷阱(charge trap)引起的狀態(tài)分布的展寬的技術(shù)。
背景技術(shù)：
在諸如快閃EEPROM器件的非易失性存儲器系統(tǒng)中，數(shù)據(jù)的準(zhǔn)確存儲依賴于數(shù)據(jù)準(zhǔn)確被寫入和被讀回兩者。數(shù)據(jù)的準(zhǔn)確編程依賴于各個(gè)存儲器單元被寫到對于存儲器單元可以存儲的數(shù)據(jù)狀態(tài)的每個(gè)的閾值電壓值的良好定義的分布中。這對多狀態(tài)器件特別正確，隨著器件尺寸縮小和分配給增加數(shù)量的狀態(tài)的電壓窗變得更小，情況甚至變得更嚴(yán)重。從而，存在改進(jìn)用于在寫操作期間提供更緊湊的狀態(tài)分布的技術(shù)的當(dāng)前需求。

發(fā)明內(nèi)容
根據(jù)第一組方面，給出了操作非易失性存儲器陣列的方法。該陣列包括一個(gè)或多個(gè)擦除塊，每個(gè)擦除塊具有沿著位線和字線形成的多個(gè)存儲器單元。該方法包括對一個(gè)或多個(gè)所選的擦除塊的存儲器單元進(jìn)行擦除操作，其中該擦除操作包括進(jìn)行加應(yīng)力階段和擦除階段。該加應(yīng)力階段包括將電壓電平的樣式施加到與所選擦除塊對應(yīng)的位線，其中該樣式包括對應(yīng)的位線中的至少一對相鄰位線之間的電壓差，以及在向位線施加電壓電平的樣式時(shí)，向與所選擦除塊對應(yīng)的字線中的一條或多條字線施加正電壓的脈沖。該擦除階段包括偏壓所選擦除塊以弓I起其存儲器單元的擦除。根據(jù)本發(fā)明的另一組方面，給出了操作非易失性存儲器陣列的方法。該陣列包括一個(gè)或多個(gè)擦除塊，每個(gè)擦除塊具有沿著位線和字線形成的多個(gè)存儲器單元并且具有NAND型架構(gòu)，在該架構(gòu)中多個(gè)存儲器單元串聯(lián)在第一和第二選擇柵極之間。該方法包括對一個(gè)或多個(gè)所選擦除塊的存儲器單元進(jìn)行擦除操作，其中該擦除操作包括進(jìn)行加應(yīng)力階段和擦除階段。作為加應(yīng)力階段的部分，向與所選擦除塊對應(yīng)的字線中的一個(gè)或多個(gè)不相鄰的字線的第一子集施加第一高電壓脈沖，該第一子集包括對應(yīng)于不與選擇柵極相鄰的存儲器單元的至少一條字線；以及在向第一子集的字線施加高電壓脈沖時(shí)，將與所選擦除塊對應(yīng)的字線中的其他字線設(shè)置到低電壓電平。該擦除階段包括對所選擦除塊偏壓以引起其存儲器單元的擦除。在另一些方面中，給出了向非易失性存儲器寫數(shù)據(jù)的方法。該方法包括對沿著所選字線形成的所選的多個(gè)存儲器單元進(jìn)行編程和驗(yàn)證階段的交替的序列。該驗(yàn)證階段包括進(jìn)行驗(yàn)證操作，該驗(yàn)證操作響應(yīng)于成功驗(yàn)證為被編程到對應(yīng)的目標(biāo)狀態(tài)而單獨(dú)鎖定不進(jìn)一步編程所選存儲器單元。該編程階段包括向所選字線施加第一和第二編程脈沖而沒有中間的驗(yàn)證操作，其中，與所選字線相鄰的未選字線在第一編程脈沖期間被設(shè)置到第一電壓，并且在第二編程脈沖期間被設(shè)置到第二電壓，其中第一和第二電壓是不同的正電壓。本發(fā)明的各個(gè)方面、優(yōu)點(diǎn)、特征和實(shí)施例被包括在其示例例子的以下描述中，該描述應(yīng)該結(jié)合附圖考慮。在此引用的所有專利、專利申請、論文、其他出版物、文獻(xiàn)和事物為了所有目的通過全部引用被合并于此。就在任意所并入的出版物、文獻(xiàn)或事物與本申請之間的術(shù)語的定義或使用中的任何不一致或者沖突而言，應(yīng)以本申請中的為準(zhǔn)。


圖I示出預(yù)調(diào)節(jié)可以如何改進(jìn)存儲器耐用性。圖2A是對于雙脈沖預(yù)調(diào)節(jié)的示例合成波形。圖2B和2C給出當(dāng)使用圖2A的波形時(shí)施加到陣列的一些示例偏壓值的例示。圖3A例示可以用在在位線方向上施加應(yīng)力的實(shí)施例中的合成波形。圖3B是當(dāng)使用圖3A的波形時(shí)施加到陣列的一些示例偏壓值的例示。圖4示出在寫操作期間使用雙脈沖編程波形的編程波形的例子。圖5A和5B例示在擦除操作、包括可選的溫和擦除期間使用預(yù)調(diào)節(jié)的一些示例序列。
具體實(shí)施例方式以下給出的技術(shù)可以用于通過隨著非易失性存儲器循環(huán)了許多擦除/編程周期而降低存儲器單元之間的電荷陷阱的影響來改進(jìn)非易失性存儲器的可靠性和耐用性。在現(xiàn)有技術(shù)下，減輕這種降級影響的一種方式是優(yōu)化制造期間的處理，但是隨著設(shè)備尺寸持續(xù)縮小，這對于各代技術(shù)來說不總是可調(diào)整。應(yīng)對此問題的另一方是是減小編程補(bǔ)償以適應(yīng)更寬的分布；但是，這減慢了編程速度，引入了常常不可接受的性能損失。在此給出的技術(shù)包括具有擦除處理的加應(yīng)力(stress)或者調(diào)節(jié)階段以便降低存儲器單元、尤其是循環(huán)的單元之間的電荷陷阱量。以下經(jīng)常將其稱為預(yù)加應(yīng)力/預(yù)調(diào)節(jié)，因?yàn)樵谠S多實(shí)施例中其發(fā)生在更大擦除操作的實(shí)際擦除階段之前，并且在所有實(shí)施例中發(fā)生在被擦除單元中的數(shù)據(jù)寫入之前。例如，在第一組示例實(shí)施例中，預(yù)加應(yīng)力/預(yù)調(diào)節(jié)是在擦除和實(shí)際的數(shù)據(jù)編程之前(或者在擦除之后并在編程之前)施加放置在不同字線上的一組電壓應(yīng)力。在相應(yīng)標(biāo)題下得以下給出的進(jìn)一步的實(shí)施例使用將加應(yīng)力階段并入編程操作中的雙脈沖編程方法。來自被俘獲的電子以及其他源的噪聲可能影響讀和寫操作兩者的準(zhǔn)確性。在美國專利號6，621，739和6，850，441中考慮了對于數(shù)據(jù)讀取和編程驗(yàn)證兩者的在感測操作的上下文中的噪聲，這些專利還大體討論了存儲器器件的各個(gè)方面并特別討論了 NAND型器件的各個(gè)方面。美國專利號6，840，441以及其中引用的參考文獻(xiàn)還提供了關(guān)于空穴和電子的陷俘的一些背景討論。在此給出的討論涉及噪聲對寫操作的影響，特別是在存儲器器件已經(jīng)經(jīng)歷了多個(gè)編程/擦除循環(huán)之后。預(yù)調(diào)節(jié)的使用降低了編程噪聲而不減損編程性能，特別是對于高循環(huán)的單元。在此給出的預(yù)加應(yīng)力/預(yù)調(diào)節(jié)方案可以按多種方式并入存儲器系統(tǒng)的擦除操作中。(例如，見以下，比如參考圖5A和5B所述。)通常來說，除了其中按或多或少典型的方式擦除所選單元的擦除階段之外，擦除操作還并入了應(yīng)力階段。圖I例示了這樣的預(yù)調(diào)節(jié)可以如何通過降低失敗位計(jì)數(shù)來改進(jìn)耐用性和可靠性。如圖I的上部軌跡101中所示，隨著編程-擦除循環(huán)的數(shù)量(水平軸)增加，失敗位的數(shù)量(垂直軸上的失敗位計(jì)數(shù)或FBC)開始顯著增長。通過并入預(yù)調(diào)節(jié)，作為循環(huán)的數(shù)量的函數(shù)，失敗位的數(shù)量明顯更平坦，圖103所/Jn ο在許多方面，這類似于對于擦除處理的一些現(xiàn)有技術(shù)布置，其中在擦除之前稍微編程存儲器單元。例如在美國專利號7，420，846中描述了這樣的方法。但是，在那些情況下，目標(biāo)更多的是通過將被編程在較低狀態(tài)的單元提升到更高電平來平坦存儲器單元之間的磨損，以便它們具有類似的編程歷史。這還提供了對于接下來的擦除處理的更統(tǒng)一的開始點(diǎn)，得到對于在任何數(shù)據(jù)寫入之前的塊的單元的更統(tǒng)一的后擦除/預(yù)編程開始點(diǎn)。在該情況下，這是對于在此給出的處理的補(bǔ)充處理，其中在調(diào)節(jié)處理中使用相對高的字線到字線電壓以便降低編程噪聲。從而，可以一起或分開使用兩類預(yù)擦除編程操作。在美國專利公開US20080298123A1 (或者美國專利號7，701，780)中描述了另一種現(xiàn)有技術(shù)布置，該專利申請給出了可以用作預(yù)調(diào)節(jié)操作的“修復(fù)(healing)”處理，但是這也是對于在此所述的處理的補(bǔ)充處理。其中描述的“修復(fù)”處理很大程度涉及NAND架構(gòu)中的邊緣字線，這些字線是緊接著NAND串的源極側(cè)或者漏極側(cè)選擇柵極布置的第一和最后的字線。在該處理中，選擇柵極被接地，同時(shí)相鄰字線取高，以便“修復(fù)”它們之間的NAND串的區(qū)域。對于非邊緣字線，這些也取高以便具有很小得或者沒有字線內(nèi)差別，特別是以便消除或者至少最小化字線之間的橫向場差別。相對照，在此給出的技術(shù)通過將被選擇用于預(yù)調(diào)節(jié)的字線的相鄰字線偏壓道不同的電壓來增強(qiáng)預(yù)調(diào)節(jié)或者加應(yīng)力操作。(而且，盡管主要在NAND器件的上下文中描述了在此給出的預(yù)調(diào)節(jié)技術(shù)，但是并不限于此，而是美國專利公開US20080298123的“修復(fù)”技術(shù)具體針對與如在NAND串的結(jié)尾處找到的選擇柵極相鄰的字線。)關(guān)于被選擇用于預(yù)調(diào)節(jié)的字線(無論是單個(gè)字線還是作為以下描述的各類樣式的字線的部分)和相鄰字線之間的電壓差，通常來說，該差越大，影響將越大；但是，更大的差導(dǎo)致器件上的更大應(yīng)力。從而，所使用的具體值將是在這兩個(gè)考慮因素之間的折中的設(shè)計(jì)選擇。在任一情況下，與試圖將字線到字線電壓差保持為小或零的美國專利公開US20080298123的“修復(fù)技術(shù)”相反，在被選擇用于預(yù)調(diào)節(jié)的字線和至少一條相鄰字線之間施加相對大的差。在以下所述的各個(gè)實(shí)施例中，施加到相鄰字線的低值可能未取為地，而是取為相對低的值，因?yàn)槭瓜噜徸志€上的晶體管稍微到點(diǎn)也可能是有用的。這可以是在器件上已經(jīng)可用的各種讀取或者通過電平之一或者針對此處理的特定電平。對于單個(gè)字線類型的實(shí)施例，相鄰字線可以被取為像8V等，并且在以下進(jìn)一步討論的偶數(shù)/奇數(shù)布置中，這可以是3-4V的量級。類似的考慮適用于與字線相鄰的選擇柵極，無論是在NAND串的結(jié)尾處還是在其他架構(gòu)中的鄰近選擇柵極；例如，在NAND串中，可以使用對于讀操作的典型通過電壓。(再次與以上討論的現(xiàn)有技術(shù)“修復(fù)”方法相對比，與將其控制柵極設(shè)置為地相反，是選擇柵極可以稍微導(dǎo)通可以有益于處理。)盡管更廣泛地可應(yīng)用于其他非易失性器件，但是以下描述的各個(gè)方面將在NAND型架構(gòu)的基于EEPROM的閃存的上下文中給出?？梢栽诶缫韵轮姓业疥P(guān)于這樣的示例實(shí)施例的更多細(xì)節(jié)美國專利申請?zhí)?2/833，167 ;美國專利申請?zhí)朥S2006-0233023-A1 ；US2006-0233021-A1 ；US2006-0211696-A1 ；US2006-0233010-A1 ；US2006-0239080-Al ；以及US2007-0002626-A1 以及美國專利號 6，958，936 ;7，298，647 ;和 6，839，281，這些并入的參考文獻(xiàn)提供了對更大的結(jié)構(gòu)和這樣的器件的操作的進(jìn)一步的討論。加應(yīng)力階段并入擦除操作中
第一組示例實(shí)施例使用雙脈沖預(yù)調(diào)節(jié)/預(yù)加應(yīng)力操作，其中兩個(gè)相繼的脈沖被施加在交替的字線上。這可以關(guān)于圖2A-2C例示。圖2A示意性地例示雙脈沖預(yù)加應(yīng)力，其中一個(gè)脈沖施加在偶數(shù)字線上并且另一脈沖施加在奇數(shù)字線上。(在附圖中，這些脈沖和其他波形是示意性的在于例如擦除脈沖的持續(xù)時(shí)間可以比所示的相對更長。)擦除部分和實(shí)際的數(shù)據(jù)編程部分可以取作以上列出的現(xiàn)有技術(shù)中的典型操作；但是，除了擦除脈沖之外，現(xiàn)在擦除操作還包括預(yù)加應(yīng)力操作。如圖2A所示，在此例子中，高電壓脈沖201首先被施加到偶數(shù)字線，同時(shí)奇數(shù)字線偏壓在較低的電壓，比如3 4V。取決于實(shí)現(xiàn)方式，未選擇的(在此的奇數(shù))字線可以取為足夠低以便沒有相應(yīng)的晶體管導(dǎo)通，可以取為更高以便所有晶體管都稍微導(dǎo)通而不管其數(shù)據(jù)狀態(tài)如何，或者處于中間值。然后，對于第二脈沖203，偶數(shù)和奇數(shù)字線的角色顛倒，在該脈沖之后塊被擦除。(在此擦除階段被示出為單個(gè)脈沖，盡管可以使用標(biāo)準(zhǔn)擦除操作的任意一個(gè)。)一旦塊被擦除，就可以用數(shù)據(jù)編程各個(gè)字線。圖2B例示在在加應(yīng)力階段期間對于NAND陣列的塊施加的電平。諸如209的沿著位線的每個(gè)NAND串具有在一對選擇晶體管之間串聯(lián)的多個(gè)存儲器單元，比如205和207。串的字線交替地是偶數(shù)和奇數(shù)，分別被標(biāo)記為O (關(guān)于211)和E (關(guān)于213)。在加應(yīng)力階段，然后高電壓脈沖被施加到一組字線，同時(shí)另一組被設(shè)置到較低的電壓，比如3-4V。然后對于第二加應(yīng)力脈沖，角色顛倒。在NAND串的任一端的選擇晶體管可以偏壓在低電壓，t匕如H在圖2B的例子中，所有位線偏壓在0V。其他實(shí)施例使用不同的位線電平。例如，圖2C的實(shí)施例將位線設(shè)置在地電壓(ground)以上，在此設(shè)置在編程禁止電壓，通常是芯片上供應(yīng)電平VDD。在預(yù)加應(yīng)力階段期間，通過僅一對脈沖，偶數(shù)/奇數(shù)布置將此電壓差應(yīng)用到所有字線。此方案可以增強(qiáng)預(yù)調(diào)節(jié)場并顯著減少失敗位計(jì)數(shù)。除了奇數(shù)/偶數(shù)布置之外，字線加應(yīng)力樣式。無論對于單個(gè)字線上的單個(gè)脈沖、剛剛描述的奇數(shù)/偶數(shù)布置還是字線條紋樣式，預(yù)調(diào)節(jié)數(shù)據(jù)示出相鄰字線之間的電壓差越大放大調(diào)節(jié)效果，盡管更高的場電平在器件上放置更多的應(yīng)力。從而，具體值將是設(shè)計(jì)選擇，并且可以不同地優(yōu)化由于處理變化引起的不同設(shè)計(jì)的器件以及的相同設(shè)計(jì)的器件。該方案中涉及的各個(gè)值(脈沖持續(xù)時(shí)間、脈沖電壓、相鄰字線偏壓)可以是由制造者例如在測試時(shí)控制并設(shè)置的參數(shù)。還可以變化這些值以考慮由存儲器芯片上的控制器或者狀態(tài)機(jī)控制的器件老化或錯(cuò)誤率。對于雙脈沖預(yù)調(diào)節(jié)/預(yù)加應(yīng)力的另一組示例實(shí)施例對于位線使用差分偶數(shù)/奇數(shù)偏壓，如關(guān)于圖3A和3B所例示的。圖3A示意性例示類似于圖2A的雙脈沖預(yù)加應(yīng)力，但是第一脈沖在所有字線上，同時(shí)奇數(shù)位線處于OV并且偶數(shù)位線被禁止在較高的電壓(在此的VDD),并且第二脈沖再次在所有字線上，同時(shí)偶數(shù)位線處于OV并且技術(shù)為先被禁止(在較高的電壓，在此的VDD，盡管可以使用其他值)。注意，盡管在此給出的波形看起來與圖2A中的相同，但是在圖2A中第一和第二脈沖分別僅施加到偶數(shù)和奇數(shù)字線(或反之亦然)，其他字線低，位線處于地；而在圖3A中，兩個(gè)脈沖都施加到所有字線，奇數(shù)/偶數(shù)位線對于一個(gè)脈沖是高/低，并且對于另一脈沖切換到低/高。圖3B相應(yīng)地例示類似于對于先前的奇數(shù)/偶數(shù)字線實(shí)施例的圖2B的、對于此實(shí)施例的陣列。如圖3B所示，所選擦除塊的位線被交替設(shè)置為OV和較高電壓，比如VDD。在所選NAND串的任一端的選擇晶體管導(dǎo)通(例如處于HV)。然后脈沖被施加到所有字線。然后位線的偏壓被切換，并且第二脈沖被施加到所有字線。如上所述，字線到字線預(yù)加應(yīng)力數(shù)據(jù)示出相鄰字線之間的增加的電壓差放大了預(yù)加應(yīng)力效果。當(dāng)在預(yù)加應(yīng)力期間在所有字線脈沖之一中禁止偶數(shù)位線并且在另一脈沖中禁止奇數(shù)位線時(shí)，相同的效果也適用于位線到位線方向。從而，此方案可以幫助降低由于位于位線之間的陷阱引起的編程噪聲。入職前，在此方案中涉及的各個(gè)值(脈沖持續(xù)時(shí)間、脈沖電壓、相鄰字線偏壓、偶數(shù)/奇數(shù)位線偏壓)再次可以是控制的參數(shù)。而且，盡管已經(jīng)分別給出關(guān)于圖2A和2B所述的實(shí)施例以及關(guān)于圖3A和3B所述的實(shí)施例，但是更一般地，它們可以被組合例如，它們可以相繼進(jìn)行，作為單個(gè)預(yù)調(diào)節(jié)操作的部分；它們可以都被使用，但是用在不同的循環(huán)中；或者，單個(gè)預(yù)調(diào)節(jié)處理可以在每個(gè)脈沖中在字線和位線方向兩者中組合差分偏壓。雙脈沖編程關(guān)于圖4例示通過使用“雙脈沖”編程技術(shù)降低分布擴(kuò)展的另一替換實(shí)施例。在此情況下，不是使用不同的預(yù)調(diào)節(jié)階段來降低噪聲，而是噪聲降低被并入數(shù)據(jù)寫操作本身中。這在對于所選字線、在此的WLn的編程的通過圖4例示的雙脈沖編程波形中例示。施加到所選字線WLn的波形示出在頂部，并且除了每個(gè)脈沖施加兩次之外，通常是交替的編程階段(其中施加VPGM)和驗(yàn)證階段(其中施加Vread)的階梯波形。隨著單元驗(yàn)證，它們可以各自被鎖定。每個(gè)編程中的第一脈沖和第二脈沖處于相同的VPGM電平而沒有中間的驗(yàn)證階段。另一偏壓電平(選擇柵極、位線、未選擇的字線)可以如正常那樣，除了相鄰字線WLn+1和WLn-I現(xiàn)在具有如圖4的底部所示的波形，其中WLn+Ι和WLn-I字線在WLn的第一編程脈沖中被偏壓在VPASS_low，并且在WLn的第二編程脈沖中被偏壓在VPASS_high。VPASS_high可以被取為與對于未選擇的字線相同的值，比如 8、V，而VPASS_low可以類似于對于在圖2B和2C中的未選擇的字線所使用的值，比如HV。雙脈沖編程方案可以類似地用于幫助克服耐用性問題，因?yàn)槊繉χ械牡谝幻}沖引入了更高的字線到字線差。類似于以上對于預(yù)調(diào)節(jié)的討論，在第一脈沖期間，器件可以使用低得多的VPASS(VPASS_low)，然后在第二脈沖中使用更高的/正常的VPASS(VPASS_high)。(在此，每個(gè)步幅電平示出為一對，盡管更通常地?zé)o需是這樣的情況。)通過增加相鄰字線偏壓差更增強(qiáng)了預(yù)調(diào)節(jié)效果，在此通過在第一脈沖編程期間偏壓在較低的VPASS(VPASS_low)可以存在類似的增益。應(yīng)該注意，在以下描述了使用“雙脈沖”編程波形、但是未超過稍微不同的布置的其他編程技術(shù)美國專利申請?zhí)?2/536，127，提交于2009年8月5日；美國專利申請12/757，300，提交于2010年4月9日；以及美國專利公開號US2009/0059660。盡管在這些文獻(xiàn)中給出的技術(shù)是對于在此給出的技術(shù)的優(yōu)選(complimentary),但是所描述的編程操作的很多討論在此可以適用。變化和一般化之前的討論已經(jīng)描述了可以單獨(dú)使用或者以各種組合使用的多個(gè)優(yōu)選模式。例如，關(guān)于雙脈沖寫技術(shù)，圖4示出每個(gè)編程脈沖后包括雙脈沖，但是在其他實(shí)施例中，僅一些編程脈沖將包括雙脈沖，其他脈沖在驗(yàn)證操作之間使用標(biāo)準(zhǔn)的單個(gè)脈沖。例如，由于多級的較低狀態(tài)經(jīng)常易受噪聲影響，所以可以僅對VPGM階梯的較低階使用雙脈沖?；蛘撸瑔蝹€(gè)脈沖或者雙脈沖的選擇可以基于寫入時(shí)的性能需求。對于使用二進(jìn)制和多狀態(tài)存儲兩者的器件(比如在例如美國專利公開US2010-0172180或者2009年12月18日提交的美國專利申請12/642，584中的使用二進(jìn)制緩存的MLC存儲器)，為了更高性能，二進(jìn)制部分可以使用單個(gè)脈沖算法，而為了改進(jìn)的準(zhǔn)確性，MLC部分使用雙脈沖布置。以上進(jìn)一步給出的加應(yīng)力階段可以按多種方式并入存儲器系統(tǒng)的擦除操作中。例如，調(diào)節(jié)階段可以在擦除操作的脈沖之前、之后或者之間將多條字線加應(yīng)力到高電壓。對于這些布置中的任意一個(gè)，調(diào)節(jié)階段可以將未選擇的字線偏壓在被設(shè)計(jì)以增強(qiáng)調(diào)節(jié)場的較低電壓處。在上述的實(shí)施例中，在圖2A-2C的實(shí)施例中，所有位線被選擇，脈沖施加到字線的樣式；并且在圖2A和2B中，所有字線被施加脈沖，同時(shí)電壓的樣式被施加到位線。更一般地，這兩個(gè)的組合可以用于應(yīng)用各種加應(yīng)力樣式。從而，對于這些調(diào)節(jié)階段，一次選擇所有位線或者僅選擇一比例的位線；類似地，當(dāng)樣式應(yīng)用于位線時(shí)，僅需要對一比例的字線施加脈沖。至于在分別每隔一條字線或位線使用的圖2和圖3的示例實(shí)施例中的條紋樣式，允許在一對脈沖中覆蓋所有字線/位線。更一般地，可以使用其他樣式，其中選擇一條或多條字線/位線。例如，如果存在電流電平或功率考慮，則可以對較少數(shù)量的字線(比如每隔三條字線)施加脈沖。然后可以在旋轉(zhuǎn)方案中使用這些子集，在該旋轉(zhuǎn)方案中，少于所有的字線、位線或者這兩者被選擇并且在隨后的擦除操作上選擇不同組的所選字線/位線。然后可以使用其中所選和未選組交替的多個(gè)調(diào)節(jié)操作以便所有字線和位線最終被調(diào)節(jié)。對于這些變化中的任意一個(gè)，可以優(yōu)化加應(yīng)力脈沖的持續(xù)時(shí)間和幅度以平衡有效性相對器件應(yīng)力。而且，可以使用任意變化以便故意不調(diào)節(jié)某些字線或者將某些字線調(diào)節(jié)在不同的電壓以便避免過度應(yīng)力。此外，在可以通過在系統(tǒng)級的控制器、通過芯片上的狀態(tài)機(jī)或者這些的組合而監(jiān)視的處理中，對于擦除之前的每個(gè)循環(huán)或者每一定數(shù)量的循環(huán)可以插入以上預(yù)調(diào)節(jié)模式的任意一個(gè)以改進(jìn)設(shè)備耐用性。這些變化可以進(jìn)一步與依賴循環(huán)數(shù)量(熱計(jì)數(shù))的方案組合或者通過考慮讀/寫錯(cuò)誤量、通過例如適應(yīng)性地為應(yīng)力電壓增加寫/擦除循環(huán)或者通過處于系統(tǒng)級的控制器來實(shí)現(xiàn)。例如，圖5A和5B是可以如何并入擦除操作的加應(yīng)力階段的兩個(gè)例子。在圖5A中，擦除操作包括實(shí)際擦除操作或者擦除階段511以及預(yù)調(diào)節(jié)階段501兩者，在這兩個(gè)階段之后，存儲器塊一旦被選擇就可以在513被編程。在此，預(yù)調(diào)節(jié)階段以溫和擦除操作503開始，其后是第一應(yīng)力子階段505，隨后是第二溫和擦除507，然后是第二應(yīng)力子階段509。類似于“實(shí)際擦除”操作511 (其中存儲器單元完全被擦除)，503和507的溫和擦除操作偏壓所選擦除塊，但是將具有較低幅度、持續(xù)時(shí)間或這兩者。這樣的操作有時(shí)被稱為“軟擦除”。預(yù)加應(yīng)力/預(yù)調(diào)節(jié)子階段兩者可以使用相同組的偏壓條件或者不同的條件。例如，它們可以使用不同的幅度，或者圖2A或3A的兩個(gè)脈沖可以分開以便一個(gè)處于505并且另一個(gè)處于507。然后在511來到實(shí)際擦除階段。在圖5B中，實(shí)際擦除階段531在521處的加應(yīng)力階段之前，在該加應(yīng)力階段之后，塊一旦被選擇就在533最終被編程。該加應(yīng)力階段521類似于圖5A中的501處的階段，只是省去了初始的軟擦除，因?yàn)楝F(xiàn)在其跟隨在531處的更強(qiáng)的擦除操作之后。更具體地，加應(yīng)力階段521在此包括第一加應(yīng)力子階段523、中間溫和擦除525和第二加應(yīng)力子階段527。由于該擦除操作的最后的子操作是在527處的加應(yīng)力操作，所以應(yīng)該選擇參數(shù)以便不引起存儲器單元的任何顯著編程。除了可以在數(shù)據(jù)的實(shí)際寫入之前進(jìn)行做的這些各種預(yù)加應(yīng)力/預(yù)調(diào)節(jié)操作之外，用于當(dāng)數(shù)據(jù)被寫入時(shí)的“雙脈沖”編程操作也可以與包括加應(yīng)力操作的擦除操作組合。為了例示和描述的目的已經(jīng)給出了本發(fā)明的以上詳細(xì)描述。不意圖窮盡或者將本發(fā)明限制到所公開的精確形式?？紤]到以上教導(dǎo)，許多修改和變化是可能的。選擇所述實(shí)施例以便最佳地說明本發(fā)明的原理及其實(shí)際應(yīng)用，由此使本領(lǐng)域技術(shù)人員能夠在各種實(shí)施例中并以適合于意欲的具體使用的各種修改最佳地利用本發(fā)明。
權(quán)利要求
1.一種操作非易失性存儲器陣列的方法，該非易失性存儲器陣列包括一個(gè)或多個(gè)擦除塊，每個(gè)擦除塊具有沿著位線和字線形成的多個(gè)存儲器單元，該方法包括 對一個(gè)或多個(gè)所選的擦除塊的存儲器單元進(jìn)行擦除操作，該擦除操作包括 進(jìn)行加應(yīng)力階段，包括 將電壓電平的樣式施加到與所選擦除塊對應(yīng)的位線，其中該樣式包括對應(yīng)的位線中的至少一對相鄰位線之間的電壓差；以及 在向位線施加電壓電平的樣式時(shí)，向與所選擦除塊對應(yīng)的字線中的一條或多條字線施加正電壓的脈沖；以及 進(jìn)行擦除階段，包括偏壓所選擦除塊以引起其存儲器單元的擦除。
2.如權(quán)利要求I的方法，其中在擦除操作中的加應(yīng)力階段之后進(jìn)行擦除階段。
3.如權(quán)利要求I的方法，其中在擦除操作中的擦除階段之后進(jìn)行加應(yīng)力階段。
4.如權(quán)利要求I的方法，其中所述脈沖被施加到所有對應(yīng)的字線。
5.如權(quán)利要求I的方法，其中電壓電平的樣式包括向?qū)?yīng)的位線中的一條或多條位線的子集施加第一正電壓，而對應(yīng)的位線中的其他位線被設(shè)置在地電壓。
6.如權(quán)利要求5的方法,其中第一正電壓是芯片上供應(yīng)電壓電平。
7.如權(quán)利要求5的方法，其中所述加應(yīng)力階段包括 向所有對應(yīng)的字線施加第一脈沖，而向?qū)?yīng)的位線中的第一子集施加第一正電平，向?qū)?yīng)的位線中的其他位線施加地電壓；以及 向所有對應(yīng)的字線施加第二脈沖，而向?qū)?yīng)的位線中的第二字節(jié)施加第一正電平，向?qū)?yīng)的位線中的其他位線施加地電壓，其中第一和第二子集不同。
8.如權(quán)利要求7的方法，其中第一子集是一直間隔的對應(yīng)的位線，并且第二子集是不在第一子集中的那些對應(yīng)的位線。
9.如權(quán)利要求7的方法，還包括 在施加第一和第二脈沖之間，進(jìn)行溫和擦除操作，在該溫和擦除操作中，使用與在擦除階段中相比施加到所選擦除塊的存儲器單元的更低的電壓差來偏壓所選擦除塊。
10.如權(quán)利要求I的方法，其中該陣列是NAND型的架構(gòu)，其中存儲器單元被布置為在第一和第二選擇柵極之間串聯(lián)的多個(gè)存儲器單元的串，以及其中脈沖被施加到被選擇用于加應(yīng)力操作的存儲器單元的串的所有字線。
11.如權(quán)利要求I的方法,還包括 在進(jìn)行擦除操作之后，對所選擦除塊的存儲器單元進(jìn)行寫操作。
12.如權(quán)利要求11的方法，還包括 在進(jìn)行寫操作之后，對所選擦除塊的至少一個(gè)擦除塊進(jìn)行隨后的擦除操作，其中該隨
13.如權(quán)利要求I的方法，其中根據(jù)所選擦除塊之前已經(jīng)承受的寫-擦除循環(huán)的數(shù)量交替變化脈沖的特性。
14.如權(quán)利要求13的方法，其中所述特性包括脈沖的幅度。
15.如權(quán)利要求I的方法，其中基于所選擦除塊之前已經(jīng)承受的寫-擦除循環(huán)的數(shù)量確定加應(yīng)力階段包括在擦除操作中。
16.如權(quán)利要求15的方法，其中隨著寫-擦除循環(huán)的數(shù)量增加，加應(yīng)力階段更頻繁地被包括在擦除操作中。
17.一種操作一個(gè)或多個(gè)擦除塊的非易失性存儲器陣列的方法，每個(gè)擦除塊具有沿著位線和字線形成的多個(gè)存儲器單元，其中該陣列是NAND型架構(gòu)，在該架構(gòu)中多個(gè)存儲器單元串聯(lián)在第一和第二選擇柵極之間，該方法包括 對一個(gè)或多個(gè)所選擦除塊的存儲器單元進(jìn)行擦除操作，該擦除操作包括 進(jìn)行加應(yīng)力階段，包括 向與所選擦除塊對應(yīng)的字線中的一個(gè)或多個(gè)不相鄰的字線的第一子集施加第一高電壓脈沖，該第一子集包括對應(yīng)于不與選擇柵極相鄰的存儲器單元的至少一條字線；以及 在向第一子集的字線施加高電壓脈沖時(shí)，將與所選擦除塊對應(yīng)的字線中的其他字線設(shè)置到低電壓電平；以及 進(jìn)行擦除階段，包括對所選擦除塊偏壓以引起其存儲器單元的擦除。
18.如權(quán)利要求17的方法，其中該低電壓電平足夠低以便沿著其他字線的存儲器單元不導(dǎo)電。
19.如權(quán)利要求17的方法，其中低電壓電平足夠高以便沿著其他字線的存儲器單元導(dǎo)電。
20.如權(quán)利要求17的方法，其中低電壓電平被設(shè)置為使得沿著其他字線的存儲器單元部分導(dǎo)電。
21.如權(quán)利要求17的方法，其中與所選擦除塊對應(yīng)的位線中的一條或多條被設(shè)置在地電壓。
22.如權(quán)利要求17的方法，其中與所選擦除塊對應(yīng)的位線中的一條或多條被設(shè)置在編程禁止電壓。
23.如權(quán)利要求17的方法，還包括向與所選擦除塊對應(yīng)的選擇柵極的控制柵極施加電壓以便它們處于導(dǎo)電狀態(tài)。
24.如權(quán)利要求17的方法，其中在擦除操作中的加應(yīng)力階段之后進(jìn)行擦除階段。
25.如權(quán)利要求17的方法，其中在擦除操作中的擦除階段之后進(jìn)行加應(yīng)力階段。
26.如權(quán)利要求17的方法，其中加應(yīng)力階段還包括 在向第一子集施加第一高電壓脈沖之后，向與所選擦除塊對應(yīng)的字線中的一條或多條不相鄰的字線的第二子集施加第二高電壓脈沖，其中第一和第二子集不同；以及 在向位線的第二子集施加第二高電壓脈沖時(shí)，將不在第二子集中的其他字線設(shè)置到低電壓電平。
27.如權(quán)利要求26的方法，其中第一子集是一直間隔的對應(yīng)的字線，并且第二子集是不在第一子集中的那些對應(yīng)的字線。
28.如權(quán)利要求26的方法，還包括 在施加第一和第二高電壓脈沖之間，進(jìn)行溫和擦除操作，在該溫和擦除操作中，使用與在擦除階段中相比施加到所選擦除塊的存儲器單元的更低的電壓差來偏壓所選擦除塊。
29.如權(quán)利要求17的方法，還包括 在進(jìn)行擦除操作之后，對所選擦除塊的存儲器單元進(jìn)行寫操作。
30.如權(quán)利要求29的方法，還包括 在進(jìn)行寫操作之后，對所選擦除塊的至少一個(gè)擦除塊進(jìn)行隨后的擦除操作，其中該隨后的擦除操作使用與在寫操作之前進(jìn)行的擦除操作不同的第一子集。
31.如權(quán)利要求17的方法，其中基于所選擦除塊之前已經(jīng)承受的寫-擦除循環(huán)的數(shù)量交替地變化高電壓脈沖的特性。
32.如權(quán)利要求31的方法，其中所述特性包括高電壓脈沖的幅度。
33.如權(quán)利要求17的方法，其中基于所選擦除塊之前已經(jīng)承受的寫-擦除循環(huán)的數(shù)量確定加應(yīng)力階段包括在擦除操作中。
34.如權(quán)利要求33的方法，其中隨著寫-擦除循環(huán)的數(shù)量增加，加應(yīng)力階段更頻繁地被包括在擦除操作中。
35.一種向非易失性存儲器寫數(shù)據(jù)的方法，包括 對沿著所選字線形成的所選的多個(gè)存儲器單元進(jìn)行交替系列的編程和驗(yàn)證階段， 其中驗(yàn)證階段包括進(jìn)行驗(yàn)證操作，該驗(yàn)證操作響應(yīng)于成功驗(yàn)證為被編程到對應(yīng)的目標(biāo)狀態(tài)而單獨(dú)鎖定以免進(jìn)一步編程所選存儲器單元，以及 其中編程階段包括向所選字線施加第一和第二編程脈沖而沒有中間的驗(yàn)證操作，其中，與所選字線相鄰的未選字線在第一編程脈沖期間被設(shè)置到第一電壓而在第二編程脈沖期間被設(shè)置到第二電壓，其中第一和第二電壓是不同的正電壓。
36.如權(quán)利要求35的方法,其中第一電壓低于第二電壓。
37.如權(quán)利要求35的方法，其中該非易失性存儲器具有NAND型架構(gòu)。
38.如權(quán)利要求37的方法，其中對于不是NAND結(jié)構(gòu)的邊緣字線的所選字線，與該所選字線相鄰的未選字線在第一編程脈沖期間被設(shè)置到電源電壓并且在第二編程脈沖期間被設(shè)置到第二電壓。
39.如權(quán)利要求37的方法，其中第一電壓低于第二電壓，以及其中NAND結(jié)構(gòu)的不相鄰的未選字線在第一和第二編程脈沖期間被設(shè)置到第二電壓。
40.如權(quán)利要求35的方法，其中每個(gè)編程階段的第一和第二編程脈沖具有相同的幅度。
全文摘要
給出了用于存儲器器件中以通過降低狀態(tài)分布中的展寬來改進(jìn)可靠性和耐用性的技術(shù)，這發(fā)生在多個(gè)寫/擦除循環(huán)之后。一組技術(shù)使用預(yù)調(diào)節(jié)操作，其中可以包括編程和溫和擦除的脈沖序列被施加到一條或多條字線，同時(shí)在字線方向、位線方向或這兩者上施加電壓差。另一組技術(shù)使用雙脈沖或者多脈沖編程處理，其中在一對的第一脈沖中使用增加的字線到字線差。
文檔編號G11C16/16GK102985977SQ201180025272
公開日2013年3月20日 申請日期2011年5月4日 優(yōu)先權(quán)日2010年5月21日
發(fā)明者雷波, 梁癸容, A·坎德爾瓦爾, 萬鈞 申請人:桑迪士克科技股份有限公司