專利名稱：用于刷新半導(dǎo)體存儲器裝置的技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及半導(dǎo)體存儲器裝置，且更特定來說涉及用于刷新半導(dǎo)體存儲器裝置的技術(shù)。
背景技術(shù)：
半導(dǎo)體行業(yè)已經(jīng)歷了已準(zhǔn)許半導(dǎo)體存儲器裝置的密度及/或復(fù)雜性增加的技術(shù) 進(jìn)步。此外，所述技術(shù)進(jìn)步已允許各種類型的半導(dǎo)體存儲器裝置的功率消耗及封裝大小減小。持續(xù)的趨勢是采用及/或制作使用改進(jìn)性能、減小泄漏電流且增強總體縮放的技術(shù)、材料及裝置的高級半導(dǎo)體存儲器裝置。絕緣體上硅(SOI)襯底及塊體襯底為可用來制作此些半導(dǎo)體存儲器裝置的材料的實例。舉例來說，此些半導(dǎo)體存儲器裝置可包含部分耗盡(PD)型裝置、完全耗盡(FD)型裝置、多柵極裝置(例如，雙柵極、三柵極或環(huán)繞柵極)及鰭型FET
>j-U ρ α裝直。半導(dǎo)體存儲器裝置可包含具有存儲器晶體管的存儲器單元，所述存儲器晶體管具有其中可存儲電荷的電浮動主體區(qū)。當(dāng)過剩多數(shù)電荷載流子存儲于所述電浮動主體區(qū)中時，存儲器單元可存儲邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))。當(dāng)使電浮動主體區(qū)耗盡多數(shù)電荷載流子時，存儲器單元可存儲邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。此外，半導(dǎo)體存儲器裝置可制作于絕緣體上硅(SOI)襯底或塊體襯底(例如，實現(xiàn)主體隔離)上。舉例來說，可將半導(dǎo)體存儲器裝置制作為三維(3-D)裝置(例如，多柵極裝置、鰭型FET裝置及垂直柱裝置)。在一種常規(guī)技術(shù)中，可通過將偏置信號施加到存儲器晶體管的源極/漏極區(qū)及柵極來讀取半導(dǎo)體存儲器裝置的存儲器單元。如此，常規(guī)讀取技術(shù)可涉及響應(yīng)于源極/漏極區(qū)及柵極偏置信號的施加來感測由存儲器單元的電浮動主體區(qū)提供/在所述電浮動主體區(qū)中產(chǎn)生的電流的量以確定所述存儲器單元的數(shù)據(jù)狀態(tài)。舉例來說，存儲器單元可具有對應(yīng)于兩個或兩個以上不同邏輯狀態(tài)的兩個或兩個以上不同電流狀態(tài)(例如，對應(yīng)于兩個不同邏輯狀態(tài)的兩個不同電流條件/狀態(tài)二進(jìn)制“O”數(shù)據(jù)狀態(tài)及二進(jìn)制“I”數(shù)據(jù)狀態(tài))。在另一常規(guī)技術(shù)中，可通過將偏置信號施加到存儲器晶體管的源極/漏極區(qū)及柵極來向半導(dǎo)體存儲器裝置的存儲器單元寫入。如此，常規(guī)寫入技術(shù)可導(dǎo)致存儲器單元的電浮動主體區(qū)中的多數(shù)電荷載流子的增加/減少，多數(shù)電荷載流子的增加/減少又確定存儲器單元的數(shù)據(jù)狀態(tài)。多數(shù)電荷載流子的此過?？捎蓽系琅鲎搽婋x、帶間隧穿(柵極誘發(fā)的漏極泄漏“GIDL”)或直接注入而產(chǎn)生?？?例如)使用背柵脈沖經(jīng)由漏極區(qū)空穴移除、源極區(qū)空穴移除或漏極與源極區(qū)空穴移除來移除多數(shù)電荷載流子。通常，常規(guī)讀取及/或?qū)懭氩僮骺蓪?dǎo)致相對大的功率消耗及相對大的電壓電位擺幅，相對大的電壓電位擺幅可能導(dǎo)致對半導(dǎo)體存儲器裝置中的未選存儲器單元的干擾。此夕卜，在讀取與寫入操作期間在正與負(fù)柵極偏置之間的脈沖可減少存儲器單元的電浮動主體區(qū)中的多數(shù)電荷載流子的凈數(shù)量，此減少又可導(dǎo)致存儲器單元的數(shù)據(jù)狀態(tài)的不準(zhǔn)確確定。此外，在將具有低于存儲器晶體管的閾值電壓電位的電壓電位的偏置信號施加到存儲器晶體管的柵極的情況下，可消除在柵極下方的少數(shù)電荷載流子的溝道。然而，少數(shù)電荷載流子中的一些載流子可保持“陷獲”在界面缺陷中。所陷獲的少數(shù)電荷載流子中的一些載流子可與可能由于所施加的偏置信號而被吸引到柵極的多數(shù)電荷載流子組合。因此，可減少電浮動主體區(qū)中的多數(shù)電荷載流子的凈數(shù)量。此現(xiàn)象(其通常表征為電荷抽運)是成問題的，因為可減少存儲器單元的電浮動主體區(qū)中的多數(shù)電荷載流子的凈數(shù)量，此減少又可導(dǎo)致存儲器單元的數(shù)據(jù)狀態(tài)的不準(zhǔn)確確定。鑒于前文，可理解可存在與用于操作半導(dǎo)體存儲器裝置的常規(guī)技術(shù)相關(guān)聯(lián)的顯著問題及缺點。

發(fā)明內(nèi)容
本發(fā)明揭示用于刷新半導(dǎo)體存儲器裝置的技術(shù)。在一個特定示范性實施例中，可將所述技術(shù)實現(xiàn)為包含布置成行及列的陣列的多個存儲器單元的半導(dǎo)體存儲器裝置。每一存儲器單元可包括耦合到源極線的第一區(qū)及耦合到載流子注入線的第二區(qū)。每一存儲器單元還可包括電容性地耦合到至少一個字線且安置于所述第一區(qū)與所述第二區(qū)之間的主體區(qū)及耦合到所述主體區(qū)的至少一部分的解耦電阻器。根據(jù)此特定示范性實施例的其它方面，所述第一區(qū)可為N摻雜區(qū)且所述第二區(qū)可為P摻雜區(qū)。根據(jù)此特定示范性實施例的另外方面，所述主體區(qū)可為未摻雜區(qū)。根據(jù)此特定示范性實施例的額外方面，所述主體區(qū)可包括第一部分及第二部分。根據(jù)此特定示范性實施例的其它方面，所述主體區(qū)的所述第一部分及所述主體區(qū)的所述第二部分可為所述主體區(qū)的不同部分。根據(jù)此特定示范性實施例的另外方面，所述解耦電阻器可耦合到所述主體區(qū)的所述第二部分。根據(jù)此特定示范性實施例的額外方面，所述解耦電阻器可經(jīng)由位線耦合到所述主體區(qū)的所述第二部分。根據(jù)此特定示范性實施例的其它方面，多個字線可電容性地耦合到所述主體區(qū)。根據(jù)此特定示范性實施例的另外方面，所述多個字線可電容性地耦合到所述主體區(qū)的多個側(cè)部分。根據(jù)此特定示范性實施例的額外方面，所述多個字線中的每一者可電容性地耦合到所述主體區(qū)的共同側(cè)上的不同部分。根據(jù)此特定示范性實施例的其它方面，所述多個字線中的每一者可電容性地耦合到所述主體區(qū)的相對側(cè)部分。根據(jù)此特定示范性實施例的另外方面，所述多個字線可包括第一字線及第二字線。根據(jù)此特定示范性實施例的額外方面，所述第一字線可電容性地耦合到所述主體區(qū)的第一部分且所述第二字線可電容性地耦合到所述主體區(qū)的第二部分。根據(jù)此特定示范性實施例的其它方面，所述解耦電阻器可具有導(dǎo)致穿過所述解耦電阻器的電流在表示邏輯低的電流與表示邏輯高的電流之間的電阻。在另一特定示范性實施例中，可將所述技術(shù)實現(xiàn)為一種用于偏置半導(dǎo)體存儲器裝置的方法，所述方法包括將多個電壓電位施加到布置成行及列的陣列的多個存儲器單元的步驟。所述方法還可包括經(jīng)由所述陣列的相應(yīng)源極線將第一電壓電位施加到第一區(qū)及經(jīng)由所述陣列的相應(yīng)載流子注入線將第二電壓電位施加到第二區(qū)。所述方法可進(jìn)一步包括經(jīng)由所述陣列的電容性地耦合到主體區(qū)的至少一個相應(yīng)字線將第三電壓電位施加到所述主體區(qū)的第一部分并經(jīng)由所述陣列的相應(yīng)位線及解耦電阻器將第四電壓電位施加到所述主體區(qū)的第二部分。根據(jù)此特定示范性實施例的其它方面，所述相應(yīng)源極線可耦合到電接地。根據(jù)此特定示范性實施例的另外方面，施加到所述主體區(qū)的所述第二部分的所述 第四電壓電位可為恒定電壓電位。根據(jù)此特定示范性實施例的額外方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯低操作。根據(jù)此特定示范性實施例的其它方面，所述方法可進(jìn)一步包括維持在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位以便執(zhí)行寫入邏輯低操作。根據(jù)此特定示范性實施例的另外方面，所述方法進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。根據(jù)此特定示范性實施例的額外方面，所述方法進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行讀取操作。根據(jù)此特定示范性實施例的其它方面，所述解耦電阻器及所述相應(yīng)位線可耦合到所述相應(yīng)載流子注入線。根據(jù)此特定示范性實施例的另外方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯低操作。根據(jù)此特定示范性實施例的額外方面，所述方法可進(jìn)一步包括維持在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位以便執(zhí)行寫入邏輯低操作。根據(jù)此特定示范性實施例的其它方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。根據(jù)此特定示范性實施例的另外方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行讀取操作。根據(jù)此特定示范性實施例的額外方面，施加到所述第二區(qū)的所述第二電壓電位可為恒定電壓電位。根據(jù)此特定示范性實施例的其它方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行寫入邏輯低操作。根據(jù)此特定示范性實施例的另外方面，所述方法可進(jìn)一步包括維持在保持操作期間施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行寫入邏輯高操作。根據(jù)此特定示范性實施例的額外方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)位線的所述第三電壓電位以執(zhí)行寫入邏輯高操作。根據(jù)此特定示范性實施例的其它方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行讀取操作。根據(jù)此特定示范性實施例的另外方面，所述方法可進(jìn)一步包括增加在保持操作期 間施加到所述相應(yīng)載流子注入線的所述第二電壓電位、施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行寫入邏輯低操作。根據(jù)此特定示范性實施例的額外方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。根據(jù)此特定示范性實施例的其它方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。根據(jù)此特定示范性實施例的另外方面，所述方法可進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位、施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行讀取操作。現(xiàn)在將參考附圖中所展示的本發(fā)明示范性實施例來更詳細(xì)地描述本發(fā)明。盡管下文參考示范性實施例來描述本發(fā)明，但應(yīng)理解，本發(fā)明并不限于此。閱讀本文中的教示的所屬領(lǐng)域的技術(shù)人員將會認(rèn)識到額外實施方案、修改及實施例以及其它使用領(lǐng)域，這些額外實施方案、修改及實施例以及其它使用領(lǐng)域均在本文中所描述的本發(fā)明范圍內(nèi)且本發(fā)明關(guān)于這些額外實施方案、修改及實施例以及其它使用領(lǐng)域可具有顯著實用性。


為了促進(jìn)對本發(fā)明的更全面理解，現(xiàn)在參考附圖，在附圖中相似的元件用相似的編號指代。這些圖式不應(yīng)被視為限制本發(fā)明，而是打算僅為示范性。圖I展示根據(jù)本發(fā)明的實施例的包含存儲器單元陣列、數(shù)據(jù)寫入與感測電路以及存儲器單元選擇與控制電路的半導(dǎo)體存儲器裝置的框圖。圖2展示根據(jù)本發(fā)明的實施例的存儲器單元陣列的存儲器單元的橫截面視圖。圖3展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列的存儲器單元的橫截面視圖。圖4展示根據(jù)本發(fā)明的實施例的存儲器單元陣列的存儲器單元的示意圖。圖5展示根據(jù)本發(fā)明的實施例的具有多個如圖4中所展示的存儲器單元的存儲器單元陣列的至少一部分的示意圖。圖6展示根據(jù)本發(fā)明的實施例的用于對如圖5中所展示的存儲器單元執(zhí)行各種操作的控制信號電壓波形。
圖7展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列的存儲器單元的示意圖。圖8展示根據(jù)本發(fā)明的替代實施例的具有多個如圖7中所展示的存儲器單元的存儲器單元陣列的至少一部分的示意圖。圖9展示根據(jù)本發(fā)明的實施例的用于對如圖8中所展示的存儲器單元執(zhí)行各種操作的控制信號電壓波形。圖10展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列的存儲器單元的示意圖。圖11展示根據(jù)本發(fā)明的替代實施例的具有多個如圖10中所展示的存儲器單元的存儲器單元陣列的至少一部分的示意圖。圖12展示根據(jù)本發(fā)明的替代實施例的用于對如圖11中所展示的存儲器單元執(zhí)行各種操作的控制信號電壓波形。圖13展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列的存儲器單元的示意圖。圖14展示根據(jù)本發(fā)明的替代實施例的具有多個如圖13中所展示的存儲器單元的存儲器單元陣列的至少一部分的示意圖。圖15展示根據(jù)本發(fā)明的實施例的用于對如14圖中所展示的存儲器單元執(zhí)行各種操作的控制信號電壓波形。
具體實施例方式參考圖1，其展示根據(jù)本發(fā)明的實施例的包括存儲器單元陣列20、數(shù)據(jù)寫入與感測電路36及存儲器單元選擇與控制電路38的半導(dǎo)體存儲器裝置10的框圖。存儲器單元陣列20可包括多個存儲器單元12，每一存儲器單元經(jīng)由字線(WL) 28及載流子注入線(EP)34耦合到存儲器單元選擇與控制電路38且經(jīng)由位線(CN) 30及源極線(EN)32耦合到數(shù)據(jù)寫入與感測電路36?？闪私?，位線(CN)30及源極線(EN) 32是用來在兩個信號線之間進(jìn)行區(qū)分的標(biāo)示且其可互換使用。數(shù)據(jù)寫入與感測電路36可從選定存儲器單元12讀取數(shù)據(jù)且可將數(shù)據(jù)寫入到選定存儲器單元12。在示范性實施例中，數(shù)據(jù)寫入與感測電路36可包含多個數(shù)據(jù)感測放大器電路。每一數(shù)據(jù)感測放大器電路可接收至少一個位線(CN) 30及電流或電壓參考信號。舉例來說，每一數(shù)據(jù)感測放大器電路可為交叉耦合型感測放大器以感測存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)。數(shù)據(jù)寫入與感測電路36可包含可將數(shù)據(jù)感測放大器電路耦合到至少一個位線(CN) 30的至少一個多路復(fù)用器。在示范性實施例中，所述多路復(fù)用器可將多個位線(CN) 30耦合到數(shù)據(jù)感測放大器電路。每一數(shù)據(jù)感測放大器電路可采用電壓及/或電流感測電路及/或技術(shù)。在示范性實施例中，每一數(shù)據(jù)感測放大器電路可采用電流感測電路及/或技術(shù)。舉例來說，電流感測放大器可將來自選定存儲器單元12的電流與參考電流(例如，一個或一個以上參考單元的電流)進(jìn)行比較。根據(jù)所述比較，可確定選定存儲器單元12是存儲邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))還是邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。所屬領(lǐng)域的技術(shù)人員可了解，可采用各種類型或形式的數(shù)據(jù)寫入與感測電路36 (包含使用電壓或電流感測技術(shù)來感測存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)的一個或一個以上感測放大器)來讀取存儲于存儲器單元12中的數(shù)據(jù)。 存儲器單元選擇與控制電路38可通過在一個或一個以上字線(WL) 28及/或載流子注入線(EP) 34上施加控制信號來選擇及/或啟用一個或一個以上預(yù)定存儲器單元12以促進(jìn)從所述預(yù)定存儲器單元讀取數(shù)據(jù)。存儲器單元選擇與控制電路38可根據(jù)地址信號(舉例來說，行地址信號)來產(chǎn)生此些控制信號。此外，存儲器單元選擇與控制電路38可包含字線解碼器及/或驅(qū)動器。舉例來說，存儲器單元選擇與控制電路38可包含一種或一種以上不同控制/選擇技術(shù)(及根據(jù)所述技術(shù)的電路)以選擇及/或啟用一個或一個以上預(yù)定存儲器單元12。明顯地，所有此些控制/選擇技術(shù)及根據(jù)所述技術(shù)的電路(無論是現(xiàn)在已知還是稍后開發(fā)的)均打算歸屬于本發(fā)明的范圍。在示范性實施例中，半導(dǎo)體存儲器裝置10可實施兩步寫入操作，借此可通過首先執(zhí)行“清零”或邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))寫入操作將一行存儲器單元12中的所有存儲器單元12寫入到預(yù)定數(shù)據(jù)狀態(tài)，借此所述行存儲器單元12中的所有存儲器單元12被寫入到邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。此后，可將所述行存儲器單元12中的選定存儲器單元12選擇性地寫入到預(yù)定數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))。半導(dǎo)體存儲器裝置10還可實施單步寫入操作，借此可在不首先實施“清零”操作的情況下將一行存儲器單元12中的選定存儲器單元12選擇性地寫入到邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。半導(dǎo)體存儲器裝置10可采用本文中所 描述的示范性寫入、準(zhǔn)備、保持、刷新及/或讀取技術(shù)中的任一者。存儲器單元12可包括N型、P型及/或這兩種類型的晶體管。在存儲器單元陣列20外圍的電路(舉例來說，感測放大器或比較器、行及列地址解碼器以及線驅(qū)動器(本文中未圖解說明))也可包含P型及/或N型晶體管。不管在存儲器單元陣列20中的存儲器單元12中是采用P型晶體管還是N型晶體管，本文中均將進(jìn)一步描述用于從存儲器單元12讀取的適合電壓電位(舉例來說，正或負(fù)電壓電位)。參考圖2，其展示根據(jù)本發(fā)明的實施例的存儲器單元陣列20的存儲器單元12的橫截面視圖。可以具有各種區(qū)的垂直配置來實施存儲器單元12。舉例來說，存儲器單元12可包括N+源極區(qū)120、P-主體區(qū)122及P+漏極區(qū)124。N+源極區(qū)120、P_主體區(qū)122及/或P+漏極區(qū)124可以順序相連關(guān)系安置且可從由P-襯底130界定的平面垂直延伸。在示范性實施例中，P-主體區(qū)122可為存儲器單元12的經(jīng)配置以積累/存儲電荷的電浮動主體區(qū)且可與多個字線(WL) 28間隔開且電容性地耦合到多個字線(WL) 28。存儲器單元12的N+源極區(qū)120可耦合到對應(yīng)源極線(EN) 32。在示范性實施例中，N+源極區(qū)120可由包括施主雜質(zhì)的半導(dǎo)體材料(例如，硅)形成。舉例來說，N+源極區(qū)120可由摻雜有磷或砷雜質(zhì)的硅材料形成。在示范性實施例中，N+源極區(qū)120可由摻雜有具有102°原子/cm3的濃度的磷或砷的硅材料形成。在示范性實施例中，源極線(EN) 32可由金屬材料形成。在另一示范性實施例中，源極線(EN) 32可由多晶金屬娃化物(polycide)材料(例如，金屬材料與娃材料的組合)形成。在其它示范性實施例中，源極線(EN) 32可由N+摻雜硅層形成。源極線(EN) 32可將預(yù)定電壓電位提供到存儲器單元陣列20的存儲器單元12。舉例來說，源極線(EN)32可耦合到多個存儲器單元12 (例如，存儲器單元陣列20的一列或一行)。源極線(EN) 32可配置于N+源極區(qū)120的各側(cè)上。存儲器單元12的P-主體區(qū)122可電容性地耦合到對應(yīng)字線(WL) 28。在示范性實施例中，P-主體區(qū)122可具有由未摻雜半導(dǎo)體材料(例如，本征硅)形成的第一部分及第二部分。在示范性實施例中，P-主體區(qū)122可由包括受主雜質(zhì)的半導(dǎo)體材料(例如，硅)形成。P-主體區(qū)122可由摻雜有硼雜質(zhì)的硅材料形成。在示范性實施例中，P-主體區(qū)122可由帶有具有IO15原子/cm3的濃度的受主雜質(zhì)的硅材料形成。字線(WL) 28可電容性地耦合P-主體區(qū)122。字線(WL) 28可沿存儲器單元陣列20的行方向定向且耦合到多個存儲器單元12。字線(WL) 28可布置于存儲器單元12 (例如，位于存儲器單元陣列20的行方向上的存儲器單元12)的側(cè)上。字線(WL)28可電容性地耦合到P-主體區(qū)122的第一部分。P-主體區(qū)122的第一部分及第二部分可為P-主體區(qū)122的不同部分。舉例來說，字線(WL) 28可布置于存儲器單元12的至少兩個側(cè)部分上。舉例來說，字線(WL) 28可由多晶金屬硅化物材料(例如，金屬材料與硅材料的組合)、金屬材料及/或多晶金屬硅化物材料與金屬材料的組合形成。在另一示范性實施例中，字線(WL) 28可由P+摻雜硅材料形成。在示范性實施例中，字線(WL) 28中的每一者可包含由不同材料形成的多個層。舉例來說，字線(WL) 28中的每一者可包含形成于多晶金屬硅化物層上面以將所述多晶金屬硅化物層耦合到存儲器單元選擇與控制電路38的電壓/電流源的層。 位線(CN) 30可耦合到P-主體區(qū)122的第二部分。位線(CN) 30可由金屬材料形成。在另一示范性實施例中，位線(CN) 30可由多晶金屬硅化物材料(例如，金屬材料與硅材料的組合)形成。在其它示范性實施例中，位線(CN)30可由N+摻雜硅層形成。舉例來說，源極線(EN) 32可耦合到多個存儲器單元12。位線(CN) 30可配置于P-主體區(qū)122的第二部分的各側(cè)上。存儲器單元12的P+漏極區(qū)124可耦合到對應(yīng)載流子注入線(EP) 34。在示范性實施例中，存儲器單元12的P+漏極區(qū)124可由包括受主雜質(zhì)的半導(dǎo)體材料(例如，硅)形成。舉例來說，P+漏極區(qū)124可由摻雜有硼雜質(zhì)的硅材料形成。在示范性實施例中，P+漏極區(qū)124可摻雜有具有102°原子/cm3的濃度的受主雜質(zhì)。在示范性實施例中，載流子注入線(EP) 34可由多晶金屬硅化物材料形成。在另一示范性實施例中，載流子注入線(EP) 34可由金屬材料形成。載流子注入線(EP)34可沿存儲器單元陣列20的列方向垂直延伸且可耦合到多個存儲器單元12(例如，一列存儲器單元12)。載流子注入線(EP) 34可由金屬材料形成。在另一示范性實施例中，載流子注入線(EP) 34可由多晶金屬硅化物材料(例如，金屬材料與硅材料的組合)形成。在其它示范性實施例中，載流子注入線(EP) 34可由N+摻雜硅層形成。在示范性實施例中，P-襯底130可由包括受主雜質(zhì)的半導(dǎo)體材料(例如，硅)制成且可形成存儲器單元陣列20的基底。舉例來說，P-襯底130可由包括硼雜質(zhì)的半導(dǎo)體材料制成。在示范性實施例中，P-襯底130可由包括具有IO15原子/cm3的濃度的硼雜質(zhì)的硅制成。在替代示范性實施例中，多個P-襯底130可形成存儲器單元陣列20的基底，或單個P-襯底130可形成存儲器單元陣列20的基底。此外，P-襯底130可以P阱襯底的形式制成。參考圖3，其展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列20的存儲器單元12的橫截面視圖。存儲器單元12可包括耦合到對應(yīng)源極線(EN) 32的N+源極區(qū)120、電容性地耦合到多個字線(WL) 28的P-主體區(qū)122及耦合到對應(yīng)載流子注入線(EP) 34的P+漏極區(qū)124。N+源極區(qū)120、P-主體區(qū)122及/或P+漏極區(qū)124可以順序相連關(guān)系安置且可從由P-襯底130界定的平面垂直延伸。在示范性實施例中，P-主體區(qū)122可為存儲器單元12的經(jīng)配置以積累/存儲電荷的電浮動主體區(qū)且可與多個字線(WL) 28間隔開且電容性地耦合到多個字線(WL) 28。存儲器單元12的N+源極區(qū)120可耦合到對應(yīng)源極線(EN) 32。在示范性實施例中，N+源極區(qū)120可由包括施主雜質(zhì)的半導(dǎo)體材料(例如，硅)形成。舉例來說，N+源極區(qū)120可由摻雜有磷或砷雜質(zhì)的硅材料形成。在示范性實施例中，N+源極區(qū)120可由摻雜有具有102°原子/cm3的濃度的磷或砷的硅材料形成。在示范性實施例中，源極線(EN) 32可由金屬材料形成。在另一示范性實施例中，源極線(EN) 32可由多晶金屬硅化物材料(例如，金屬材料與硅材料的組合)形成。在其它示范性實施例中，源極線(EN) 32可由N+摻雜硅層形成。源極線(EN) 32可將預(yù)定電壓電位提供到存儲器單元陣列20的存儲器單元12。舉例來說，源極線(EN) 32可耦合到多個存儲器單元12 (例如，存儲器單元陣列20的一列或一行)。源極線(EN) 32可配置于N+源極區(qū)120的各側(cè)上。
存儲器單元12的P-主體區(qū)122可電容性地耦合到多個對應(yīng)字線(WL) 28。在示范性實施例中，P-主體區(qū)122可具有由未摻雜半導(dǎo)體材料(例如，本征硅)形成的第一部分及第二部分。在示范性實施例中，P-主體區(qū)122可由包括受主雜質(zhì)的半導(dǎo)體材料(例如，硅)形成。P-主體區(qū)122可由摻雜有硼雜質(zhì)的硅材料形成。在示范性實施例中，P-主體區(qū)122可由帶有具有IO15原子/cm3的濃度的受主雜質(zhì)的硅材料形成。多個字線(WL) 28可電容性地耦合P-主體區(qū)122。多個字線(WL) 28可沿存儲器單元陣列20的行方向定向且耦合到多個存儲器單元12。多個字線(WL) 28可包含電容性地耦合到P-主體區(qū)122的第一部分的第一字線(WLl) 28a及電容性地耦合到P-主體區(qū)122的第二部分的第二字線(WL2)28b。P-主體區(qū)122的第一部分及第二部分可為P-主體區(qū)122的不同部分。多個字線(WL) 28可布置于存儲器單元12 (例如，位于存儲器單元陣列20的行方向上的存儲器單元12)的側(cè)部分上。在示范性實施例中，第一字線(WLl)28a與第二字線(WL2) 28b可配置于P-主體區(qū)122的同一側(cè)上。在另一示范性實施例中，第一字線(WLl) 28a與第二字線(WL2)28b可配置于P-主體區(qū)122的相對側(cè)上。舉例來說，字線(WL) 28可由多晶金屬硅化物材料(例如，金屬材料與硅材料的組合)、金屬材料及/或多晶金屬硅化物材料與金屬材料的組合形成。在另一示范性實施例中，字線(WL) 28可由P+摻雜硅材料形成。在示范性實施例中，字線(WL) 28中的每一者可包含由不同材料形成的多個層。舉例來說，字線(WL) 28中的每一者可包含形成于多晶金屬硅化物層上面以將所述多晶金屬硅化物層耦合到存儲器單元選擇與控制電路38的電壓/電流源的層。位線(CN) 30可耦合到P-主體區(qū)122的第二部分。位線(CN) 30可配置于P-主體區(qū)122的第二部分的一側(cè)上。舉例來說，位線(CN) 30可配置于P-主體區(qū)122的第二部分的與第二字線(WL2) 28b相對的側(cè)上。位線(CN) 30可由金屬材料形成。在另一示范性實施例中，位線(CN) 30可由多晶金屬硅化物材料(例如，金屬材料與硅材料的組合)形成。在其它示范性實施例中，位線(CN) 30可由N+摻雜硅層形成。舉例來說，源極線(EN)32可耦合到多個存儲器單元12。存儲器單元12的P+漏極區(qū)124可耦合到對應(yīng)載流子注入線(EP) 34。在示范性實施例中，存儲器單元12的P+漏極區(qū)124可由包括受主雜質(zhì)的半導(dǎo)體材料(例如，硅)形成。舉例來說，P+漏極區(qū)124可由摻雜有硼雜質(zhì)的硅材料形成。在示范性實施例中，P+漏極區(qū)124可摻雜有具有102°原子/cm3的濃度的受主雜質(zhì)。在示范性實施例中，載流子注入線(EP) 34可由多晶金屬硅化物材料形成。在另一示范性實施例中，載流子注入線(EP) 34可由金屬材料形成。載流子注入線(EP)34可沿存儲器單元陣列20的列方向垂直延伸且可耦合到多個存儲器單元12(例如，一列存儲器單元12)。載流子注入線(EP) 34可由金屬材料形成。在另一示范性實施例中，載流子注入線(EP) 34可由多晶金屬硅化物材料(例如，金屬材料與硅材料的組合)形成。在其它示范性實施例中，載流子注入線(EP) 34可由N+摻雜硅層形成。在示范性實施例中，P-襯底130可由包括受主雜質(zhì)的半導(dǎo)體材料(例如，硅)制成且可形成存儲器單元陣列20的基底。舉例來說，P-襯底130可由包括硼雜質(zhì)的半導(dǎo)體材料制成。在示范性實施例中，P-襯底130可由包括具有IO15原子/cm3的濃度的硼雜質(zhì)的硅制成。在替代示范性實施例中，多個P-襯底130可形成存儲器單元陣列20的基底，或單 個P-襯底130可形成存儲器單元陣列20的基底。此外，P-襯底130可以P阱襯底的形式制成。參考圖4，其展示根據(jù)本發(fā)明的實施例的存儲器單元陣列20的存儲器單元12的示意圖。存儲器單元12可包括彼此耦合的第一雙極晶體管14a及第二雙極晶體管14b。舉例來說，第一雙極晶體管14a及/或第二雙極晶體管14b可為NPN雙極晶體管或PNP雙極晶體管。第一雙極晶體管14a可為NPN雙極晶體管且第二雙極晶體管14b可為PNP雙極晶體管。在另一示范性實施例中，第一存儲器晶體管14a可為PNP雙極晶體管且第二存儲器晶體管14b可為NPN雙極晶體管。存儲器單元12可耦合到相應(yīng)字線(WL) 28、相應(yīng)位線(CN) 30、相應(yīng)源極線(EN) 32及/或相應(yīng)載流子注入線(EP) 34?？赏ㄟ^將適合控制信號施加到選定字線(WL) 28、選定位線(CN) 30、選定源極線(EN) 32及/或選定載流子注入線(EP) 34來將數(shù)據(jù)寫入到選定存儲器單元12或從選定存儲器單元12讀取數(shù)據(jù)。在示范性實施例中，字線(WL) 28可平行于載流子注入線(EP) 34水平延伸。相應(yīng)位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路及/或恒定電源402 (例如，電壓電位源及電流源)。舉例來說，相應(yīng)位線(CN)30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。解耦電阻器40可具有預(yù)定電阻以便在各種操作(例如，讀取或?qū)懭氩僮?期間降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)的勢壘電壓電位。在示范性實施例中，解耦電阻器40可具有預(yù)定電阻以產(chǎn)生在可表示邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))的電流與可表示邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))的電流之間的電流。在另一示范性實施例中，解耦電阻器40可具有預(yù)定電阻以產(chǎn)生O. 5電壓電位降?？山?jīng)由選定字線(WL) 28、選定位線(CN) 30、選定源極線(EN) 32及/或選定載流子注入線(EP) 34將一個或一個以上控制信號施加到一個或一個以上選定存儲器單元12?？捎梢粋€或一個以上選定存儲器單元12產(chǎn)生電壓電位及/或電流且經(jīng)由對應(yīng)位線(CN) 30及解耦電阻器40將其輸出到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。此外，可通過經(jīng)由一個或一個以上對應(yīng)字線(WL) 28、源極線(EN) 32及/或載流子注入線(EP) 34施加一個或一個以上控制信號將數(shù)據(jù)狀態(tài)寫入到一個或一個以上選定存儲器單元12。經(jīng)由對應(yīng)字線(WL) 28及/或載流子注入線(EP) 34施加的一個或一個以上控制信號可控制存儲器單元12的第二雙極晶體管14b以便將所要數(shù)據(jù)狀態(tài)寫入到存儲器單元12。在經(jīng)由字線(WL)及/或載流子注入線(EP) 34從存儲器單元12讀取數(shù)據(jù)狀態(tài)及/或?qū)?shù)據(jù)狀態(tài)寫入到存儲器單元12的情況下，則位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路同時源極線(EN) 32可單獨地耦合到數(shù)據(jù)寫入與感測電路36的電接地(Vss)。在示范性實施例中，數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路及數(shù)據(jù)寫入與感測電路36的電壓/電流源可配置于存儲器單元陣列20的相對側(cè)上。在另一示范性實施例中，數(shù)據(jù)寫入與感測電路36可包含配置于存儲器單元陣列20的相對側(cè)上的多個數(shù)據(jù)感測放大器電路。參考圖5，其展示根據(jù)本發(fā)明的實施例的具有多個如圖4中所展示的存儲器單元12的存儲器單元陣列20的至少一部分的示意圖。如上文所論述，存儲器單元12可包括彼此耦合的第一雙極晶體管14a及第二雙極晶體管14b。第一雙極晶體管14a可為NPN雙極晶體管且第二雙極晶體管14b可為PNP雙極晶體管。存儲器單元12可耦合到相應(yīng)字線(WL) 28、相應(yīng)位線(CN) 30、相應(yīng)源極線(EN) 32及/或相應(yīng)載流子注入線(EP)34。相應(yīng)位線(CN)30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，相應(yīng)位線 (CN) 30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。如圖5中所圖解說明，多個存儲器單元12可經(jīng)由位線(CN) 30及解耦電阻器40耦合到恒定電源402(例如，電壓電位源或電流源)。在示范性實施例中，存儲器單元陣列20的多個行及列的存儲器單元12可耦合到恒定電源402。所屬領(lǐng)域的技術(shù)人員可了解，耦合到恒定電源402的存儲器單元12的行及列的數(shù)目可變化，舉例來說，對稱的，但不限于4行X4列、16行X 16列、32行X32列、64行X64列等。此外，耦合到恒定電源402的存儲器單元12的行及列的數(shù)目可為非對稱的，舉例來說但不限于4行X2列、8行X4列、16行X 32列等。在示范性實施例中，可使用兩步操作來寫入存儲器單元12，其中通過首先執(zhí)行“清零”操作將給定行存儲器單元12寫入到第一預(yù)定數(shù)據(jù)狀態(tài)(例如，將選定行的所有存儲器單元12寫入或編程到邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。特定來說，選定行的每一存儲器單元12的P-主體區(qū)122的第一部分經(jīng)控制以存儲具有對應(yīng)于邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))的濃度的多數(shù)電荷載流子。此后，可將選定存儲器單元12寫入到第二預(yù)定數(shù)據(jù)狀態(tài)(例如，到第二預(yù)定數(shù)據(jù)狀態(tài)邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))的選擇性寫入操作)。舉例來說，存儲器單元12的P-主體區(qū)122的第一部分可經(jīng)控制以存儲具有對應(yīng)于邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))的濃度的多數(shù)電荷載流子。參考圖6，其展示根據(jù)本發(fā)明的實施例的用于對如圖5中所展示的存儲器單元12執(zhí)行各種操作的控制信號電壓波形。舉例來說，所述各種操作可包含經(jīng)配置以執(zhí)行寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作、讀取操作、寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作及/或刷新操作的控制信號。在執(zhí)行各種操作之前，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便維持存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。特定來說，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便最大化存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的保留時間。此外，用于保持操作的控制信號可經(jīng)配置以消除或減少存儲器單元12內(nèi)的活動或場(例如，結(jié)之間的可能導(dǎo)致電荷泄漏的電場)。在示范性實施例中，在保持操作期間，可將負(fù)電壓電位施加到可電容性地耦合到存儲器單元12的P-主體區(qū)122的一個或一個以上部分的字線(WL) 28，同時可經(jīng)由位線(CN) 30及解耦電阻器40將恒定電壓電位施加到P-主體區(qū)122的第二部分?？墒故┘拥狡渌鼌^(qū)(例如，N+源極區(qū)120及/或P+漏極區(qū)124)的電壓電位維持在0V。舉例來說，施加到字線(WL) 28 (例如，電容性地耦合到存儲器單元12的P-區(qū)122)的負(fù)電壓電位可為-2. 0V。經(jīng)由位線(CN) 30及解耦電阻器40施加到P-主體區(qū)122的第二部分的恒定電壓電位可為1.4V。在保持操作期間，可反向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的結(jié)以便保留存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。在示范性實施例中，控制信號可經(jīng)配置以對一個或一個以上選定存儲器單元12執(zhí)行一個或一個以上寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作。舉例來說，可對一個或一個以上選定存儲器單元12執(zhí)行所述寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作以便耗盡可能已積累/存儲于一個或一個以上選定存儲器單元12的P-主體區(qū)122中的電 荷載流子。可將各種電壓電位施加到存儲器單元12的各種區(qū)。在示范性實施例中，施加到N+源極區(qū)120的電壓電位可耦合到電接地(Vss)且可使P+漏極區(qū)124維持在0V?？山?jīng)由解耦電阻器40將I. 4V的恒定電壓電位施加到P-主體區(qū)122的第二部分?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位。在示范性實施例中,可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位提升到O. 5V。在此偏置下，可正向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)?？煞聪蚱肞-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)。可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到P-主體區(qū)122的第二部分且降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。此外，可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到N+源極區(qū)120。因此，可經(jīng)由P-主體區(qū)122的第二部分及/或N+源極區(qū)120耗盡可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)。通過移除可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子，可將邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))寫入到存儲器單元12。在示范性實施例中，控制信號可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的讀取操作。所述控制信號還可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的刷新操作。在示范性實施例中，所述控制信號可經(jīng)配置以同時執(zhí)行讀取操作及刷新操作?？蓪⑺隹刂菩盘柵渲脼轭A(yù)定電壓電位以實施經(jīng)由位線(CN)30的讀取操作及/或刷新操作。在示范性實施例中，N+源極區(qū)120可經(jīng)由源極線(EN)32耦合到電接地(Vss)，且可使經(jīng)由解耦電阻器40(例如，O. 5V下降)施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的恒定電壓電位維持在1.4V?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位及施加到P+漏極區(qū)124的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位提升到-I. 0V?？蓪⒔?jīng)由載流子注入線(EP)34施加到P+漏極區(qū)124的電壓電位提升到I. 4V。在此偏置下，當(dāng)邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分處的電壓電位。此外，流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。然而，P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可保持被反向偏置或變得被弱正向偏置(例如，高于反向偏置電壓且低于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被反向偏置或被弱正向偏置
時，可產(chǎn)生少量的電壓電位及電流或不產(chǎn)生電壓電位及電流(例如，與參考電壓電位或電流相比)。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30檢測到少量的電壓電位或電流(例如，與參考電壓電位或電流相比)或檢測不到電壓電位或電流。與讀取操作同時地，控制信號可經(jīng)配置以執(zhí)行刷新操作。在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)?？蓮腜-主體區(qū)122的第一部分耗盡積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的殘留多數(shù)電荷載流子(例如，空穴)。此外，如上文所論述，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可從P-主體區(qū)122的第一部分流動到P-主體區(qū)122的第二部分且因此降低P-主體區(qū)122的第二部分處的電壓電位。因此，可從P-主體區(qū)122的第一部分耗盡積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。在示范性實施例中，控制信號可經(jīng)配置以將邏輯高(例如，二進(jìn)制“ I ”數(shù)據(jù)狀態(tài))寫入到存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12。舉例來說，可對存儲器單元陣列20的一個或一個以上選定行或者整個存儲器單元陣列20執(zhí)行寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作。在另一示范性實施例中，寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作可具有經(jīng)配置以致使多數(shù)電荷載流子在P-主體區(qū)122中積累/存儲的控制信號。在示范性實施例中，施加到存儲器單元12的N+源極區(qū)120的電壓電位可經(jīng)由源極線(EN)32耦合到電接地(Vss)且可使經(jīng)由解耦電阻器40(例如，O. 5V下降)施加到通往存儲器單元12的P-主體區(qū)122的第二部分的位線(CN) 30的恒定電壓電位維持在與保持操作期間的電壓電位相同的電壓電位。舉例來說，可使施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位維持在I. 4V。可從在保持操作期間所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位及施加到P+漏極區(qū)124的電壓電位。舉例來說，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位從-2. OV提升到O. 5V。可將經(jīng)由載流子注入線(EP) 34施加到P+漏極區(qū)124的電壓電位從OV提升至IJ I. 4V。在此偏置下，N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)、P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)及P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可變得被正向偏置。舉例來說，P-主體區(qū)122的第一部分處的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。多數(shù)電荷載流子到P-主體區(qū)122的第二部分的流動可降低P-主體區(qū)122的第二部分處的電壓電位且因此降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可變得被正向偏置(例如，高于正向偏置閾值電壓電位)。額外多數(shù)電荷載流子(例如，空穴)可穿過P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的 經(jīng)正向偏置結(jié)朝向P-主體區(qū)122的第一部分流動。隨后，可將在可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28上施加的電壓電位從O. 5V降低到-2.0V。因此，預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P+漏極區(qū)124及P-主體區(qū)122的第二部分積累/存儲于P-主體區(qū)122的第一部分中。積累/存儲于P-主體區(qū)122的第一部分(例如，電容性地耦合到字線(WL) 28)中的預(yù)定量的電荷載流子可表示可在存儲器單元12中寫入邏輯高(例如，二進(jìn)制“ I ”數(shù)據(jù)狀態(tài))。同樣，所述控制信號可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的第二讀取操作。所述控制信號還可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的刷新操作。在示范性實施例中，所述控制信號可經(jīng)配置以同時執(zhí)行讀取操作及刷新操作?？蓪⑺隹刂菩盘柵渲脼轭A(yù)定電壓電位以實施經(jīng)由位線(CN)30的讀取操作及/或刷新操作。在示范性實施例中，N+源極區(qū)120可經(jīng)由源極線(EN)32耦合到電接地(Vss)且可使經(jīng)由解耦電阻器40(例如，O. 5V下降)施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的恒定電壓電位維持在1.4V?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位及施加到P+漏極區(qū)124的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位提升到-I. 0V?？蓪⒔?jīng)由載流子注入線(EP)34施加到P+漏極區(qū)124的電壓電位提升到I. 4V。在此偏置下，當(dāng)邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，其可表示邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài)))可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分處的電壓電位。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可被正向偏置(例如，高于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被正向偏置時，可產(chǎn)生預(yù)定量的電壓電位及/或電流。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30及解耦電阻器40檢測所產(chǎn)生的電壓電位或電流(例如，與參考電壓電位或電流相比)。與讀取操作同時地，控制信號可經(jīng)配置以執(zhí)行刷新操作。在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)。預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P-主體區(qū)122的第二部分從P+漏極區(qū)124流動到P-主體區(qū)122的第一部分。預(yù)定量的多數(shù)電荷載流子從P+漏極區(qū)124的流動可逐漸降低P+漏極區(qū)124處的電壓電位。此外，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)且因此預(yù)定量的電子可從N+源極區(qū)120流動到P-主體區(qū)122的第一部分。電子的流動可促進(jìn)多數(shù)電荷載流子(例如，空穴)到P-主體區(qū)122的第一部分的流動。施加到字線(WL) 28 (例如，其可電容性地耦合到P-主體區(qū)122的第一部分)的電壓電位可從-I. OV降低到-2. OV且因此預(yù)定量的多數(shù)電荷載流子可積累/存儲于P-主體區(qū)122的第一部分中。因此，可將積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如， 空穴)還原到P-主體區(qū)122的第一部分且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。參考圖7，其展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列20的存儲器單元12的示意圖。圖7中所圖解說明的存儲器單元12可類似于圖4中所圖解說明的存儲器單元12，只不過位線(CN) 30可經(jīng)由解耦電阻器40耦合到載流子注入線(EP) 34。施加到位線(CN) 30的電壓電位可與施加到載流子注入線(EP) 34的電壓電位相關(guān)聯(lián)。舉例來說，施加至IJ位線(CN) 30的電壓電位可等于施加到載流子注入線(EP) 34的電壓電位減去解耦電阻器(RO) 40處的電壓電位降。相應(yīng)位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，相應(yīng)位線(CN)30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。解耦電阻器40可具有預(yù)定電阻以便在各種操作(例如，讀取或?qū)懭氩僮?期間降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)的勢壘電壓電位。在示范性實施例中，解耦電阻器40可具有一電阻使得由選定存儲器單元12產(chǎn)生的電壓電位及/或電流可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的能量勢壘。參考圖8，其展示根據(jù)本發(fā)明的替代實施例的具有多個如圖7中所展示的存儲器單元12的存儲器單元陣列20的至少一部分的示意圖。圖8中所圖解說明的存儲器單元陣列20可類似于圖5中所圖解說明的存儲器單元陣列20，只不過位線(CN) 30可經(jīng)由解耦電阻器40耦合到載流子注入線(EP)34。如上文所論述，存儲器單元12可耦合到相應(yīng)字線(WL) 28、相應(yīng)位線(CN) 30、相應(yīng)源極線(EN) 32及/或相應(yīng)載流子注入線(EP)34。相應(yīng)位線(CN)30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，相應(yīng)位線(CN) 30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。如圖8中所圖解說明，沿存儲器單元陣列20的列方向配置的多個存儲器單元12可耦合到相應(yīng)載流子注入線(EP)34。沿存儲器單元陣列20的列方向配置的多個存儲器單元12的位線(CN) 30可經(jīng)由相應(yīng)解耦電阻器40耦合到相應(yīng)載流子注入線(EP) 34。參考圖9，其展示根據(jù)本發(fā)明的實施例的用于對如圖8中所展示的存儲器單元12執(zhí)行各種操作的控制信號電壓波形。舉例來說，所述各種操作可包含經(jīng)配置以執(zhí)行寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作、讀取操作、寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作及/或刷新操作的控制信號。在執(zhí)行各種操作之前，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便維持存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。特定來說，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便最大化存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的保留時間。此外，用于保持操作的控制信號可經(jīng)配置以消除或減少存儲器單元12內(nèi)的活動或場(例如，結(jié)之間的可能導(dǎo)致電荷泄漏的電場)。在示范性實施例中，在保持操作期間，可將負(fù)電壓電位施加到可電容性地耦合到存儲器單元12的P-主體區(qū)122的一個或一個以上部分的字 線(WL) 28，同時可經(jīng)由解耦電阻器40將恒定電壓電位施加到施加到通往P-主體區(qū)122的第二部分的位線(CN) 30。可使施加到其它區(qū)(例如，N+源極區(qū)120及/或P+漏極區(qū)124)的電壓電位維持在0V。舉例來說，施加到字線(WL) 28 (例如，電容性地耦合到存儲器單元12的P-區(qū)122)的負(fù)電壓電位可為-2. OV0施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的恒定電壓電位可為I. 4V。在保持操作期間，可反向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的結(jié)以便保留存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。在示范性實施例中，控制信號可經(jīng)配置以對一個或一個以上選定存儲器單元12執(zhí)行一個或一個以上寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作。舉例來說，可對一個或一個以上選定存儲器單元12執(zhí)行所述寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作以便耗盡可能已積累/存儲于一個或一個以上選定存儲器單元12的P-主體區(qū)122中的電荷載流子?？蓪⒏鞣N電壓電位施加到存儲器單元12的各種區(qū)。在示范性實施例中，施加到N+源極區(qū)120的電壓電位可耦合到電接地(Vss)且施加到通往P-主體區(qū)122的第二部分的位線(CN) 30及P+漏極區(qū)124的電壓電位可維持與在保持操作期間所施加的電壓電位相同。可從在保持操作期間所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位。在示范性實施例中，可使施加到P+漏極區(qū)124及通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位維持在0V?？蓪⑹┘拥娇呻娙菪缘伛詈系絇-主體區(qū)122的第一部分的字線(WL) 28的電壓電位從-2. OV提升到O. 5V。在此偏置下，可正向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)?？煞聪蚱肞-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)?？赡芤逊e累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到P-主體區(qū)122的第二部分且降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。此外，可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到N+源極區(qū)120。因此，可經(jīng)由P-主體區(qū)122的第二部分及/或N+源極區(qū)120耗盡可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)。通過移除可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子，可將邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))寫入到存儲器單元12。在示范性實施例中，控制信號可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的讀取操作。所述控制信號還可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的刷新操作。在示范性實施例中，所述控制信號可經(jīng)配置以同時執(zhí)行讀取操作及刷新操作?？蓪⑺隹刂菩盘柵渲脼轭A(yù)定電壓電位以實施經(jīng)由位線(CN)30的讀取操作及/或刷新操作。在示范性實施例中，N+源極區(qū)120可經(jīng)由源極線(EN)32耦合到電接地(Vss)?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位、施加到P+漏極區(qū)124的電壓電位、施加到通往P-主體區(qū)122的第二部分的位線(CN)30的電壓電位。經(jīng)由解耦電阻器40施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位可至少部分地基于施加到P+漏極區(qū)124的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位提升到-I. 0V?？蓪⒔?jīng)由載流子注入線(EP) 34施加到P+漏極區(qū)124的電壓電位提升到1.4V。施加到位線(CN) 30的電壓電位可為I. 4V或可在跨越解耦電阻器40的O. 5V下降之后在P-主體區(qū)122的第二部分處為O. 9V。在此偏置下，當(dāng)邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子(例如，表示邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài)))可降低P-主體區(qū)122的第二部分處的電壓電位。此外，流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。然而，P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可保持被反向偏置或變得被弱正向偏置(例如，高于反向偏置電壓且低于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被反向偏置或被弱正向偏置時，可產(chǎn)生少量的電壓電位及電流或不產(chǎn)生電壓電位及電流(例如，與參考電壓電位或電流相比)。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30檢測到少量的電壓電位或電流(例如，與參考電壓電位或電流相比)或檢測不到電壓電位或電流。與讀取操作同時地，控制信號可經(jīng)配置以執(zhí)行刷新操作。在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)。可經(jīng)由N+源極區(qū)120從P-主體區(qū)122的第一部分耗盡積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的殘留多數(shù)電荷載流子(例如，空穴)。此外，如上文所論述，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可從P-主體區(qū)122的第一部分流動到P-主體區(qū)122的第二部分且因此降低P-主體區(qū)122的第二部分處的電壓電位。因此，可從P-主體區(qū)122的第一部分耗盡積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。在示范性實施例中，控制信號可經(jīng)配置以將邏輯高(例如，二進(jìn)制“ I ”數(shù)據(jù)狀態(tài))寫入到存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元 12。舉例來說，可對存儲器單元陣列20的一個或一個以上選定行或者整個存儲器單元陣列20執(zhí)行寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作。在另一示范性實施例中，寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作可具有經(jīng)配置以致使多數(shù)電荷載流子在P-主體區(qū)122中積累/存儲的控制信號。在示范性實施例中，施加到存儲器單元12的N+源極區(qū)120的電壓電位可經(jīng)由源極線(EN)32耦合到電接地(Vss)?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位、施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位、施加到P+漏極區(qū)124的電壓電位。舉例來說，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位從-2. OV提升到0.5V?？蓪⒔?jīng)由載流子注入線(EP) 34施加到P+漏極區(qū)124的電壓電位從OV提升到I. 4V?？蓪⑹┘拥轿痪€(CN) 30的電壓電位提升到I. 4V或在跨越解耦電阻器40的O. 5V下降之后在P-主體區(qū)122的第二部分處提升到O. 9V。
在此偏置下，N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)、P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)及P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可變得被正向偏置。舉例來說，P-主體區(qū)122的第一部分處的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。多數(shù)電荷載流子到P-主體區(qū)122的第二部分的流動可降低P-主體區(qū)122的第二部分處的電壓電位且因此降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可變得被正向偏置(例如，高于正向偏置閾值電壓電位)。額外多數(shù)電荷載流子(例如，空穴)可穿過P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的經(jīng)正向偏置結(jié)朝向P-主體區(qū)122的第一部分流動。隨后，可將在可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28上施加的電壓電位從O. 5V降低到-2. 0V。因此，預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P+漏極區(qū)124及P-主體區(qū)122的第二部分積累/存儲于P-主體區(qū)122的第一部分中。積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的電荷載流子可表示可在存儲器單元12中寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))。同樣，所述控制信號可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的第二讀取操作。所述控制信號還可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的刷新操作。在示范性實施例中，所述控制信號可經(jīng)配置以同時執(zhí)行讀取操作及刷新操作?？蓪⑺隹刂菩盘柵渲脼轭A(yù)定電壓電位以實施經(jīng)由位線(CN)30的讀取操作及/或刷新操作。在示范性實施例中，N+源極區(qū)120可經(jīng)由源極線(EN)32耦合到電接地(Vss)。可從在保持操作期間所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位、施加到P+漏極區(qū)124的電壓電位及施加到P-主體區(qū)122的第一部分的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位提升到-I. 0V。可將經(jīng)由載流子注入線(EP)34施加到P+漏極區(qū)124的電壓電位提升到I. 4V。可將施加到位線(CN) 30的電壓電位提升到I. 4V或在跨越解耦電阻器40的O. 5V下降之后在P-主體區(qū)122的第二部分處提升到O. 9V。
在此偏置下，當(dāng)邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，其可表示邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài)))可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分處的電壓電位。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可被正向偏置(例如，高于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被正向偏置時，可產(chǎn)生預(yù)定量的電壓電位及/或電流。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30及解耦電阻器40檢測P-主體區(qū)122的第二部分處所產(chǎn)生的電壓電位或電流(例如，與參考電壓電位或電流相比)。與讀取操作同時地，控制信號可經(jīng)配置以執(zhí)行刷新操作。在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)。預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P-主體區(qū)122的第二部分從P+漏極區(qū)124流動到P-主體區(qū)·122的第一部分。預(yù)定量的多數(shù)電荷載流子從P+漏極區(qū)124的流動可逐漸降低P+漏極區(qū)124處的電壓電位。還可逐漸降低P-主體區(qū)122的第二部分處的電壓電位。此外，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)且因此預(yù)定量的電子可從N+源極區(qū)120流動到P-主體區(qū)122的第一部分。電子的流動可促進(jìn)多數(shù)電荷載流子(例如，空穴)到P-主體區(qū)122的第一部分的流動。施加到字線(WL) 28 (例如，其可電容性地耦合到P-主體區(qū)122的第一部分)的電壓電位可從-I. OV降低到-2. OV且因此預(yù)定量的多數(shù)電荷載流子可積累/存儲于P-主體區(qū)122的第一部分中。因此，可將積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)還原到P-主體區(qū)122的第一部分且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。參考圖10，其展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列20的存儲器單元12的示意圖。圖10中所圖解說明的存儲器單元12可類似于圖4中所圖解說明的存儲器單元12，只不過載流子注入線(EP) 34可耦合到恒定電源1002(例如，電壓電位源及/或電流源)。可經(jīng)由位線(CN) 30及解耦電阻器40將各種控制信號施加到存儲器單元12以便適當(dāng)?shù)仄么鎯ζ鲉卧?2以執(zhí)行各種操作(例如，讀取或?qū)懭氩僮?。相應(yīng)位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，相應(yīng)位線(CN)30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。解耦電阻器40可具有預(yù)定電阻以便在各種操作(例如，讀取或?qū)懭氩僮?期間降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)的勢壘電壓電位。在示范性實施例中，解耦電阻器40可具有一電阻使得由選定存儲器單元12產(chǎn)生的電壓電位及/或電流可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的能量勢壘。參考圖11，其展示根據(jù)本發(fā)明的替代實施例的具有多個如圖10中所展示的存儲器單元12的存儲器單元陣列20的至少一部分的示意圖。圖11中所圖解說明的存儲器單元陣列20可類似于圖5中所圖解說明的存儲器單元陣列20，只不過載流子注入線(EP) 34可耦合到恒定電源1002。在示范性實施例中，存儲器單元陣列20的多個行及列的存儲器單元12可耦合到恒定電源1002。所屬領(lǐng)域的技術(shù)人員可了解，耦合到恒定電源1002的存儲器單元12的行及列的數(shù)目可變化，舉例來說，對稱的，但不限于4行X4列、16行X16列、32行X32列、64行X64列等。此外，耦合到恒定電源1002的存儲器單元12的行及列的數(shù)目可為非對稱的，舉例來說但不限于4行X2列、8行X4列、16行X32列等。如上文所論述，存儲器單元12可耦合到相應(yīng)字線(WL) 28、相應(yīng)位線(CN) 30、相應(yīng)源極線(EN) 32及/或相應(yīng)載流子注入線(EP) 34。相應(yīng)位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，相應(yīng)位線(CN) 30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。此外，可經(jīng)由位線(CN) 30將各種控制信號施加到存儲器單元12以便適當(dāng)?shù)仄么鎯ζ鲉卧?2以執(zhí)行各種操作。參考圖12，其展示根據(jù)本發(fā)明的替代實施例的用于對如圖11中所展示的存儲器單元12執(zhí)行刷新操作的控制信號電壓波形。舉例來說，所述刷新操作可包含經(jīng)配置以執(zhí)行一個或一個以上操作的控制信號。在示范性實施例中，所述刷新操作可包含用以執(zhí)行寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作、讀取操作、寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作及/或讀取操作的控制信號。在執(zhí)行刷新操作之前，所述控制信號可經(jīng)配置以 執(zhí)行保持操作以便維持存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。特定來說，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便最大化存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的保留時間。此外，用于保持操作的控制信號可經(jīng)配置以消除或減少存儲器單元12內(nèi)的活動或場(例如，結(jié)之間的可能導(dǎo)致電荷泄漏的電場)。在示范性實施例中，在保持操作期間，可將負(fù)電壓電位施加到可電容性地耦合到存儲器單元12的P-主體區(qū)122的第一部分的字線(WL) 28，同時可將正電壓電位施加到通往P-主體區(qū)122的第二部分的位線(CN) 30及/或P+漏極區(qū)124。施加到N+源極區(qū)120的電壓電位可耦合到電接地(Vss)。舉例來說，施加到字線(WL) 28 (例如，電容性地耦合到存儲器單元12的P-區(qū)122)的負(fù)電壓電位可為-2. OV0施加到P-主體區(qū)122的第一部分的正電壓電位可為I. 4V。此外，施加到P+漏極區(qū)124的正電壓電位可為I. 4V。在保持操作期間，可反向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的結(jié)以便保留存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。在示范性實施例中，控制信號可經(jīng)配置以對一個或一個以上選定存儲器單元12執(zhí)行一個或一個以上寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作。舉例來說，可對一個或一個以上選定存儲器單元12執(zhí)行所述寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作以便耗盡可能已積累/存儲于一個或一個以上選定存儲器單元12的P-主體區(qū)122中的多數(shù)電荷載流子?？蓪⒏鞣N電壓電位施加到存儲器單元12的各種區(qū)?？墒故┘拥絅+源極區(qū)120的電壓電位維持在保持操作電壓電位(例如，電接地(Vss))?？赏ㄟ^恒定電源1002(例如，處于I. 4V)使施加到P+漏極區(qū)124的電壓電位維持在恒定電壓電位?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到a P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位。可從在保持操作期間所施加的電壓電位提升施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位從-2. OV提升到O. 5V?？蓪⑹┘拥酵ㄍ鵓-主體區(qū)122的第二部分的位線(CN) 30的電壓電位從I. 4V提升到2. 0V。
在此偏置下，可正向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)。可反向偏置P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)。可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到P-主體區(qū)122的第二部分且降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。此外，可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到N+源極區(qū)120。因此，可經(jīng)由P-主體區(qū)122的第二部分及/或N+源極區(qū)120耗盡可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載 流子(例如，空穴)。通過移除可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子，可將邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))寫入到存儲器單元12。在示范性實施例中，控制信號可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的讀取操作。所述控制信號還可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的刷新操作。在示范性實施例中，所述控制信號可經(jīng)配置以同時執(zhí)行讀取操作及刷新操作。可將所述控制信號配置為預(yù)定電壓電位以實施經(jīng)由位線(CN)30的讀取操作及/或刷新操作。在示范性實施例中，N+源極區(qū)120可經(jīng)由源極線(EN)32耦合到電接地(Vss)且可使施加到P+漏極區(qū)124的恒定電壓電位維持在I. 4V?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位及施加到通往P-主體區(qū)122的第二部分的位線(CN)30的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位從-2. OV提升到-I. 0V?？蓪⒔?jīng)由解耦電阻器40施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位從I. 4V提升到2. 0V。在此偏置下，當(dāng)邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分處的電壓電位。此外，流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。然而，P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可保持被反向偏置或變得被弱正向偏置(例如，高于反向偏置電壓且低于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被反向偏置或被弱正向偏置時，可產(chǎn)生少量的電壓電位及電流或不產(chǎn)生電壓電位及電流(例如，與參考電壓電位或電流相比)。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30檢測到少量的電壓電位或電流(例如，與參考電壓電位或電流相比)或檢測不到電壓電位或電流。與讀取操作同時地，控制信號可經(jīng)配置以執(zhí)行刷新操作。在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)?？山?jīng)由N+源極區(qū)120從P-主體區(qū)122的第一部分耗盡可能已積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的殘留多數(shù)電荷載流子(例如，空穴)。此外，如上文所論述，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可從P-主體區(qū)122的第一部分流動到P-主體區(qū)122的第二部分且因此降低P-主體區(qū)122的第二部分處的電壓電位。因此，可從P-主體區(qū)122的第一部分耗盡積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。在示范性實施例中，控制信號可經(jīng)配置以將邏輯高(例如，二進(jìn)制“ I ”數(shù)據(jù)狀態(tài))寫入到存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12。舉例來說，可對存儲器單元陣列20的一個或一個以上選定行或者整個存儲器單元陣列20執(zhí)行寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作。在另一示范性實施例中，寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作可具有經(jīng)配置以致使多數(shù)電荷載流子在P-主體區(qū)122中積累/存儲的控制信號。在示范性實施例中，存儲器單元12的N+源極區(qū)120可經(jīng)由源極線(EN) 32耦合到電接地(Vss)，且可使經(jīng)由載流子注入線(EP) 34施加到存儲器單元12的P+漏極區(qū)124的 恒定電壓電位維持在與在保持操作期間所施加的電壓電位相同的電壓電位。舉例來說，可使施加到P+漏極區(qū)124的電壓電位維持在I. 4V?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位。舉例來說,可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位從-2. OV提升到O. 5V。可使施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位維持在與在保持操作期間所施加的電壓電位相同的電壓電位。舉例來說，可使施加到通往P-主體區(qū)122的第二部分的位線(CN)30的電壓電位維持在I. 4V。在此偏置下，N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)、P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)及P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可變得被正向偏置。舉例來說，P-主體區(qū)122的第一部分處的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。多數(shù)電荷載流子到P-主體區(qū)122的第二部分的流動可降低P-主體區(qū)122的第二部分處的電壓電位且因此降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可變得被正向偏置(例如，高于正向偏置閾值電壓電位)。額外多數(shù)電荷載流子(例如，空穴)可穿過P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的經(jīng)正向偏置結(jié)朝向P-主體區(qū)122的第一部分流動。隨后，可將在可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28上施加的電壓電位從O. 5V降低到-2. 0V。因此，預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P+漏極區(qū)124及P-主體區(qū)122的第二部分積累/存儲于P-主體區(qū)122的第一部分中。積累/存儲于P-主體區(qū)122的第一部分(例如，電容性地耦合到字線(WL) 28)中的預(yù)定量的電荷載流子可表示可在存儲器單元12中寫入邏輯高(例如，二進(jìn)制“ I ”數(shù)據(jù)狀態(tài))。同樣，所述控制信號可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的第二讀取操作。所述控制信號還可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的刷新操作。在示范性實施例中，所述控制信號可經(jīng)配置以同時執(zhí)行讀取操作及刷新操作。可將所述控制信號配置為預(yù)定電壓電位以實施經(jīng)由位線(CN)30的讀取操作及/或刷新操作。在示范性實施例中，N+源極區(qū)120可經(jīng)由源極線(EN)32耦合到電接地(Vss)且可使經(jīng)由載流子注入線(EP)34施加到P+漏極區(qū)124的恒定電壓電位維持在I. 4V。此夕卜，可使施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位維持在1.4V?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位提升到-I. OV0可將經(jīng)由載流子注入線(EP) 34施加到P+漏極區(qū)124的電壓電位提升到I. 4V。在此偏置下，當(dāng)邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時， 積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，其可表示邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài)))可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分處的電壓電位。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可被正向偏置(例如，高于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被正向偏置時，可產(chǎn)生預(yù)定量的電壓電位及/或電流。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30及解耦電阻器40檢測所產(chǎn)生的電壓電位或電流(例如，與參考電壓電位或電流相比)。與讀取操作同時地，控制信號可經(jīng)配置以執(zhí)行刷新操作。在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)。預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P-主體區(qū)122的第二部分從P+漏極區(qū)124流動到P-主體區(qū)122的第一部分。預(yù)定量的多數(shù)電荷載流子從P+漏極區(qū)124的流動可導(dǎo)致P+漏極區(qū)124處的電壓電位的暫時降低。此外，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)且因此預(yù)定量的電子可從N+源極區(qū)120流動到P-主體區(qū)122的第一部分。電子的流動可促進(jìn)多數(shù)電荷載流子(例如，空穴)到P-主體區(qū)122的第一部分的流動。施加到字線(WL) 28 (例如，其可電容性地耦合到P-主體區(qū)122的第一部分)的電壓電位可從-I. OV降低到-2. OV且因此預(yù)定量的多數(shù)電荷載流子可積累/存儲于P-主體區(qū)122的第一部分中。因此，可將積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)還原到P-主體區(qū)122的第一部分且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。參考圖13，其展示根據(jù)本發(fā)明的替代實施例的存儲器單元陣列20的存儲器單元12的示意圖。圖13中所圖解說明的存儲器單元12可類似于圖4中所圖解說明的存儲器單元12，只不過位線(CN) 30可經(jīng)由解耦電阻器40耦合到可變電源。舉例來說，可經(jīng)由解耦電阻器40將各種控制信號施加到位線(CN) 30以便適當(dāng)?shù)仄么鎯ζ鲉卧?2以執(zhí)行各種操作。
相應(yīng)位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，相應(yīng)位線(CN)30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。解耦電阻器40可具有預(yù)定電阻以便在各種操作(例如，讀取或?qū)懭氩僮?期間降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)的勢壘電壓電位。在示范性實施例中，解耦電阻器40可具有一電阻使得由選定存儲器單元12產(chǎn)生的電壓電位及/或電流可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的能量勢壘。參考圖14，其展示根據(jù)本發(fā)明的替代實施例的具有多個如圖13中所展示的存儲器單元12的存儲器單元陣列20的至少一部分的示意圖。圖 14中所圖解說明的存儲器單元陣列20可類似于圖5中所圖解說明的存儲器單元陣列20，只不過位線(CN) 30可經(jīng)由解耦電阻器40耦合到可變電源。如上文所論述，存儲器單元12可耦合到相應(yīng)字線(WL) 28、相應(yīng)位線(CN) 30、相應(yīng)源極線(EN) 32及/或相應(yīng)載流子注入線(EP) 34。相應(yīng)位線(CN) 30可耦合到數(shù)據(jù)寫入與感測電路36的數(shù)據(jù)感測放大器電路。舉例來說，相應(yīng)位線(CN)30可經(jīng)由解耦電阻器40耦合到數(shù)據(jù)寫入與感測電路36。沿存儲器單元陣列20的行方向配置的多個存儲器單元12可耦合到相應(yīng)載流子注入線(EP) 34。參考圖15，其展示根據(jù)本發(fā)明的實施例的用于對如圖14中所展示的存儲器單元12執(zhí)行各種操作的控制信號電壓波形。舉例來說，所述各種操作可包含經(jīng)配置以執(zhí)行寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作、寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作、讀取操作及/或刷新操作的控制信號。在執(zhí)行各種操作之前，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便維持存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))。特定來說，所述控制信號可經(jīng)配置以執(zhí)行保持操作以便最大化存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的保留時間。此外，用于保持操作的控制信號可經(jīng)配置以消除或減少存儲器單元12內(nèi)的活動或場(例如，結(jié)之間的可能導(dǎo)致電荷泄漏的電場)。在示范性實施例中，在保持操作期間，可將負(fù)電壓電位施加到可電容性地耦合到存儲器單元12的P-主體區(qū)122的一個或一個以上部分的字線(WL) 28?？墒故┘拥狡渌鼌^(qū)(例如，N+源極區(qū)120及/或P+漏極區(qū)124)的電壓電位維持在0V。舉例來說，施加到字線(WL) 28 (例如，電容性地耦合到存儲器單元12的P-區(qū)122)的負(fù)電壓電位可為-2. 0V。在保持操作期間，可反向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的結(jié)以便保留存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài))或邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài)))?？刂菩盘柨山?jīng)配置以對一個或一個以上選定存儲器單元12執(zhí)行一個或一個以上寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作。在示范性實施例中，可對一個或一個以上選定行的存儲器單元12執(zhí)行寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作，借此一個或一個以上選定行的存儲器單元12中的所有存儲器單元12被寫入到邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。此后，可將一個或一個以上選定行的存儲器單元12中的選定存儲器單元12選擇性地寫入到邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))。舉例來說，可對一個或一個以上選定存儲器單元12執(zhí)行所述寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作以便耗盡可能已積累/存儲于一個或一個以上選定存儲器單元12的P-主體區(qū)122中的電荷載流子?？蓪⒏鞣N電壓電位施加到存儲器單元12的各種區(qū)。在示范性實施例中，施加到N+源極區(qū)120的電壓電位可耦合到電接地(Vss)?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位?？蓮脑诒３植僮髌陂g所施加的電壓電位提升施加到P+漏極區(qū)124的電壓電位及施加到通往P-主 體區(qū)122的第二部分的位線(CN) 30的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位從-2. OV提升到O. 5V。可將施加到P+漏極區(qū)124的電壓電位及施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位從OV提升到I. 4V。在此偏置下，可正向偏置N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)及P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)?？煞聪蚱肞-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)?？赡芤逊e累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到P-主體區(qū)122的第二部分且降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。此外，可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)可流動到N+源極區(qū)120。因此，可經(jīng)由P-主體區(qū)122的第二部分及/或N+源極區(qū)120耗盡可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)。通過移除可能已積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子，可將邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))寫入到存儲器單元12。在執(zhí)行寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作之后，控制信號可經(jīng)配置以將邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))寫入到存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12。在示范性實施例中，寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))操作可具有經(jīng)配置以致使多數(shù)電荷載流子在P-主體區(qū)122中積累/存儲的控制信號。在示范性實施例中，施加到存儲器單元12的N+源極區(qū)120的電壓電位可經(jīng)由源極線(EN) 32耦合到電接地(Vss)?？墒故┘拥娇呻娙菪缘伛詈系絇-主體區(qū)122的第一部分的字線(WL)28的電壓電位及施加到P+漏極區(qū)124的電壓電位維持為在寫入邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作期間所施加的相同電壓電位。舉例來說，可使施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位維持在O. 5V?？墒菇?jīng)由載流子注入線(EP) 34施加到P+漏極區(qū)124的電壓電位維持在I. 4V?？蓮脑趯懭脒壿嫷?例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))操作期間所施加的電壓電位降低施加到通往P-主體區(qū)122的第二部分的位線(CN)30的電壓電位。在示范性實施例中，可將施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位從I. 4V降低到0V。在此偏置下，N+源極區(qū)120與P-主體區(qū)122的第一部分之間的結(jié)、P-主體區(qū)122的第一部分與P-主體區(qū)122的第二部分之間的結(jié)及P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可變得被正向偏置。舉例來說，P-主體區(qū)122的第一部分處的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。舉例來說，多數(shù)電荷載流子(例如，空穴)可穿過P+漏極區(qū)124與P-主體區(qū)122的第二部分之間的經(jīng)正向偏置結(jié)朝向P-主體區(qū)122的第一部分流動。隨后，可將在可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28上施加的電壓電位從O. 5V降低到-2. 0V。因此，預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P+漏極區(qū)124及P-主體區(qū)122的第二部分積累/存儲于P-主體區(qū)122的第一部分中。積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的電荷載流子可表示可在存儲器單元12中寫入邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))。在示范性實施例中，控制信號可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的讀取操作。所述控制信號還可經(jīng)配置以執(zhí)行存儲于存儲器單元陣列20的一個或一個以上選定行的一個或一個以上選定存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(二進(jìn)制“O”數(shù)據(jù)狀態(tài))及/或邏輯高(二進(jìn)制“I”數(shù)據(jù)狀態(tài)))的刷新操作。在示范性實施例中，所述控制信號可經(jīng)配置以同時執(zhí)行讀取操作及刷新操作?？蓪⑺隹刂菩盘柵渲脼轭A(yù)定電壓電位以實施經(jīng)由位線(CN)30的讀取操作及/或刷新操作。在示范性實施例中，N+源極區(qū)120可經(jīng)由源極線(EN)32耦合到電接地(Vss)。 可從在保持操作期間所施加的電壓電位提升施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位、施加到P+漏極區(qū)124的電壓電位、施加到通往P-主體區(qū)122的第二部分的位線(CN) 30的電壓電位。在示范性實施例中，可將施加到可電容性地耦合到P-主體區(qū)122的第一部分的字線(WL) 28的電壓電位提升到-I. OV0可將經(jīng)由載流子注入線(EP)34施加到P+漏極區(qū)124的電壓電位提升到1.4V?？蓪⑹┘拥酵ㄍ鵓-主體區(qū)122的第二部分的位線(CN) 30的電壓電位提升到I. 4V。在此偏置下，當(dāng)邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子(例如，表示邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài)))可降低P-主體區(qū)122的第二部分處的電壓電位。此外，流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。然而，P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可保持被反向偏置或變得被弱正向偏置(例如，高于反向偏置電壓且低于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被反向偏置或被弱正向偏置時，可產(chǎn)生少量的電壓電位及電流或不產(chǎn)生電壓電位及電流(例如，與參考電壓電位或電流相比)。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30檢測到少量的電壓電位或電流(例如，與參考電壓電位或電流相比)或檢測不到電壓電位或電流。在另一示范性實施例中，當(dāng)邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))存儲于存儲器單元12中時，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，其可表示邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài)))可朝向P-主體區(qū)122的第二部分流動。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分處的電壓電位。流動到P-主體區(qū)122的第二部分的預(yù)定量的多數(shù)電荷載流子可降低P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)處的電壓電位勢壘。P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)可被正向偏置(例如，高于正向偏置閾值電壓電位)。當(dāng)P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)被正向偏置時，可產(chǎn)生預(yù)定量的電壓電位及/或電流。數(shù)據(jù)寫入與感測電路36中的數(shù)據(jù)感測放大器可經(jīng)由耦合到P-主體區(qū)122的第二部分的位線(CN) 30及解耦電阻器40檢測P-主體區(qū)122的第二部分處所產(chǎn)生的電壓電位或電流(例如，與參考電壓電位或電流相比)。與讀取操作同時地，控制信號可經(jīng)配置以執(zhí)行刷新操作。所述刷新操作可刷新存儲于存儲器單元12中的數(shù)據(jù)狀態(tài)(例如，邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))或邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài)))。在示范性實施例中，當(dāng)邏輯低存儲于存儲器單元12中時且在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)?？山?jīng)由N+源極區(qū)120從P-主體區(qū)122的第一部分耗盡積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的殘留多數(shù)電荷載流子(例如，空穴)。此外，如上文所論述，積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)可從P-主體區(qū)122的第一部分流動到P-主體區(qū)122的第二部分且因此降低P-主體區(qū)122的第二部分處的電壓電位。因此，可從P-主體區(qū)122的第一部分耗盡積累/存儲于P-主體區(qū)122的第一部分中的多數(shù)電荷載流子(例如，空穴)且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。在另一示范性實施例中，當(dāng)邏輯高(例如，二進(jìn)制“I”數(shù)據(jù)狀態(tài))存儲于存儲器單 元12中時且在讀取操作期間的偏置下，可正向偏置P-主體區(qū)122的第二部分與P+漏極區(qū)124之間的結(jié)。預(yù)定量的多數(shù)電荷載流子(例如，空穴)可經(jīng)由P-主體區(qū)122的第二部分從P+漏極區(qū)124流動到P-主體區(qū)122的第一部分。預(yù)定量的多數(shù)電荷載流子從P+漏極區(qū)124的流動可逐漸降低P+漏極區(qū)124處的電壓電位。還可逐漸降低P-主體區(qū)122的第二部分處的電壓電位。此外，可正向偏置P-主體區(qū)122的第一部分與N+源極區(qū)120之間的結(jié)且因此預(yù)定量的電子可從N+源極區(qū)120流動到P-主體區(qū)122的第一部分。電子的流動可促進(jìn)多數(shù)電荷載流子(例如，空穴)到P-主體區(qū)122的第一部分的流動。施加到字線(WL) 28 (例如，其可電容性地耦合到P-主體區(qū)122的第一部分)的電壓電位可從-I. OV降低到-2. OV且因此預(yù)定量的多數(shù)電荷載流子可積累/存儲于P-主體區(qū)122的第一部分中。因此，可將積累/存儲于P-主體區(qū)122的第一部分中的預(yù)定量的多數(shù)電荷載流子(例如，空穴)還原到P-主體區(qū)122的第一部分且可刷新邏輯低(例如，二進(jìn)制“O”數(shù)據(jù)狀態(tài))。此時，應(yīng)注意，提供用于刷新如上文所描述的根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置的技術(shù)可涉及處理輸入數(shù)據(jù)及在某一程度上產(chǎn)生輸出數(shù)據(jù)?？梢杂布蜍浖韺嵤┐溯斎霐?shù)據(jù)處理及輸出數(shù)據(jù)產(chǎn)生。舉例來說，可在半導(dǎo)體存儲器裝置或用于實施與提供用于刷新如上文所描述的根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置的技術(shù)相關(guān)聯(lián)的功能的類似或相關(guān)電路中采用特定電子組件?；蛘?，根據(jù)指令操作的一個或一個以上處理器可實施與提供用于刷新如上文所描述的根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置的技術(shù)相關(guān)聯(lián)的功能。如果情況如此，那么以下在本發(fā)明的范圍內(nèi)此些指令可存儲于一個或一個以上處理器可讀媒體(例如，磁盤或其它存儲媒體)上或者經(jīng)由包含于一個或一個以上載波中的一個或一個以上信號發(fā)射到一個或一個以上處理器。本發(fā)明在范圍上并不受本文中所描述的特定實施例限制。確實，根據(jù)前文描述及附圖，除本文中所描述的那些實施例以外，所屬領(lǐng)域的技術(shù)人員還將明了本發(fā)明的其它各種實施例及對本發(fā)明的修改。因此，此些其它實施例及修改打算歸屬于本發(fā)明的范圍。此夕卜，雖然本文中已出于特定目的在特定環(huán)境中的特定實施方案的背景下描述了本發(fā)明，但所屬領(lǐng)域的技術(shù)人員將認(rèn)識到其使用性并不限于此且可出于任何數(shù)目的目的在任何數(shù)目的環(huán)境中來有益地實施本發(fā)明。因此，應(yīng)依照本文中所描述的本發(fā)明的完全廣度及精神來 解釋上文所闡述的權(quán)利要求書。
權(quán)利要求
1.一種半導(dǎo)體存儲器裝置，其包括 多個存儲器單元，其布置成行及列的陣列，每一存儲器單元包括 第一區(qū)，其耦合到源極線； 第二區(qū)，其耦合到載流子注入線； 主體區(qū)，其電容性地耦合到至少一個字線且安置于所述第一區(qū)與所述第二區(qū)之間；及 解耦電阻器，其耦合到所述主體區(qū)的至少一部分。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中所述第一區(qū)為N摻雜區(qū)且所述第二區(qū)為P摻雜區(qū)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中所述主體區(qū)為未摻雜區(qū)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中所述主體區(qū)包括第一部分及第二部分。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲器裝置，其中所述主體區(qū)的所述第一部分及所述主體區(qū)的所述第二部分為所述主體區(qū)的不同部分。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲器裝置，其中所述解耦電阻器耦合到所述主體區(qū)的所述第二部分。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲器裝置，其中所述解耦電阻器經(jīng)由位線耦合到所述主體區(qū)的所述第二部分。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中多個字線電容性地耦合到所述主體區(qū)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲器裝置，其中所述多個字線電容性地耦合到所述主體區(qū)的多個側(cè)部分。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲器裝置，其中所述多個字線中的每一者電容性地耦合到所述主體區(qū)的共同側(cè)上的不同部分。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲器裝置，其中所述多個字線中的所述每一者電容性地耦合到所述主體區(qū)的相對側(cè)部分。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲器裝置，其中所述多個字線包括第一字線及第二字線。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲器裝置，其中所述第一字線電容性地耦合到所述主體區(qū)的第一部分且所述第二字線電容性地耦合到所述主體區(qū)的第二部分。
14.根據(jù)權(quán)利要求I所述的半導(dǎo)體存儲器裝置，其中所述解耦電阻器具有導(dǎo)致穿過所述解耦電阻器的電流在表示邏輯低的電流與表示邏輯高的電流之間的電阻。
15.一種用于偏置半導(dǎo)體存儲器裝置的方法，其包括以下步驟 將多個電壓電位施加到布置成行及列的陣列的多個存儲器單元，其中將所述多個電壓電位施加到所述多個存儲器單元包括 經(jīng)由所述陣列的相應(yīng)源極線將第一電壓電位施加到第一區(qū)； 經(jīng)由所述陣列的相應(yīng)載流子注入線將第二電壓電位施加到第二區(qū)； 經(jīng)由所述陣列的電容性地耦合到主體區(qū)的至少一個相應(yīng)字線將第三電壓電位施加到所述主體區(qū)的第一部分 '及 經(jīng)由所述陣列的相應(yīng)位線及解耦電阻器將第四電壓電位施加到所述主體區(qū)的第二部分。
16.根據(jù)權(quán)利要求15所述的方法，其中所述相應(yīng)源極線耦合到電接地。
17.根據(jù)權(quán)利要求16所述的方法，其中施加到所述主體區(qū)的所述第二部分的所述第四電壓電位為恒定電壓電位。
18.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯低操作。
19.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括維持在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位以便執(zhí)行寫入邏輯低操作。
20.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。
21.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行讀取操作。
22.根據(jù)權(quán)利要求16所述的方法，其中所述解耦電阻器及所述相應(yīng)位線耦合到所述相應(yīng)載流子注入線。
23.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯低操作。
24.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包括維持在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位以便執(zhí)行寫入邏輯低操作。
25.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。
26.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行讀取操作。
27.根據(jù)權(quán)利要求16所述的方法，其中施加到所述第二區(qū)的所述第二電壓電位為恒定電壓電位。
28.根據(jù)權(quán)利要求27所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行寫入邏輯低操作。
29.根據(jù)權(quán)利要求27所述的方法，其進(jìn)一步包括維持在保持操作期間施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行寫入邏輯高操作。
30.根據(jù)權(quán)利要求27所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)位線的所述第三電壓電位以執(zhí)行寫入邏輯高操作。
31.根據(jù)權(quán)利要求27所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行讀取操作。
32.根據(jù)權(quán)利要求16所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位、施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行寫入邏輯低操作。
33.根據(jù)權(quán)利要求16所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。
34.根據(jù)權(quán)利要求16所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位及施加到所述至少一個相應(yīng)字線的所述第三電壓電位以便執(zhí)行寫入邏輯高操作。
35.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括增加在保持操作期間施加到所述相應(yīng)載流子注入線的所述第二電壓電位、施加到所述至少一個相應(yīng)字線的所述第三電壓電位及施加到所述相應(yīng)位線的所述第四電壓電位以便執(zhí)行讀取操作。
全文摘要
本發(fā)明揭示用于刷新半導(dǎo)體存儲器裝置的技術(shù)。在一個特定示范性實施例中，可將所述技術(shù)實現(xiàn)為包含布置成行及列的陣列的多個存儲器單元的半導(dǎo)體存儲器裝置。每一存儲器單元可包含耦合到源極線的第一區(qū)及耦合到載流子注入線的第二區(qū)。每一存儲器單元還可包含電容性地耦合到至少一個字線且安置于所述第一區(qū)與所述第二區(qū)之間的主體區(qū)及耦合到所述主體區(qū)的至少一部分的解耦電阻器。
文檔編號G11C8/14GK102884578SQ201180022693
公開日2013年1月16日 申請日期2011年5月3日 優(yōu)先權(quán)日2010年5月6日
發(fā)明者約格什·盧特拉 申請人:美光科技公司