專利名稱：非易失性靜態(tài)隨機(jī)存取存儲器存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種靜態(tài)隨機(jī)存取存儲器的存儲單元，特別是一種非易失性靜態(tài)隨機(jī)存取存儲器的存儲單元。
而在半導(dǎo)體的存儲器中通常使用一個由儲存單元(cell)所形成的數(shù)組，每一單元可儲存一位的數(shù)據(jù)。當(dāng)需要時可以隨意地將數(shù)據(jù)存放到每個儲存單元中或自其取出，所以這種存儲器又稱為隨機(jī)存取存儲器(RandomAccess Memory，RAM)，有別于只讀存儲器(Read Only Memory，ROM)。RAM的主要優(yōu)點(diǎn)在于矩陣中任一位的存取時間都相同，但其缺點(diǎn)是當(dāng)電源消失時，所有的數(shù)據(jù)都會遺失，這種情形被形容為易失性(volatile)，也就是說電源一關(guān)掉，存放在RAM中的數(shù)據(jù)就消失了。而存放在ROM中的數(shù)據(jù)可以一直保存，不因電源關(guān)閉而消失。所以ROM也被稱為非易失性存儲器(Nonvolatile Memory)。
因此，依據(jù)存儲器的儲存特性可分為易失性(volatile)及非易失性(nonvolatile)存儲器兩類，其最大的差別便在電源關(guān)閉后，非易失性存儲器的存儲數(shù)據(jù)仍能持續(xù)被保存。易失性存儲器以靜態(tài)隨機(jī)存取存儲器(SRAM)與動態(tài)隨機(jī)存取存儲(DRAM)為代表，非易失性存儲器有只讀存儲器(ROM)、可程序只讀存儲器(PROM)、可擦可編程只讀存儲器(EPROM)、電子可擦可編程只讀存儲器(EEPROM)、以及快閃存儲器(flash)，其中ROM只能寫入數(shù)據(jù)，不能修改，EPROM需用紫外線才能更改數(shù)據(jù)；EEPROM則利用電壓改數(shù)據(jù)。
但由于隨機(jī)存取存儲器其無法持續(xù)保持?jǐn)?shù)據(jù)的特性，現(xiàn)有技術(shù)遂提出一種非易失性靜態(tài)隨機(jī)存取存儲器(Non-volatile SRAM，nvSRAM)以解決RAM先天的限制，以拓展RAM的應(yīng)用。因?yàn)樵谝恍┱粕闲突蚩蓴y式的數(shù)字產(chǎn)品均是由電池來作為其電源來源，一旦當(dāng)電池?zé)o法持續(xù)供電或替帶電源無法立即替代的情形下，儲存在存儲器中的數(shù)據(jù)便會立即遺失。在這種情形下，使用nvSRAM即是一種合適的技術(shù)解決方案，包括有兩個部分，一為靜態(tài)隨機(jī)存取單元，一為具非易失特性的存儲單元，其中SRAM的部分是當(dāng)有電源供應(yīng)時，用來暫時存取數(shù)據(jù)，非易失特性存儲單元部分則用以在電源消失時儲存數(shù)據(jù)，并且在電源供應(yīng)恢復(fù)時，可以將數(shù)據(jù)回復(fù)到SRAM的部分中。
這種nvSRAM在研發(fā)上的一項重要因素是必須在電源完全消失前能夠快速完全的將數(shù)據(jù)儲存到非易失特性存儲單元中，因此現(xiàn)有技術(shù)有提出一種快速儲存能力的nvSRAM，如美國專利號6097329所提供的具有高速儲存能力的非易失性靜態(tài)隨機(jī)存取存儲器(Non-volatile Static Random AccessMemory with High Speed STORE Capability)，其是利用SRAM存儲單元以及一nv cell來組成一nvSRAM，并利用一控制器來作為除儲存數(shù)據(jù)時的控制器，以達(dá)到快速存取的目的。
因此現(xiàn)有技術(shù)中對于NVRAM已提出多種解決方案，本發(fā)明再提出一種的新式的非易失性靜態(tài)隨機(jī)存取存儲器存儲單元，其所運(yùn)用的晶體管數(shù)目較少，且存取的速度也比較快。
由于靜態(tài)6T晶體管存儲單元所構(gòu)成的存儲器芯片牽涉到最少的電路設(shè)計細(xì)節(jié)及制作過程知識，因此適合用來作為數(shù)據(jù)運(yùn)算環(huán)境較不復(fù)雜數(shù)字系統(tǒng)，例如行動電話或掌上型信息處理裝置中的存儲器。另一個原因是以CMOS技術(shù)的制作的靜態(tài)隨機(jī)存取存儲器在靜止時其消耗功率極低，適合應(yīng)用在以電池作為后備電源的非易失型存儲器中。
本發(fā)明的另一目的在于提供一種具有快速存取速度的非易失性隨機(jī)存取存儲器存儲單元，由于上述的靜態(tài)隨機(jī)存取存儲器存儲單元可為一儲存一個位(1bit)的存儲架構(gòu)，且上述之電擦除式可編程只讀存儲器存儲單元同樣的為一個位(1bit)的存儲架構(gòu)，因此，在電源消失前，隨機(jī)存取存儲器中每一位的數(shù)據(jù)可以立即儲存到對應(yīng)的電擦除式可編程只讀存儲器存儲單元中，亦即一位對應(yīng)一位(Bit By Bit)的非易失性存儲器的存儲架構(gòu)。
為達(dá)上述目的，本發(fā)明提供一種非易失性動態(tài)隨機(jī)存取存儲器存儲單元主要包括有一靜態(tài)隨機(jī)存取單元以及一非易失性存儲單元，其中靜態(tài)隨機(jī)存取單元用以在一運(yùn)算環(huán)境中接收一位的數(shù)據(jù)、保持該一位數(shù)據(jù)，并且傳送該一位數(shù)據(jù)至該運(yùn)算環(huán)境；而非易失性存儲單元與該靜態(tài)隨機(jī)存取存儲單元連接，用以在電源消失前，將靜態(tài)隨機(jī)存取單元中該一位數(shù)據(jù)儲存至非易失性存儲單元，并在電源消失后，將該一位數(shù)據(jù)保持在非易失性存儲單元中，待電源重新供應(yīng)后，回復(fù)該一位數(shù)據(jù)至該靜態(tài)隨機(jī)存取單元。
本發(fā)明提供一種非易失性靜態(tài)隨機(jī)存取存儲器存儲單元，其包括有一靜態(tài)隨機(jī)存取單元，包括有第一晶體管、第二電晶體、第三晶體管、第四晶體管、第五晶體管以及第六晶體管，其中該第一晶體管與該第三晶體管組成一反向器，該第二晶體管與該第四晶體管組成另一反向器，該第一晶體管與該第三晶體管的柵極與該第二晶體管、該第四晶體管及該第六晶體管的漏極相接，該第二晶體管與該第四晶體管的柵極與該第一晶體管、該第三晶體管及該第五晶體管的漏極相接，該第五晶體管與該第六電晶體的柵極連接有一字線；及一非易失性存儲單元，與該靜態(tài)隨機(jī)存取存儲單元連接，包括有第七晶體管與第八晶體管，其中該第七電晶體與該第八晶體管的柵極相接，該第七晶體管的漏極與該第一晶體管、該第三晶體管及該第五晶體管的漏極相接，該第八晶體管與該第二晶體管、第四晶體管及該第六晶體管的漏極相接；其中該靜態(tài)隨機(jī)存取單元用以進(jìn)行接收1位的數(shù)據(jù)、暫時保存該1位數(shù)據(jù)，并且傳送該1位元數(shù)據(jù)的正常操作，該非易失性存儲單元在電源消失前，儲存該靜態(tài)隨機(jī)存取單元中1位的數(shù)據(jù)(儲存操作)，在電源消失后，保持該1位數(shù)據(jù)(保存操作)，待電源重新供應(yīng)后，回復(fù)該一位數(shù)據(jù)至該靜態(tài)隨機(jī)存取單元中(回復(fù)操作)，并在回復(fù)操作完成后，將數(shù)據(jù)自該非易失性存儲單元中清除(清除操作)。
本發(fā)明提出一種新式的非易失性靜態(tài)存取存儲器存儲單元，使得在電源消失時，在靜態(tài)隨機(jī)存取存儲單元中的數(shù)據(jù)不致因電源消失而消失，且由于每一位的靜態(tài)隨機(jī)存取存儲器存儲單元都有一相對應(yīng)的一位存儲單元，使得不論在儲存或回復(fù)至靜態(tài)隨機(jī)存取存儲單元時，均為一位對應(yīng)一位元的方式來進(jìn)行，可以快速的儲存與讀取數(shù)據(jù)，有效降低功率的消耗。
有關(guān)本發(fā)明的特征與實(shí)際操作方式，茲配合圖標(biāo)作最佳實(shí)施例詳細(xì)說明如下
如

圖1所示，本發(fā)明所提供的nvSRAM的組成電路圖，包括有一借由位線(Bit Line)接收運(yùn)算環(huán)境中數(shù)據(jù)的SRAM cell 10，為一位數(shù)據(jù)的存儲架構(gòu)，其可暫時保持該一位的數(shù)據(jù)，并在稍后的時間中，依據(jù)中央處理器所要求的執(zhí)行指令，將數(shù)據(jù)傳送到外部運(yùn)算環(huán)境中。另外，nvSRAM亦包括有一nv cell 20，是用以在電源完全消失前儲存SRAM cell 10中的數(shù)據(jù)，并且在電源消失的時候，可將數(shù)據(jù)紀(jì)錄在nv cell 20中，待電源恢復(fù)供應(yīng)時，再將數(shù)據(jù)回復(fù)到SRAM cell 10中。
如圖所示，SRAM cell中包括有六個晶體管(第一晶體管Q1、第二晶體管Q2、第三晶體管Q3、第四晶體管Q4、第五晶體管Q5、第六晶體管Q6)，為一種六晶體管架構(gòu)的一位存儲單元，是將一對CMOS反向器(Inverter)連接成正反器(Flip Flop)，存儲節(jié)點(diǎn)N1、N2分別連接一對存取晶體管作為傳輸柵，分別為第五晶體管Q5、第六晶體管Q6，Q5、Q6的柵極連接字線(Word Line)，經(jīng)由Q1、Q2而和位線(Bit Line)之間進(jìn)行讀寫、寫入數(shù)據(jù)的傳送。其中Q3與Q4為P溝道金氧半晶體管(pMOS)，Q1與Q2為n溝道金氧半晶體管(nMOS)，Q1與Q3、Q2與Q4分別組成CMOS反向器。
Ql、Q3的柵極(Gate)與Q2、Q4的漏極(Drain)相接，Q2、Q4的的柵極與Q1、Q3的漏極相接，Q3、Q4的源極(Source)接到電源供應(yīng)Vcc，Q1與Q2的源極則接地。當(dāng)數(shù)據(jù)1儲存(latch)在SRAM cell 10中時，Q2為ON，Q1為OFF，節(jié)點(diǎn)N1電壓為Vcc，N2電壓為0。亦即，當(dāng)Q1為OFF而Q2為ON時，則相對應(yīng)代表數(shù)據(jù)1儲存在SRAM cell中。
第五晶體管Q5及第六晶體管Q6的柵極連接到字線，漏極(或源極)則分別連接到節(jié)點(diǎn)N1與N2，源極(或漏極)分別連接到字符線，Q5與Q6的作用如同開關(guān)，當(dāng)其狀態(tài)為ON的時候，數(shù)據(jù)可以借由字符線傳送出去，其ON與OFF的狀態(tài)是由字線上的訊號所決定。當(dāng)字線的電壓被拉高(高準(zhǔn)位)時，存取晶體管Q5、Q6就被打開。借由字線將一位的數(shù)據(jù)儲存起來，并借由字線將數(shù)據(jù)傳遞出去。
nv cell 20中包括有兩個分裂柵(split gate)型晶體管，分別為第七晶體管Q7及第八晶體管Q8，是為一種具有存儲功能的晶體管，是借由電子注入釋出的方式將數(shù)據(jù)存儲在柵極與基體間的浮柵(floating gate)。其中，Q7、Q8的控制柵極相接(Vcg)，其源極是接在一起(Vpp)，而Q7的漏極連接到節(jié)點(diǎn)N1，Q8的漏極連接到節(jié)點(diǎn)N2。
使用兩個晶體管Q7、Q8的理由是因?yàn)镾RAM cell 10中存儲的數(shù)據(jù)是儲存在N1與N2中，因此必須用兩個晶體管來Q7、Q8對應(yīng)N1與N2的狀態(tài)。
以下將整個存儲單元的操作方式作更進(jìn)一步的說明。本發(fā)明提及的非易失性靜態(tài)隨機(jī)存取存儲器存儲單元可以5伏特作為工作電源，也可以以3伏特作為工作電源。以下討論以工作電源3伏特為主。
我們從電源一開始激活來進(jìn)行討論。當(dāng)電源一開始供電的時候，控制芯片會促使nv cell 20儲存于其中的數(shù)據(jù)先回復(fù)至SRAM cell 10中。
此時的晶體管Q3與Q4的源極電壓Vcc＝1～2伏特，字線電壓Vwl＝0伏特，表示此時SRAM cell 10未被選取。nv cell 20中控制柵的電壓Vcg＝4～6伏特，源極電壓Vpp＝4～6伏特。在上述電壓操作范圍下，上一次電源消失后所儲存的數(shù)據(jù)會先從nv cell 20回復(fù)至SRAM cell 10中。
當(dāng)數(shù)據(jù)回復(fù)至SRAM cell 10中之后，接著進(jìn)行nv cell 20的初始化，亦即將nv cell 20中數(shù)據(jù)刪除，以作為下一次數(shù)據(jù)的儲存。
清除nv cell 20中的電子是利用在浮柵與源極間的高電壓差，達(dá)成電子以F-N隧道式穿透Oxide介電層移至源極，使得代表該數(shù)據(jù)的電子已不存在第七晶體管Q7與第八晶體管Q8中，Vcg＝-4～-6伏特，源極的電壓Vpp＝8～10伏特，而SRAM cell 10的Vcc＝2.5～3.5伏特，Vss＝0伏特，字線電壓Vwl＝0伏特。
兩個存儲單元10、20是為兩個獨(dú)立的存儲單元，操作時必須避免彼此的干擾。亦即，當(dāng)SRAM cell 10在進(jìn)行隨機(jī)存取讀寫操作時，nv cell 20存儲單元必須保持為關(guān)閉(OFF)的狀態(tài)，而當(dāng)nv cell 20在進(jìn)行儲存與將數(shù)據(jù)回復(fù)到SRAM存儲單元中時，SRAM cell必須為關(guān)閉(OFF)狀態(tài)。因此，當(dāng)SRAM要進(jìn)行一般的讀寫操作時，將控制柵的電壓Vcg＝0伏特，而源極電壓Vpp為浮接或接地(電壓為0伏特)。因分裂柵電壓Vcg＝0伏特，所以nv cell 20為關(guān)閉狀態(tài)，nv cell 20不會有電流經(jīng)過，故SRAM cell 10可以正常的操作。
當(dāng)電源檢測器感測到電源消失時，會立即的發(fā)出儲存的控制訊號，通知NVRAM立即將SRAM cell 10中的數(shù)據(jù)立即儲存。
從SRAM cell 10儲存到nv cell 20中可視為將數(shù)據(jù)自SRAM cell 10中讀出，并將數(shù)據(jù)寫入nv cell 20中，亦即對nv cell 10作寫入的操作。
當(dāng)要對nv cell 20進(jìn)行寫入操作時，nv cell 20控制柵的電壓Vcg＝8～10伏特，源極電壓Vpp＝4～6伏特，而SRAM cell 10的Vwl＝0伏特，Vcc＝2.5～3.5伏特，在給定此電壓的狀態(tài)下進(jìn)行寫入操作(Programming Operation)。
當(dāng)SRAM中儲存的數(shù)據(jù)是1時(N1是高電壓準(zhǔn)位、N2是0伏特)，節(jié)點(diǎn)N1電壓為Vcc＝2.5～3.5伏特，因此Vpp和VN1的電壓差大約在0.5伏特至2.5伏特，此電壓差不足以產(chǎn)生強(qiáng)烈的熱載子，所以Q7浮柵上也沒有電子存在，因此Q7仍舊在ERASE STATE(代表nv cell沒有寫數(shù)據(jù))，相對的Q8有足夠的Vpp和VN2電壓差4～6伏特，可使強(qiáng)熱載子產(chǎn)生，使得Q8的浮柵上有電子進(jìn)入，稱為PROGRAMIMG STATE(代表nv cell有寫數(shù)據(jù))。因此，Q7為ERASE STATE，Q8為PROGRAMIMG STATE，代表1的寫入。
當(dāng)SRAM中的data＝0時(N1是0伏特、N2是高電壓準(zhǔn)位)，節(jié)點(diǎn)N2電壓為為2.5伏特至3.5伏特，因此Vpp與VN2的電壓差大約在0.5伏特～2.5伏特，使得Q8為ERASE STATE，相對的Q7為PROGRMAING STATE，代表0的寫入。
如上所述，當(dāng)電源關(guān)閉時，數(shù)據(jù)已自SRAM cell 10寫入nv cell 20中，避免在SRAM中的數(shù)據(jù)因?yàn)殡娫吹南ФА?br> 自nv cell 20中將數(shù)據(jù)寫回SRAM cell 10中，視為從nv cell 20中讀取數(shù)據(jù)?；貜?fù)操作是在電源供應(yīng)重新恢復(fù)時才予以進(jìn)行，以下說明0與1數(shù)據(jù)回復(fù)至SRAM cell的操作過程。
此時，控制柵的電壓Vcg＝4～6伏特，源極的電壓Vpp＝4～6伏特，SRAMcell 10的Vwl＝0伏特，Vcc＝1～2伏特。此時，控制柵的電壓僅有4～6伏特，所以不會進(jìn)行寫入的操作。
當(dāng)nv cell 20儲存數(shù)據(jù)1時，第七晶體管Q7為ERASE STATE，第八晶體管Q8為PROGRAMMING STATE，由于Q7中無電子注入，因此成導(dǎo)通(ON)狀態(tài)，Q8有電子注入，為不導(dǎo)通(OFF)狀態(tài)，Q7有電流流出，Q8則無電流流出，相對使得節(jié)點(diǎn)N1充電至高電壓，N2為低電壓，代表數(shù)據(jù)1回復(fù)至SRAM cell 10中。
當(dāng)nv cell 20儲存數(shù)據(jù)0時，第七晶體管Q7為PROGRAMMING STATE，第八晶體管Q8為ERASE STATE，由于Q7中有電子注入，因此成導(dǎo)通(OFF)狀態(tài)，Q8無電子注入，為不導(dǎo)通(ON)狀態(tài)，Q7無電流流出，Q8則有電流流出，相對使得節(jié)點(diǎn)N1電壓為0伏特，N2充電至高電壓，代表數(shù)據(jù)0回復(fù)至SRAM cell 10中。
權(quán)利要求
1.一種非易失性靜態(tài)隨機(jī)存取存儲器存儲單元，其特征在于包括有一靜態(tài)隨機(jī)存取單元，用以進(jìn)行接收1位的數(shù)據(jù)、暫時保存該1位數(shù)據(jù)，并且傳送該1位數(shù)據(jù)的正常操作；及一非易失性存儲單元，與該靜態(tài)隨機(jī)存取存儲單元連接，用以在電源消失前，儲存該靜態(tài)隨機(jī)存取單元中1位的數(shù)據(jù)(儲存操作)，在電源消失后，保持該1位元數(shù)據(jù)(保存操作)，待電源重新供應(yīng)后，回復(fù)該一位元數(shù)據(jù)至該靜態(tài)隨機(jī)存取單元中(回復(fù)操作)，并在回復(fù)操作完成后，將數(shù)據(jù)自該非易失性存儲單元中清除(清除操作)。
2.如權(quán)利要求1所述的非易失性靜態(tài)隨機(jī)存取記憶體存儲單元，其特征在于該靜態(tài)隨機(jī)存取單元中更包含有一對反向器以及兩個N溝道金氧半場效晶體管，該的柵極各連接有一字線。
3.如權(quán)利要求1所述的非易失性靜態(tài)隨機(jī)存取記憶體存儲單元，其特征在于該非易失性存儲單元更包含有兩個分裂柵型晶體管。
4.如權(quán)利要求1所述的非易失性靜態(tài)隨機(jī)存取記憶體存儲單元，其特征在于該清除操作時，該分裂柵型晶體管的控制柵的電壓為小于0伏特的負(fù)電壓，該分裂柵型電晶體的源極電壓為大于5伏特的高電壓。
5.如權(quán)利要求1所述的非易失性靜態(tài)隨機(jī)存取記憶體存儲單元，其特征在于該靜態(tài)隨機(jī)存取單元正常操作時，該分裂柵型晶體管的控制柵的電壓為0伏特，該分裂柵型晶體管的源極為源極電壓為0伏特與浮接其中之一。
6.如權(quán)利要求1所述的非易失性靜態(tài)隨機(jī)存取記憶體存儲單元，其特征在于儲存操作時，該分裂柵型晶體管的控制柵的電壓大于該分裂柵型晶體管源極的電壓。
7.如權(quán)利要求1所述的非易失性靜態(tài)隨機(jī)存取記憶體存儲單元，其特征在于回復(fù)操作時，該分裂柵型晶體管的控制柵的電壓等于該分裂柵型晶體管的源極電壓。
8.如權(quán)利要求1所述的非易失性靜態(tài)隨機(jī)存取記憶體，其特征在于該回復(fù)操作、該清除操作及該儲存操作時，該靜態(tài)隨機(jī)存取單元的字線的電壓下拉至低準(zhǔn)位。
9.一種非易失性靜態(tài)隨機(jī)存取存儲器存儲單元，其特征在于包括有一靜態(tài)隨機(jī)存取單元，包括有第一晶體管、第二電晶體、第三晶體管、第四晶體管、第五晶體管以及第六晶體管，其中該第一晶體管與該第三晶體管組成一反向器，該第二晶體管與該第四晶體管組成另一反向器，該第一晶體管與該第三晶體管的柵極與該第二晶體管、該第四晶體管及該第六晶體管的漏極相接，該第二晶體管與該第四晶體管的柵極與該第一晶體管、該第三晶體管及該第五晶體管的漏極相接，該第五晶體管與該第六電晶體的柵極連接有一字線；及一非易失性存儲單元，與該靜態(tài)隨機(jī)存取存儲單元連接，包括有第七晶體管與第八晶體管，其中該第七電晶體與該第八晶體管的柵極相接，該第七晶體管的漏極與該第一晶體管、該第三晶體管及該第五晶體管的漏極相接，該第八晶體管與該第二晶體管、第四晶體管及該第六晶體管的漏極相接；其中該靜態(tài)隨機(jī)存取單元用以進(jìn)行接收1位的數(shù)據(jù)、暫時保存該1位數(shù)據(jù)，并且傳送該1位元數(shù)據(jù)的正常操作，該非易失性存儲單元在電源消失前，儲存該靜態(tài)隨機(jī)存取單元中1位的數(shù)據(jù)(儲存操作)，在電源消失后，保持該1位數(shù)據(jù)(保存操作)，待電源重新供應(yīng)后，回復(fù)該一位數(shù)據(jù)至該靜態(tài)隨機(jī)存取單元中(回復(fù)操作)，并在回復(fù)操作完成后，將數(shù)據(jù)自該非易失性存儲單元中清除(清除操作)。
10.如權(quán)利要求9所述的非易失性靜態(tài)隨機(jī)存取記憶體存儲單元，其特征在于該第七晶體管與該第八晶體管為分裂柵型晶體管。
全文摘要
本發(fā)明是有關(guān)于一種非易失性靜態(tài)隨機(jī)存取存儲器存儲單元，為一在電源消失后具有存儲功能的存儲單元，包括有一靜態(tài)隨機(jī)存取單元與一非易失性存儲單元，其具有靜態(tài)隨機(jī)存取存儲器的隨機(jī)存取的特性，同時在電源關(guān)閉后，亦可將數(shù)據(jù)存入非易失性存儲單元中，待電源供應(yīng)后，又能自動將非易失性存儲單元中的數(shù)據(jù)回復(fù)至靜態(tài)隨機(jī)存取單元中。
文檔編號G11C11/34GK1472816SQ02127328
公開日2004年2月4日 申請日期2002年7月31日 優(yōu)先權(quán)日2002年7月31日
發(fā)明者廖修漢, 楊鴻銘 申請人:連邦科技股份有限公司