專利名稱：存儲電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有糾錯功能的存儲電路，特別是對局部多位發(fā)生錯誤的多位錯誤具有很強(qiáng)的糾錯功能的存儲電路。
背景技術(shù)：
圖7是表示先有的具有糾錯功能的存儲電路(以下，簡單地稱為存儲電路)的結(jié)構(gòu)圖。圖中，11是存儲單元陣列，12是存儲單元，13是讀出放大器，14是ECC(Error Check and Correction)電路。在這種存儲電路中，對m(m是2以上的整數(shù))位的數(shù)據(jù)附加n位(n是1以上的整數(shù))位的奇偶位，對存儲單元陣列11進(jìn)行讀出/寫入動作，在發(fā)生1位或1位以上的錯誤位時，由ECC電路14間錯誤位的糾正。
下面，說明其動作。
圖7所示的存儲電路是m＝4、n＝3的例子，作為糾錯符號，使用BCH符號，對4位的數(shù)據(jù)3位的奇偶位，作為共計(jì)7位的數(shù)據(jù)，對存儲單元陣列11進(jìn)行讀出/寫入。現(xiàn)在，字線之一作為選擇字線而進(jìn)行讀出/寫入動作時，對7位的數(shù)據(jù)相鄰的7個存儲單元12進(jìn)行讀出/寫入(以下，在圖7中將該相鄰的7個存儲單元稱為存儲塊)。
以讀出動作為例時，分別從與選擇字線對應(yīng)的多個存儲塊中讀出7位的數(shù)據(jù)，通過讀出放大器13供給ECC電路14。即，7位的數(shù)據(jù)供給各ECC電路14。在各ECC電路14，有錯誤位時就根據(jù)奇偶位進(jìn)行數(shù)據(jù)的糾正，并將4位的數(shù)據(jù)作為讀出數(shù)據(jù)而輸出。
另一方面，在進(jìn)行數(shù)據(jù)寫入時，4位的寫入數(shù)據(jù)供給各ECC電路14，在各ECC電路14中，給寫入數(shù)據(jù)附加上3位的奇偶位，作為7位的寫入數(shù)據(jù)而輸出。并且，7位的寫入數(shù)據(jù)分別通過讀出放大器13寫入與選擇字線對應(yīng)的存儲塊。
圖8是表示SRAM的存儲塊的圖，存儲塊具有7個存儲單元12a～12g，存儲單元12a～12g分別用位線與讀出放大器13a～13g連接。并且，通過讀出放大器13a～13d對存儲單元12a～12d分別讀出/寫入數(shù)據(jù)位。此外，通過讀出放大器13e～13g對存儲單元12e～12g分別讀出/寫入奇偶位。
說明圖8所示的SRAM的讀出/寫入動作時，首先，從SRAM中讀出數(shù)據(jù)。這時，如前所述，7位的數(shù)據(jù)供給ECC電路，間檢測和糾錯。在7位數(shù)據(jù)中，有2位以上的位錯誤時，在糾正后數(shù)據(jù)位和糾正后奇偶位中包含錯誤，由ECC電路輸出2位錯誤檢測標(biāo)志。據(jù)此，系統(tǒng)進(jìn)行復(fù)位。
另一方面，在發(fā)生1位錯誤時，就不從ECC電路輸出2位錯誤檢測標(biāo)志，由ECC電路將數(shù)據(jù)位或奇偶位糾正后作為糾正后數(shù)據(jù)位或糾正后奇偶位。然后，使用糾正后數(shù)據(jù)位繼續(xù)進(jìn)行處理。并且，糾正后數(shù)據(jù)位和糾正后奇偶位(即糾正后7位數(shù)據(jù))寫入SRAM。此外，如果需要從SRAM中讀出數(shù)據(jù)，就再次處數(shù)據(jù)并進(jìn)行同樣的動作。
圖9是表示DRAM的存儲塊，存儲塊具有7個存儲單元121～127，存儲單元121～127分別用位線與讀出放大器131～137連接。并且，通過讀出放大器131～134對存儲單元121～124分別讀出/寫入數(shù)據(jù)位。此外，通過讀出放大器135～137分別對存儲單元125～127讀出/寫入奇偶位。
在圖9所示的DRAM中，和圖8所示的SRAM一樣，進(jìn)行檢測和糾錯。
然而，對于上述那樣的數(shù)據(jù)錯誤(位錯誤)，有時是局部發(fā)生的，這樣的數(shù)據(jù)錯誤稱為軟錯誤，例如，是由于從半導(dǎo)體材料本身釋放的α射線或自然界存在的中子線等突入半導(dǎo)體基板發(fā)生電子—空穴對而該電子被存儲單元的鎖存節(jié)點(diǎn)吸收或破壞存儲單元的數(shù)據(jù)而發(fā)生的。即，所謂軟錯誤，就是僅在α射線或中子線等突入的部分局部地數(shù)據(jù)被破壞的錯誤，根據(jù)錯誤的原因稱為α射線軟錯誤或中子線軟錯誤。
在這樣的軟錯誤中，有時由于1次α射線或中子線的突入就同時局部地發(fā)生多個位錯誤，這樣的錯誤稱為多位軟錯誤。
并且，近年來，與半導(dǎo)體集成電路的微細(xì)化相應(yīng)地在SRAM中存儲單元的存儲節(jié)點(diǎn)的積蓄電荷減少，例如，在0.18μm的集成電路中，減少到5f庫侖這樣的水平。因此，由于α射線或中子線而在半導(dǎo)體基板內(nèi)發(fā)生的電子，α線和中子線的每1粒子有20f庫侖～200f庫侖，結(jié)果，由于1粒子的突入而相鄰的多個存儲單元同時發(fā)生錯誤的可能性就越高。
在先有的存儲電路中，是從相鄰的(m+n)個存儲單元中讀出(m+n)位的數(shù)據(jù)，所以，如前所述，在局部地引起多個位錯誤同時發(fā)生的多位軟錯誤時，即由于多位軟錯誤而同時發(fā)生可以糾正的位數(shù)以上的位錯誤時，就存在不能糾正錯誤等問題。
例如，如前所述，在相鄰的7位數(shù)據(jù)中，由于多位軟錯誤而同時2位發(fā)生錯誤時，就不能糾正錯誤。

發(fā)明內(nèi)容
本發(fā)明就是為了解決上述這樣的問題而提案的，目的旨在提供即使引起局部地同時發(fā)生多個位錯誤的多位軟錯誤也可以進(jìn)行錯誤糾正的存儲存儲電路。
本發(fā)明的存儲電路是具有對包括排列了多個存儲單元的存儲單元陣列并給m(m是2以上的整數(shù))位的數(shù)據(jù)附加了n位(n是1以上的整數(shù))的奇偶位的(m+n)位數(shù)據(jù)進(jìn)行讀出/寫入動作時對各(m+n)位數(shù)據(jù)進(jìn)行錯誤糾正的錯誤糾正單元的存儲電路，其特征在于在存儲陣列中規(guī)定了由沿字線方向預(yù)先規(guī)定的各位數(shù)K(K是2以上的整數(shù))分割的存儲單位，將(m+n)位數(shù)據(jù)寫入存儲單元陣列時，位數(shù)據(jù)的各位的值以沿字線方向預(yù)先規(guī)定的位數(shù)K的間隔寫入各個存儲單位，錯誤糾正單元進(jìn)行各位的值已寫入各存儲單位的(m+n)位數(shù)據(jù)的錯誤糾正。
本發(fā)明的存儲電路的特征在于在存儲單元陣列中，具有在存儲單位中發(fā)生存儲單元不良時轉(zhuǎn)換為發(fā)生了該存儲單元不良的存儲單位的備用存儲單位，該備用存儲單位是由預(yù)先規(guī)定的位數(shù)K所分割的存儲單位。
本發(fā)明的存儲電路的特征在于設(shè)存儲單元的鎖存節(jié)點(diǎn)的電容為Cs(法拉)、存儲單元的工作電壓為Vcc(伏特)、由引起局部地同時發(fā)生多個位錯誤的多位軟錯誤的粒子而發(fā)生的電子—空穴對的電子的電荷為-Q(庫侖)時，預(yù)先規(guī)定的位數(shù)K滿足K＞Q/(Cs×Vcc)的關(guān)系。
本發(fā)明的存儲電路的特征在于存儲單元是SRAM單元或DRAM單元。
本發(fā)明的存儲電路的特征在于存儲單元是DRAM單元，設(shè)存儲單元的鎖存節(jié)點(diǎn)的電容為Cs(法拉)、存儲單元的工作電壓是Vcc(伏特)、DRAM單元極板以1/2×Vcc偏置而由引起局部地同時發(fā)生多個位錯誤的多位軟錯誤的粒子發(fā)生的電子—空穴對的電子的電荷為—Q(庫侖)時，預(yù)先規(guī)定的位數(shù)K滿足K＞Q/(Cs×Vcc/2)的關(guān)系。
附圖的簡單說明

圖1是表示本發(fā)明實(shí)施例1的存儲電路的結(jié)構(gòu)圖。
圖2是表示本發(fā)明實(shí)施例2的存儲電路的結(jié)構(gòu)圖。
圖3是表示本發(fā)明實(shí)施例2的存儲電路的其他例的結(jié)構(gòu)圖。
圖4是表示本發(fā)明實(shí)施例3的存儲電路中使用的存儲單元(SRAM單元)的一例的圖。
圖5是表示本發(fā)明實(shí)施例4的存儲電路中使用的存儲單元(DRAM單元)的一例的圖。
圖6是表示本發(fā)明實(shí)施例5的存儲電路中使用的存儲單元(DRAM單元)的一例的圖。
圖7是表示先有的存儲電路的結(jié)構(gòu)圖。
圖8是表示SRAM的一例的圖。
圖9是表示DRAM的一例的圖。
發(fā)明的
具體實(shí)施例方式
下面，說明本發(fā)明的實(shí)施例。
實(shí)施例1.
在圖1中，21是存儲單元陣列，22是存儲單元，23是讀出放大器，24a～24d是ECC電路(ECC電路24a～24d起錯誤糾正單元的功能)，對存儲單元陣列21進(jìn)行給m位的數(shù)據(jù)附加了n位的奇偶位的(m+n)位的數(shù)據(jù)讀出/寫入。存儲陣列21沿字線各分割為K(K是2以上的整數(shù))位，將沿該字線各分割為K位的1各單位稱為存儲單位，連續(xù)的(m+n)個存儲單位形成存儲塊。圖示的例子是K＝4、m＝4、n＝3的例子，1存儲單位各分割為4位，連續(xù)的7存儲單位稱為1存儲塊。
在圖1中，從圖中左側(cè)開始，給存儲單位賦予參照符號31～37，在各存儲單位31～37中，對沿該列方向(位線方向)的存儲單元群分別從圖中左側(cè)開始賦予參照符號22a～22d，分別稱為第1列～第2列。在圖示的例中，向存儲單位31～34寫入位數(shù)據(jù)，向存儲單位35～37寫入奇偶位。
存儲單位31～37的第1列22a通過讀出放大器23與ECC電路24a連接。另外，存儲單位31～37的第2列22b通過讀出放大器23與ECC電路24b連接。同樣，各存儲單位31～37的第3列22c和第4列22d通過讀出放大器23與ECC電路24c和24d連接。
下面，說明其動作。
圖中雖然未示出，但是，字線驅(qū)動器與字線連接，地址譯碼器與該字線驅(qū)動器連接，地址和時鐘輸入地址譯碼器。在進(jìn)行讀出/寫入動作時，在例如時鐘的前沿取入地址，與地址對應(yīng)的字線建立為選擇字線。并且，與選擇字線連接的存儲單元22通過位線對讀出放大器電路23與數(shù)據(jù)裝置(圖中未示出)連接，從ECC電路24a～24d輸入輸出數(shù)據(jù)。
現(xiàn)在，將字線中的1個選擇為選擇字線，將第1～第7的7位數(shù)據(jù)寫入沿該選擇字線的存儲單元(這些第1～第7的7位數(shù)據(jù)分別具有4位的數(shù)據(jù)和3位的奇偶位，第1～第4位是數(shù)據(jù)位，第5～第7位是奇偶位)。在寫入動作中，從ECC電路24a供給第1個7位數(shù)據(jù)，第1個7位數(shù)據(jù)的第1～第7位通過讀出放大器電路23分別寫入位于存儲單位31～37的第1列22a的存儲單元22(沿選擇字線的存儲單元22)。
另外，從ECC電路24b供給第2個7位數(shù)據(jù)，第2個7位數(shù)據(jù)的第1～第7位通過讀出放大器電路23分別寫入位于存儲單位31～37的第2列22b的存儲單元22。
同樣，從ECC電路24c供給第3個7位數(shù)據(jù)，第3個7位數(shù)據(jù)的第1～第7位通過讀出放大器電路23分別寫入位于存儲單位31～37的第3列22c的存儲單元22。此外，從ECC電路24d供給第4個7位數(shù)據(jù)，第4個7位數(shù)據(jù)的第1～第7位通過讀出放大器電路23分別寫入位于存儲單位31～37的第4列22d的存儲單元22。
如上所述，將第1～第4個7位數(shù)據(jù)寫入存儲塊時，例如第1個7位數(shù)據(jù)的第1～第7位分別寫入位于存儲單位31～37的第1列22a的存儲單元22，結(jié)果，第1～第7位就各相隔4位而寫入。同樣，對于第2～第4各7位數(shù)據(jù)，它們的第1～第7位也分別各相隔4位而寫入。
在該狀態(tài)，有時1粒子的α射線或中子突入存儲陣列21而引起局部地同時分多個位錯誤的多位軟錯誤。即，相鄰的多個存儲單元同時成為錯誤的。然而，在圖1所示的存儲電路中，各7位數(shù)據(jù)都是各位各相咯4位而寫入的，所以，在同一各7位數(shù)據(jù)中，多個位成為錯誤的情況是非常少的。即，如果同時成為錯誤的連續(xù)位數(shù)不到4位，在同一各7位數(shù)據(jù)中就不會出現(xiàn)多個位成為錯誤的。
結(jié)果，即使第1～第4各7位數(shù)據(jù)有位錯誤，錯誤位數(shù)也幾乎是1位，在讀出動作中，在ECC電路24a～24d中不會不能進(jìn)行錯誤檢測糾正。即，幾乎不會發(fā)生不能進(jìn)行錯誤糾正的多位軟錯誤。
實(shí)施例2.
在圖2中，對于和圖1相同的結(jié)構(gòu)要素標(biāo)以相同的符號。41是備用存儲單位(冗長存儲單位)，該備用存儲單位41的結(jié)構(gòu)與存儲單位31～37相同。即，備用存儲單位41沿字線具有4位的存儲單元22?，F(xiàn)在，在存儲單位36中發(fā)生存儲單元不良時(例如，制造引起的缺陷)。該存儲單位36由備用存儲單位41所置換。這時，備用存儲單位41的第1列22a～第4列22d分別供給ECC電路24a～24d。
用備用存儲單位41置換存儲單位36時，可以使用切換開關(guān)。例如，可以使用利用激光切割設(shè)定切換開關(guān)的激光修正方法，圖中雖然未示出，但是，選擇器切斷激光修正保險絲，選擇備用存儲單位41。這樣，就不使用存儲單位36，存儲單位36就由備用存儲單位41所置換(發(fā)生存儲單元不良時，用備用存儲器置換的方法通常是知道的)。
如圖2所示，發(fā)生存儲單元不良等時，用存儲單位進(jìn)行置換時，在置換之后，各7位數(shù)據(jù)也都是各位相咯4位而寫入的，所以，在同一各7位數(shù)據(jù)中，多個位成為錯誤的情況是非常少的。結(jié)果，幾乎不會發(fā)生不能進(jìn)行錯誤糾正的多位軟錯誤。
此外，在多個存儲單位中發(fā)生存儲單元不良時，就以存儲單位的整數(shù)倍進(jìn)行置換。例如，如圖3所示，在存儲單位35和36中發(fā)生存儲單元不良時，存儲單位35和36就由備用存儲單位41和42所置換。這時，備用存儲單位41和42的第1列～第4列22a～22d分別與ECC電路24a～24d連接。
實(shí)施例3.
圖4是表示SRAM的1存儲單元(SRAM單元)的一例的圖，T1和T2是晶體管，INT1和INT2是反相器。并且，由2級的反相器INT1和INT2構(gòu)成鎖存器。設(shè)鎖存節(jié)點(diǎn)的電容(包括寄生電容)為Cs、反相器INT1和INT2的電源電壓為Vcc時，積蓄電荷則為Cs×Vcc(庫侖)。
現(xiàn)在，設(shè)α射線或中子線等粒子突入半導(dǎo)體極板時發(fā)生的電子電荷為—Q(庫侖)時，滿足K＞Q/(Cs×Vcc)關(guān)系的K作為分割數(shù)使用。
上述分割數(shù)K表示粒子平行地突入字線時引起數(shù)據(jù)錯誤的錯誤位間距離(最差值)，如果使用如上所述那樣計(jì)算的分割數(shù)K，就局部不會發(fā)生多位軟錯誤。
實(shí)施例4.
圖5是表示DRAM的1存儲單元(DRAM單元)的一例的圖，T1是晶體管，Cs表示電容器，電容器Cs也包括寄生電容。設(shè)與位線連接的讀出放大器51的電源電壓為Vcc時，積蓄最大電容由Cs×Vcc(庫侖)給出。
現(xiàn)在，設(shè)α射線或中子線等粒子突入半導(dǎo)體極板時發(fā)生的電子的電荷為—Q(庫侖)時，就將滿足K＞Q/(Cs×Vcc)關(guān)系的K作為分割數(shù)使用。
圖5的分割數(shù)K也表示粒子平行地突入字線時引起數(shù)據(jù)錯誤的錯誤位間距離(最差值)，如果使用上述那樣計(jì)算的分割數(shù)K，就幾乎不會發(fā)生多位軟錯誤。
實(shí)施例5.
圖6是表示DRAM的1存儲單元(DRAM單元)的一例的圖，T1表示晶體管，Cs表示電容器，電容器Cs也包括寄生電容。與位線連接的讀出放大器(圖中未示出)的電源電壓是Vcc，DRAM存儲單元的單元極板電壓是Vcc/2時，積蓄最大電容由Cs×Vcc/2(庫侖)給出。
現(xiàn)在，設(shè)α射線或中子線等粒子突入半導(dǎo)體極板時發(fā)生的電子的電荷為—Q(庫侖)時，就將滿足K＞Q/(Cs×Vcc/2)關(guān)系的K作為分割數(shù)使用。
圖6的分割數(shù)K也表示粒子平行地突入字線時引起數(shù)據(jù)錯誤的錯誤位間距離(最差值)，如果使用上述那樣計(jì)算的分割數(shù)K，就幾乎不會發(fā)生多位軟錯誤。
如上所述，按照本發(fā)明，在存儲陣列中，規(guī)定了分割為沿字線方向預(yù)先規(guī)定的位數(shù)K(K是2以上的整數(shù))的存儲單位，將(m+n)位數(shù)據(jù)寫入存儲陣列時，以沿字線方向預(yù)先規(guī)定的位K的間隔將(m+n)位數(shù)據(jù)的各位的指寫入各個存儲單位，錯誤糾正單元進(jìn)行向各存儲單位寫入各位的值的(m+n)位數(shù)據(jù)的錯誤糾正，所以，即使發(fā)生局部地同時發(fā)生多個位錯誤的多位軟錯誤，在寫入(m+n)位數(shù)據(jù)中發(fā)生多個位錯誤的情況也是非常少的，結(jié)果，就不會發(fā)生不能進(jìn)行寫入(m+n)位數(shù)據(jù)的錯誤糾正的情況。
按照本發(fā)明，在存儲單元陣列中，具有在存儲單位中發(fā)生存儲單元不良時置換為發(fā)生該存儲單元不良的存儲單位的備用存儲單位，該備用存儲單位是由預(yù)先規(guī)定的位數(shù)K分割的存儲單位，所以，在進(jìn)行存儲單位的置換后，即使發(fā)生局部地同時發(fā)生多個位錯誤的多位軟錯誤時，寫入(m+n)位數(shù)據(jù)中發(fā)生多個位錯誤的情況也是非常少的，結(jié)果，就不會發(fā)生不能進(jìn)行寫入(m+n)位數(shù)據(jù)的錯誤糾正的情況。
按照本發(fā)明，存儲單元為SRAM單元或DRAM單元時，設(shè)存儲單元的鎖存節(jié)點(diǎn)的電容為Cs(法拉)、存儲單元的工作電壓為Vcc(伏特)、由引起局部地同時發(fā)生多個位錯誤的多位軟錯誤的粒子而發(fā)生的電子—空穴對的電子的電荷為—Q(庫侖)時，將上述位數(shù)K規(guī)定為滿足K＞Q/(Cs×Vcc)的關(guān)系，上述位數(shù)K表示粒子平行地突入字線時引起數(shù)據(jù)錯誤的錯誤位間距離(最差值)，所以，幾乎不會發(fā)生局部地同時發(fā)生多個位錯誤的多位軟錯誤。
按照本發(fā)明，存儲單元是DRAM單元時，設(shè)存儲單元的鎖存節(jié)點(diǎn)的電容為Cs(法拉)、存儲單元的工作電壓為Vcc(伏特)、將DRAM單元極板用1/2×Vcc偏置并由引起局部地同時發(fā)生多個位錯誤的多位軟錯誤的粒子而發(fā)生的電子—空穴對的電子的電荷為—Q(庫侖)時，將上述位數(shù)K規(guī)定為滿足K＞Q/(Cs×Vcc/2)的關(guān)系，上述位數(shù)K表示粒子平行地突入字線時引起數(shù)據(jù)錯誤的錯誤位間距離(最差值)，所以，幾乎不會發(fā)生局部地同時發(fā)生多個位錯誤的多位軟錯誤。
權(quán)利要求
1.一種具有對包括排列了多個存儲單元的存儲單元陣列并給m(m是2以上的整數(shù))位的數(shù)據(jù)附加了n位(n是1以上的整數(shù))的奇偶位的(m+n)位數(shù)據(jù)進(jìn)行讀出/寫入動作時對各(m+n)位數(shù)據(jù)進(jìn)行錯誤糾正的錯誤糾正單元的存儲電路，其特征在于在存儲陣列中規(guī)定了由沿字線方向預(yù)先規(guī)定的各位數(shù)K(K是2以上的整數(shù))分割的存儲單位，將(m+n)位數(shù)據(jù)寫入存儲單元陣列時，位數(shù)據(jù)的各位的值以沿字線方向預(yù)先規(guī)定的位數(shù)K的間隔寫入各個存儲單位，錯誤糾正單元進(jìn)行各位的值已寫入各存儲單位的(m+n)位數(shù)據(jù)的錯誤糾正。
2.按權(quán)利要求1所述的存儲電路，其特征在于在存儲單元陣列中，具有在存儲單位中發(fā)生存儲單元不良時轉(zhuǎn)換為發(fā)生了該存儲單元不良的存儲單位的備用存儲單位，該備用存儲單位是由預(yù)先規(guī)定的位數(shù)K所分割的存儲單位。
3.按權(quán)利要求1或權(quán)利要求2所述的存儲電路，其特征在于設(shè)存儲單元的鎖存節(jié)點(diǎn)的電容為Cs(法拉)、存儲單元的工作電壓為Vcc(伏特)、由引起局部地同時發(fā)生多個位錯誤的多位軟錯誤的粒子而發(fā)生的電子—空穴對的電子的電荷為—Q(庫侖)時，預(yù)先規(guī)定的位數(shù)K滿足K＞Q/(Cs×Vcc)的關(guān)系。
4.按權(quán)利要求3所述的存儲電路，其特征在于存儲單元是SRAM單元或DRAM單元。
5.按權(quán)利要求1或權(quán)利要求2所述的存儲電路，其特征在于存儲單元是DRAM單元，設(shè)存儲單元的鎖存節(jié)點(diǎn)的電容為Cs(法拉)、存儲單元的工作電壓是Vcc(伏特)、DRAM單元極板以1/2×Vcc偏置而由引起局部地同時發(fā)生多個位錯誤的多位軟錯誤的粒子發(fā)生的電子—空穴對的電子的電荷為—Q(庫侖)時，預(yù)先規(guī)定的位數(shù)K滿足K＞Q/(Cs×Vcc/2)的關(guān)系。
全文摘要
在存儲電路中，即使發(fā)生局部地同時發(fā)生多個位錯誤的多位軟錯誤也可以進(jìn)行錯誤糾正。在向存儲單元陣列21進(jìn)行給例如4位的數(shù)據(jù)附加了3位的奇偶位后的7位數(shù)據(jù)的讀出/寫入動作時，對各7位數(shù)據(jù)進(jìn)行錯誤糾正。在存儲陣列21中，沿字線方向規(guī)定了例如分割為各4位的存儲單位31～37，將7位數(shù)據(jù)向存儲單元陣列21寫入時，在字線方向7位數(shù)據(jù)中相互不同的1位作為寫入位數(shù)據(jù)寫入各個存儲單位31～37，在7位數(shù)據(jù)中，寫入位數(shù)據(jù)具有7位的間隔。錯誤糾正電路24a～24d分別以7位數(shù)據(jù)為單位進(jìn)行7位數(shù)據(jù)的錯誤糾正。
文檔編號G11C29/00GK1404065SQ02127279
公開日2003年3月19日 申請日期2002年7月31日 優(yōu)先權(quán)日2001年8月31日
發(fā)明者畠中真, 新居浩二, 萬行厚雄, 藤野毅 申請人:三菱電機(jī)株式會社