專利名稱：信號處理電路和解調(diào)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種信號處理電路和解調(diào)電路，且特別是有關(guān)于一種可以對相移鍵控(PSK)調(diào)制后的搖擺信號實施二值化處理、并且從所獲得的輸入信號中去除噪聲成分的信號處理電路，以及對該搖擺信號實施解調(diào)制處理用的解調(diào)電路。
因為光盤上的搖擺根據(jù)以數(shù)字數(shù)據(jù)所繪示出顯示光盤位置的地址信息等而形成為正弦波形式，所以由光學(xué)掃描頭抽取出的搖擺信號亦為正弦波形信號。因此，為了得到根據(jù)搖擺信號所表示光盤位置用的地址信息等，就需要將該正弦波形搖擺信號正確地變換為數(shù)字數(shù)據(jù)。
圖8為繪示在公知技術(shù)中將正弦波信號變換為數(shù)字信號用的一種信號處理電路100的方塊結(jié)構(gòu)示意圖。圖9為繪示圖8的信號處理電路100用的時間曲線圖。如圖8所示，信號處理電路100具有雙邊緣檢測電路102。如圖9(A)所示，使用光學(xué)掃描頭抽取出的正弦波形搖擺信號會供給至雙邊緣檢測電路102中。雙邊緣檢測電路102先將作為搖擺信號所供給的正弦波信號與零電位實施比較。然后，如圖9(B)所示，在正弦波信號的電位高于零電位的情況下，給出高電位信號；另一方面在正弦波信號的電位低于零電位的情況下，給出低電位信號，而生成出二值化信號，進而生成出如圖9(C)所示的、由該二值信號的上升邊緣和下降邊緣構(gòu)成的脈沖狀雙邊緣信號。
雙邊緣檢測電路102連接計數(shù)處理電路104、閂鎖電路106與數(shù)字低通濾波器(LPF)108。由雙邊緣檢測電路102生成出的雙邊緣信號供給至計數(shù)處理電路104、閂鎖電路106和數(shù)字低通濾波器(LPF)108中?；鶞蕰r鐘脈沖信號也供給至計數(shù)處理電路104處。計數(shù)處理電路104如圖9(D)所示，可以對基準時鐘脈沖信號的數(shù)目實施計數(shù)，并且在供給雙邊緣檢測電路102的雙邊緣信號的情況下，對基準時鐘脈沖信號的計數(shù)值實施歸零處理。
計數(shù)處理電路104與閂鎖電路106相連接。從計數(shù)處理電路104輸出的計數(shù)值會供給至閂鎖電路106。閂鎖電路106在雙邊緣檢測電路102供給有雙邊緣信號時，對計數(shù)值實施閂鎖處理。而且，閂鎖電路106連接數(shù)字低通濾波器(LPF)108。由閂鎖電路106輸出的計數(shù)值即供給至數(shù)字低通濾波器(LPF)108中。數(shù)字低通濾波器(LPF)108在雙邊緣檢測電路102供給有雙邊緣信號時，對由閂鎖電路106給出的計數(shù)值實施如數(shù)字化處理一般的低通濾波處理，以去除其中的噪聲成分。對數(shù)字位低通濾波器(LPF)108處理后的信號實施解調(diào)制處理，進而抽取出由搖擺信號變換出的地址信息等。


圖10為繪示由光盤裝置所抽取出并造成光盤上的搖擺產(chǎn)生的正弦波形搖擺信號隨時間變化的曲線示意圖。而且，圖11為繪示對于形成在光盤上的搖擺按照光盤地址信息等實施相移鍵控(PSK)調(diào)制的情況下，由光盤裝置抽取出的搖擺信號隨時間變化的曲線示意圖。
因為，通常起因于光盤上所形成的搖擺的正弦波形搖擺信號上會重疊有噪聲成分，所以搖擺信號在如圖10所示的零電位附近會若干次交叉渡過零電位。而且，在對搖擺實施相移鍵控(PSK)調(diào)制的情況下，根據(jù)搖擺所產(chǎn)生的搖擺信號會如圖11所示，在出現(xiàn)相位反轉(zhuǎn)時，即使在應(yīng)該保持在零電位以下狀態(tài)的情況下也可能會超過零電位，相反的，在應(yīng)該保持在零電位以上狀態(tài)的情況下也可能會低于零電位。
在公知技術(shù)中，此種信號處理電路100是通過以搖擺信號與零電位實施比較的方式而實現(xiàn)二值化處理，進而依據(jù)其上升邊緣數(shù)目和下降邊緣數(shù)目，而從搖擺信號中抽出所變換的地址信息等，然而這種邊緣數(shù)目會受到噪聲成分的影響。因此，如果采用這種公知技術(shù)，是難以根據(jù)搖擺信而正確的檢測出地址信息等。

發(fā)明內(nèi)容
有鑒于上述的問題點，本發(fā)明的目的就是提供一種能夠在對二值輸入信號處于高電位/低電位的期間，能夠?qū)υ肼暢煞謱嵤┤コ?，以進行正確檢測的信號處理電路，以及一種可以高精度地對實施相位調(diào)制后的調(diào)制信號實施解調(diào)制處理的解調(diào)電路。
為了能夠?qū)崿F(xiàn)上述目的，本發(fā)明提供了一種信號處理電路，其可以對二值輸入信號中的噪聲成分實施去除處理的信號處理電路，這種信號處理電路具備有在上述輸入信號的極性反轉(zhuǎn)之后的預(yù)定時間內(nèi)，對上述輸入信號處于高電位狀態(tài)和/或低電位狀態(tài)的累計時間實施計數(shù)處理的累計時間計數(shù)處理裝置；對應(yīng)從上述述累計時間計數(shù)處理電路所計數(shù)出的上述累計時間，而輸出高電位信號和/或低電位信號用的信號輸出裝置。
在上述的發(fā)明中，通過在二值輸入信號極性反轉(zhuǎn)之后的預(yù)定時間內(nèi)，對處于高電位狀態(tài)和/或低電位狀態(tài)的累計時間實施計數(shù)處理。然后，可以根據(jù)此累計時間而以高電位信號和/或低電位信號作為輸出信號。如果在輸入信號處于高電位狀態(tài)和/或低電位狀態(tài)的累計時間超過一定長度的情況下，對高電位信號和/或低電位信號實施輸出的話，便可以除去在由低電位狀態(tài)變化為高電位狀態(tài)時或由高電位狀態(tài)變化為低電位狀態(tài)時的噪聲成分。而且，當將累計時間的計數(shù)值限制在輸入信號極性反轉(zhuǎn)之后的預(yù)定時間里時，還可以對諸如相位反轉(zhuǎn)過程中的噪聲成分實施去除處理。因此，就本發(fā)明而言，通過在二值輸入信號的高電位狀態(tài)和/或低電位狀態(tài)的期間除去噪聲成分，而可以實施正確檢測。
在此情況下，本發(fā)明還提供了第二種信號處理電路，這種信號處理電路是以上述的信號處理電路而言，上述累計時間計數(shù)處理電路可以更具有輸出上述輸入信號相對應(yīng)的預(yù)定時鐘脈沖信號用的累計用門電路部；對由上述累計用門電路部所輸出的預(yù)定時鐘脈沖信號實施計數(shù)處理的累計用計數(shù)處理器；以及在上述輸入信號的極性反轉(zhuǎn)之后經(jīng)過預(yù)定時間的情況下，對上述累計用計數(shù)處理器的計數(shù)值實施歸零處理的累計用歸零處理器；而且上述信號輸出裝置對應(yīng)上述累計用計數(shù)處理器的計數(shù)值，而輸出高電位信號和/或低電位信號。
而且，本發(fā)明還提供了第三種信號處理電路，這種信號處理電路是針對第二種信號處理電路而言，上述累計用歸零處理電路具備有在上述輸入信號的極性反轉(zhuǎn)時設(shè)置高電位狀態(tài)的保持部、對應(yīng)上述保持部的狀態(tài)，而輸出預(yù)定時鐘脈沖信號的歸零用門電路部、以及對由上述歸零用門電路部給出的預(yù)定時鐘脈沖信號實施計數(shù)處理，并且對應(yīng)上述計數(shù)值而對上述累計用計數(shù)處理電路的計數(shù)值實施歸零處理的歸零用計數(shù)處理器。
而且，本發(fā)明還提供了一種第四種信號處理電路，這種信號處理電路是在針對第三種信號處理電路而言，上述歸零用計數(shù)處理器更對應(yīng)上述計數(shù)值，對所述保持電路的高電位狀態(tài)實施復(fù)位設(shè)置并且對自身的計數(shù)值實施歸零處理。
而且，本發(fā)明還提供了第五信號處理電路，這種信號處理電路是針對第二種信號處理電路而言，上述累計用門電路部更具備有僅在上述輸入信號處于高電位狀態(tài)時輸出預(yù)定基準時鐘脈沖信號的第一累計用門電路部與僅在上述輸入信號輸出處于低電位狀態(tài)時輸出預(yù)定基準時鐘脈沖信號的第二累計用門電路部。上述累計用計數(shù)處理器更具備有對從上述第一累計用門電路部輸出的預(yù)定時鐘脈沖信號實施計數(shù)處理的第一累計用計數(shù)處理器與對從上述第二累計用門電路部輸出的預(yù)定時鐘脈沖信號實施計數(shù)處理的第二累計用計數(shù)處理器。上述累計用歸零處理器更具備有當上述輸入信號在處于上升狀態(tài)經(jīng)過預(yù)定時間的情況下，對上述第一累計用計數(shù)處理器的計數(shù)值實施歸零處理的第一累計用歸零處理器；以及當上述輸入信號處于下降狀態(tài)經(jīng)過預(yù)定時間的情況下，對上述第二累計用計數(shù)處理器的計數(shù)值實施歸零處理的第二累計用歸零處理器。
而且，本發(fā)明還提供了第六種信號處理電路，這種信號處理電路是針對第五信號處理電路而言，上述第一累計用歸零處理器具備有當上述輸入信號上升時設(shè)置高電位狀態(tài)用的第一保持部、對應(yīng)上述第一保持部的狀態(tài)而輸出預(yù)定時鐘脈沖信號的第一歸零用門電路部、對從上述第一歸零用門電路部所輸出的預(yù)定時鐘脈沖信號實施計數(shù)處理，并且對應(yīng)上述計數(shù)值而對上述第一累計用計數(shù)處理器的計數(shù)值實施歸零處理的第一歸零用計數(shù)處理器。上述第二累計用歸零處理器具備有對應(yīng)上述輸入信號下降時設(shè)置高電位狀態(tài)用的第二保持部、對應(yīng)上述第二保持部的狀態(tài)而輸出預(yù)定時鐘脈沖信號的第二歸零用門電路部、對從上述第二零用門電路部所輸出的預(yù)定時鐘脈沖信號實施計數(shù)處理，并且對應(yīng)上述計數(shù)值而對上述第二累計用計數(shù)處理器的計數(shù)值實施歸零處理的第二歸零用計數(shù)處理電路。
而且，本發(fā)明還提供了第七種信號處理電路，這種信號處理電路針對第六種信號處理電路而言，上述第一歸零用計數(shù)處理器對應(yīng)上述計數(shù)值，而對上述第一保持部的高電位狀態(tài)實施復(fù)位設(shè)置并且對自身的計數(shù)值實施歸零處理；而且上述第二歸零用計數(shù)處理器對應(yīng)上述計數(shù)值，而對上述第二保持部的高電位狀態(tài)實施復(fù)位設(shè)置并且對自身的計數(shù)值實施歸零處理。
而且，為了能夠?qū)崿F(xiàn)上述目的，本發(fā)明還提供了一種對實施相位調(diào)制后的調(diào)制信號實施解調(diào)制處理的解調(diào)電路，這種解調(diào)電路可以具備有取預(yù)定基準電位作為閾值對上述調(diào)制信號實施二值化處理用的二值化處理電路；在通過上述二值化處理電路而經(jīng)二值化的信號的極性反轉(zhuǎn)之后的預(yù)定時間內(nèi)，對該信號的高電位狀態(tài)和/或低電位狀態(tài)的累計時間實施計數(shù)處理用的累計時間計數(shù)處理裝置；對應(yīng)通過上述累計時間計數(shù)處理裝置所計數(shù)出的上述累計時間，而生成出高電位信號和/或低電位信號用的信號生成裝置；對應(yīng)通過上述信號生成裝置所輸出的信號脈沖寬度，對輸出信號的極性實施反轉(zhuǎn)的極性反轉(zhuǎn)裝置。
在上述的解調(diào)電路中，可以對實施相位調(diào)制后的調(diào)制信號實施二值化處理，并且在此信號極性反轉(zhuǎn)之后的預(yù)定時間內(nèi)，對信號處于高電位狀態(tài)和/或低電位狀態(tài)的累計時間實施計數(shù)處理。然后，對應(yīng)根據(jù)其累計時間所生成出的高電位信號和/或低電位信號的脈沖寬度，使輸出信號的極性反轉(zhuǎn)。如果在二值化信號處于高電位狀態(tài)和/或低電位狀態(tài)的累計時間超過一定長度的情況下，生成出高電位信號和/或低電位信號，便可以除去從低電位狀態(tài)變化為高電位狀態(tài)時或從高電位狀態(tài)變化為低電位狀態(tài)時的噪聲成分。而且，如果將累計時間的計數(shù)值限制在信號極性反轉(zhuǎn)之后的預(yù)定時間里時，還可以在相位反轉(zhuǎn)時除去噪聲成分。因此，就本發(fā)明而言，可以通過對經(jīng)相位調(diào)制后的調(diào)制信號除去噪聲成分，而實施高精度的解調(diào)制處理。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明。
圖2為繪示在本實施例的光盤裝置上安裝光盤的結(jié)構(gòu)示意圖。
圖3為繪示本實施例的光盤裝置中的搖擺信號處理電路用的方塊結(jié)構(gòu)示意圖。
圖4為繪示在本實施例的搖擺信號處理電路的相移鍵控(PSK)調(diào)制電路中所實施的控制流程示意圖。
圖5為繪示本實施例中的搖擺信號處理電路中噪聲成分去除器的方塊結(jié)構(gòu)示意圖。
圖6為繪示圖5所示的噪聲成分去除器的動作波形示意圖。
圖7為說明本實施例中的搖擺信號處理電路從相移鍵控(PSK)調(diào)制后的搖擺信號中取得數(shù)字解調(diào)制信號的方法示意圖。
圖8為繪示公知從正弦波信號變換為數(shù)字信號的一種信號處理電路的方塊結(jié)構(gòu)示意圖。
圖9為繪示圖8所示的信號處理電路的時間曲線示意圖。
圖10為繪示由光盤裝置抽取出的、由光盤上的搖擺產(chǎn)生的正弦波形搖擺信號隨時間變化的曲線示意圖。
圖11為繪示光盤上所形成的搖擺在相移鍵控(PSK)調(diào)制的情況下，由光盤裝置所抽取出的搖擺信號隨時間變化的曲線示意圖。圖式的標示說明10光盤裝置 12DVD-R/RW光盤14凹紋(信息軌道)16搖擺20主軸電動機22主軸電動機伺服電路24光學(xué)系統(tǒng) 24a光學(xué)掃描頭26螺線電動機28傳送伺服電路30焦點/尋軌伺服電路 32RF放大器34CD編碼/譯碼電路 36搖擺信號處理器40CD-ROM編碼/譯碼電路42、48RAM 44接口/緩沖控制器46主計算機 50CPU54脈沖信號生成器56噪聲成分去除器58PSK解調(diào)電路62、72、76、86(AND)與門電路64高門電路電位信號計數(shù)處理器
66、68、82(RS)復(fù)位/置位型正反器74、88計數(shù)處理器80低門電路電位信號計數(shù)處理器100信號處理電路 102雙邊緣檢測電路104計數(shù)處理電路 106閂鎖電路108數(shù)字低通濾波器(LPF)200、202、204、206、208步驟在本實施例中，光盤裝置10例如是是一種DVD-R/RW光盤等用的驅(qū)動裝置，當安裝有諸如DVD-R/RW光盤(下面簡稱為光盤)12等時，光盤裝置10可以對光盤12實施信息的記錄/再生。如圖2所示，安裝在光盤裝置10上的光盤12具備有作為實施信號記錄/再生用的信息軌道的凹紋14。凹紋14按照預(yù)定的周期盤延設(shè)置在光盤12上的徑向方向上。換句話說，在光盤12上形成有呈正弦波形式的搖擺16。呈正弦波形式的搖擺16具有對應(yīng)顯示光盤12上信息軌道位置的絕對地址信息的相位反轉(zhuǎn)部位。
如圖1所示，光盤裝置10還配置有主軸電動機20。主軸電動機20用于使安裝在光盤裝置10上的光盤12轉(zhuǎn)動。主軸電動機20與主軸伺服電路22相連接。主軸伺服電路22可以向主軸電動機20發(fā)出使光盤12按預(yù)定轉(zhuǎn)動速度轉(zhuǎn)動的驅(qū)動指令。
光盤裝置10設(shè)置有光學(xué)系統(tǒng)24。該光學(xué)系統(tǒng)24具有光學(xué)掃描頭24a，此光學(xué)掃描頭24a設(shè)置于與安裝在光盤裝置10上的光盤12表面相對的位置上。光學(xué)掃描頭24a可以通過將激光光束照射在光盤12上，將信息記錄在光盤12中，并且可以通過接收來自光盤12的反射光，輸出與記錄在光盤12上的信息相對應(yīng)的再生信號。
光盤裝置10配置有螺線電動機26。螺線電動機26可以使構(gòu)成光學(xué)系統(tǒng)24用的底座沿著光盤12的徑向方向移動。螺線電動機26與傳送伺服電路28相連接。傳送伺服電路28可以對螺線電動機26發(fā)出使光學(xué)系統(tǒng)24用的底座移動至預(yù)定徑向位置處的驅(qū)動指令。
光學(xué)系統(tǒng)24配置有對光學(xué)系統(tǒng)24實施焦點/尋軌控制用的焦點·尋軌執(zhí)行器件(圖中未示出)。焦點·尋軌執(zhí)行器件與焦點/尋軌伺服電路30相連接。伺服電路30可以按照預(yù)定的規(guī)則，對該執(zhí)行器件發(fā)出使光學(xué)系統(tǒng)24實施焦點/尋軌的驅(qū)動指令。如此，通過對螺線電動機26和焦點/尋軌執(zhí)行器件實施驅(qū)動的方式，便可以對光學(xué)系統(tǒng)24照射至光盤12上的激光光束照射位置實施控制。
光學(xué)系統(tǒng)24與射頻(RF)放大器32相連接。由光學(xué)掃描頭24a所輸出的對應(yīng)記錄在光盤12上的信息的再生信號，供給至射頻(RF)放大器32。射頻(RF)放大器32增幅再生信號。射頻(RF)放大器32與編碼/譯碼電路34相連接。以射頻(RF)放大器32增幅后的再生信號中的主信號被供給至編碼/譯碼電路34中。編碼/譯碼電路34從來自射頻(RF)放大器32所供給的信號中，抽取出各種伺服信號，并將這些信號輸出至各伺服電路中。
光學(xué)系統(tǒng)24與搖擺信號處理電路36相連接。從光學(xué)掃描頭24a輸出的再生信號，包含有由形成在光盤12上的搖擺16產(chǎn)生的正弦波形信號(下面將這種信號簡稱為搖擺信號)。為了對搖擺16的相位實施反轉(zhuǎn)，需要對來自光學(xué)掃描頭24a的搖擺信號實施相移鍵控(PSK)調(diào)制處理。搖擺信號處理電路36可以從光學(xué)掃描頭24a輸出的再生信號中，抽出呈正弦波形的搖擺信號，進而按照如后所詳細描述的方式對這些信號實施處理。搖擺信號處理電路36與如上所述的編碼/譯碼電路34相連接。編碼/譯碼電路34可以從來自搖擺信號處理電路36所供給的信號中，抽取出表示光盤12上軌道位置用的地址信息。
編碼/譯碼電路34與編碼/譯碼電路40相連接。編碼/譯碼電路40可以對安裝在光盤裝置10上的光盤12所固有的糾錯編碼(ECCErrorCorrecting Code)，實施編碼/譯碼、信息標題位置檢測等的處理。編碼/譯碼電路40還具有隨機存取內(nèi)存(RAM)42。隨機存取內(nèi)存(RAM)42作為在編碼/譯碼電路40實施處理作業(yè)用的儲存區(qū)域。
編碼/譯碼電路40與接口/緩沖控制器44相連接。接口/緩沖控制器44與主計算機46相連接，以進行與主計算機46之間數(shù)據(jù)的接收、發(fā)送以及數(shù)據(jù)緩沖等的控制。在接口/緩沖控制器44設(shè)置有隨機存取內(nèi)存(RAM)48。隨機存取內(nèi)存(RAM)48作為接口/緩沖控制器44實施處理作業(yè)用的儲存區(qū)域。
編碼/譯碼電路34、40和接口/緩沖控制器44與中央處理器(CPU)50相連接。中央處理器(CPU)50可以依據(jù)主計算機46給出的指令，對整個光盤裝置10實施控制。具體的言，就是可以對如上述的主軸電動機伺服電路22、傳送伺服電路28和焦點/尋軌伺服電路30實施控制，并且可以對光學(xué)系統(tǒng)24中的激光光束實施控制。在圖1中，為了說明方便并沒有繪制出記錄系統(tǒng)。
圖3為繪示本實施例的光盤裝置10中的搖擺信號處理電路36的方塊結(jié)構(gòu)示意圖。搖擺信號處理電路36具有脈沖信號生成器54。從光學(xué)系統(tǒng)24中的光學(xué)掃描頭24a再生出的搖擺信號會供給至脈沖信號生成54處。脈沖信號生成器54先將搖擺信號作為所供給的正弦波形相移鍵控(PSK)調(diào)制信號與零電位實施比較。然后，對于相移鍵控(PSK)調(diào)制信號的電位高于“0”的情況下，輸出高電位信號；另一方面，對于相移鍵控(PSK)調(diào)制信號的電位低于“0”的情況下，輸出低電位信號，從而以二值變換處理將搖擺信號變換為數(shù)字數(shù)據(jù)而生成脈沖信號。以下，這種脈沖信號即稱為二值化搖擺信號。
脈沖信號生成器54上的輸出端子和噪聲成分去除器56相連接。由脈沖信號生成器54所生成的二值化搖擺信號供給至噪聲成分去除器56中。從中央處理器(CPU)50輸出的具有預(yù)定時間間隔的基準時鐘脈沖信號也供給至噪聲成分去除器56。這種噪聲成分去除器56具有如下述的可除去所供給的二值化搖擺信號中的噪聲成分的功能。噪聲成分去除器56的輸出端子與相移鍵控(PSK)解調(diào)電路58相連接。由中央處理器(CPU)50給出的基準時鐘脈沖信號也供給至相移鍵控(PSK)解調(diào)電路58。相移鍵控(PSK)解調(diào)電路58對從噪聲成分去除器56所供給的數(shù)字式相移鍵控(PSK)調(diào)制信號實施解調(diào)制處理，并且將該解調(diào)制信號作為搖擺信號處理電路36的輸出信號而輸出至編碼/譯碼電路34處。
圖4為繪示本實施例的搖擺信號處理電路36中的相移鍵控(PSK)解調(diào)電路58進行控制程序的流程示意圖。當如圖4所示的程序開始運行時，首先實施的是步驟200的處理。
在步驟200中，根據(jù)以噪聲成分去除器56實施噪聲成分去除處理后的二值化搖擺信號，各自測定在高電位狀態(tài)和低電位狀態(tài)下的脈沖寬度T。在步驟202中，對于以噪聲成分去除器56實施噪聲成分去除處理后的二值化搖擺信號，判斷是否出現(xiàn)有由低電位狀態(tài)變化至高電位狀態(tài)時的處于上升邊緣狀態(tài)。在出現(xiàn)肯定的判定結(jié)果之前，重復(fù)實施步驟202中的處理。對于判定結(jié)果為出現(xiàn)二值化搖擺信號處于上升邊緣的情況下，接著進行步驟204。
在步驟204中，對以上述步驟200所測定出的脈沖寬度T是否大于預(yù)定值T0實施判定。由于，在對二值化搖擺信號實施相移鍵控(PSK)調(diào)制時，二值化搖擺信號通常包含有比常規(guī)脈沖寬度更寬的脈沖寬度。因此，對于出現(xiàn)有比常規(guī)脈沖寬度更寬的脈沖信號的情況下，可以判斷相位出現(xiàn)了反轉(zhuǎn)。
在此，預(yù)定值T0為可以判斷相位反轉(zhuǎn)的最小脈沖寬度T，并且可以將其設(shè)定為大于由光盤12上的搖擺16產(chǎn)生的經(jīng)相移鍵控(PSK)調(diào)制后的搖擺信號半周期的值。由于在T≥T0不成立的情況下，可判斷相位沒有出現(xiàn)反轉(zhuǎn)，因此，應(yīng)該使數(shù)字式解調(diào)制信號仍然保持為先前的值。然后，對于為這種判定結(jié)果的情況下，實施如步驟206所述的處理。對于T≥T0成立的情況下，判斷相位出現(xiàn)反轉(zhuǎn)，所以在數(shù)字式解調(diào)制信號處于高電位時應(yīng)反轉(zhuǎn)極性至低電位，在處于低電位時應(yīng)反轉(zhuǎn)極性至高電位。因此，對于為這種判定結(jié)果的情況下，進行步驟208所實施處理。
步驟206對數(shù)字式解調(diào)制信號實施保持其極性的處理，具體而言，就是對于數(shù)字式解調(diào)制信號處于高電位的情況下仍保持為高電位，對于數(shù)字式解調(diào)制信號處于低電位的情況下仍保持為低電位。步驟208對數(shù)字式解調(diào)制信號實施極性反轉(zhuǎn)的處理，具體而言，就是對于數(shù)字式解調(diào)制信號處于高電位的情況下將其反轉(zhuǎn)為低電位，對于數(shù)字式解調(diào)制信號處于低電位的情況下將其反轉(zhuǎn)為高電位。當步驟206和步驟208的處理結(jié)束時，結(jié)束本次的程序運行。
如果采用如圖4所示的程序，便可以對應(yīng)利用噪聲成分去除器56實施噪聲成分去除處理后的二值化搖擺信號的脈沖寬度T的長短生成解調(diào)制信號。具體而言，就是對于二值化搖擺信號的脈沖寬度T比較短的情況下，輸出保持先前極性的信號，對于脈沖寬度T比較長的情況下，輸出極性反轉(zhuǎn)后的信號。因此如果采用本實施例，便可以將相移鍵控(PSK)調(diào)制后的搖擺信號解調(diào)制為適當?shù)臄?shù)字數(shù)據(jù)，進而可以依據(jù)該解調(diào)制信號，對繪示光盤12上信息軌道位置用的絕對地址信息實施檢測。
圖5為繪示本實施例中的搖擺信號處理電路36的噪聲成分去除器56的方塊結(jié)構(gòu)示意圖。噪聲成分去除器56具有(AND)與門電路62。(AND)與門電路62上的輸入端子與脈沖信號生成器54上的輸出端子相連接，并且與中央處理器(CPU)50上輸出基準時鐘脈沖信號用的端子相連接。(AND)與門電路62對應(yīng)脈沖信號生成器54所生成的二值化搖擺信號，具體而言，就是當二值化搖擺信號處于高電位時，允許由中央處理器(CPU)50輸出的基準時鐘脈沖信號通過。
(AND)與門電路62上的輸出端子與高門電路電位信號計數(shù)處理器64上的時鐘脈沖信號輸入端子相連接。通過(AND)與門電路62的基準時鐘脈沖信號被供給至高門電路電位信號計數(shù)處理器64。高門電路電位信號計數(shù)處理器64具有對由(AND)與門電路62所供給的基準時鐘脈沖信號實施計數(shù)的機能。高門電路電位信號計數(shù)處理器64上的輸出端子Qi與(RS)復(fù)位/置位型正反器66上的置位設(shè)置端子相連接。高門電路電位信號計數(shù)處理器64將對基準時鐘脈沖信號實施計數(shù)所獲得的計數(shù)值中第i欄的值Qi供給至(RS)復(fù)位/置位型正反器66上的置位端子。而且，高門電路電位信號計數(shù)處理器64上的輸出端子Q0與(RS)復(fù)位/置位型正反器68上的置位端子相連接。高門電路電位信號計數(shù)處理器64將對基準時鐘脈沖信號實施計數(shù)獲得的計數(shù)值中的第0欄的值Q0，供給至(RS)復(fù)位/置位型正反器68上的置位端子。
(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q與作為噪聲成分去除電路56輸出端子的編碼/譯碼電路34相連接，并且和或型(OR)門電路70相連接?；蛐?OR)門電路70的輸出端子與(RS)復(fù)位/置位型正反器68上的復(fù)位(Reset)端子相連接，并且與高門電路電位信號計數(shù)處理器64上的歸零端子相連接。(RS)復(fù)位/置位型正反器68上的非反轉(zhuǎn)輸出端子Q和(AND)與門電路72相連接。由中央處理器(CPU)50輸出的基準時鐘脈沖信號供給至(AND)與門電路72中。(AND)與門電路72在(RS)復(fù)位/置位型正反器68上的非反轉(zhuǎn)輸出端子Q處于高電位狀態(tài)時，允許基準時鐘脈沖信號通過。
(AND)與門電路72上的輸出端子與計數(shù)處理器74上的基準時鐘脈沖信號輸入端子相連接。通過(AND)與門電路72的基準時鐘脈沖信號被供給至計數(shù)處理器74。計數(shù)處理器74具備有可以對通過(AND)與門電路72后的基準時鐘脈沖信號實施計數(shù)處理之機能。計數(shù)處理電路74上的輸出端子Qj(j＞i)與上述或型(OR)門電路70相連接。計數(shù)處理器74將對基準時鐘脈沖信號實施計數(shù)獲得的計數(shù)值中的第j欄的值Qj供給至或型(OR)門電路70。因此，對于(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q和計數(shù)處理器74上的第j欄的值Qj中任何一個為高電位的情況下，或型(OR)門電路70輸出高電位信號，對于(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q和計數(shù)處理電路74上的第j欄的值Qj均為低電位的情況下，或型(OR)門電路70輸出低電位信號。而且，或型(OR)門電路70上的輸出端子還與計數(shù)處理電路74上的歸零端子相連接。
換句話說，就是(RS)復(fù)位/置位型正反器68在高門電路電位信號計數(shù)處理器64中的第0欄中的值Q0處于上升狀態(tài)時，對非反轉(zhuǎn)輸出端子Q實施置位設(shè)置(即設(shè)置為高電位)，而且在(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q處于上升狀態(tài)或計數(shù)處理器74上的第j欄中的值Qj處于上升狀態(tài)時，對反轉(zhuǎn)輸出變換端子Q實施復(fù)位設(shè)置(即設(shè)置為低電位)。當(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q和計數(shù)處理器74上的第j欄中的值Qj中任何一個處于高電位狀態(tài)時，對高門電路電位信號計數(shù)處理器64和計數(shù)處理器74實施歸零處理。
噪聲成分去除器56具有(AND)與門電路76。(AND)與門電路76的輸入端子通過反相器78而與脈沖信號生成器54上的輸出端子相連接，并且與輸出中央處理器(CPU)50的基準時鐘脈沖信號用的端子相連接。反相器78對從脈沖信號生成器54輸出的脈沖信號實施二值變換獲得的搖擺信號實施反轉(zhuǎn)處理，并且將此反轉(zhuǎn)信號供給至(AND)與門電路76。(AND)與門電路76對應(yīng)來自反相器78的信號，具體而言，就是當脈沖信號生成器54所生成的二值化搖擺信號處于低電位時，允許由中央處理器(CPU)50輸出的基準時鐘脈沖信號通過。
(AND)與門電路76的輸出端子與低門電路電位信號計數(shù)處理器80的時鐘脈沖信號輸入端子相連接。通過(AND)與門電路76的基準時鐘脈沖信號供給至低門電路電位信號計數(shù)處理器80。低門電路電位信號計數(shù)處理器80具有可以對由(AND)與門電路76所供給的基準時鐘脈沖信號實施計數(shù)處理之機能。低門電路電位信號計數(shù)處理器80的輸出端子Qi與上述(RS)復(fù)位/置位型正反器66的復(fù)位端子相連接。低門電路電位信號計數(shù)處理器80將對基準時鐘脈沖信號實施計數(shù)獲得的計數(shù)值中的第i欄的值Qi，供給至(RS)復(fù)位/置位型正反器66上的復(fù)位端子。
換句話說，就是(RS)復(fù)位/置位型正反器66在高門電路電位信號計數(shù)處理器64中的第i欄中的值Qi處于上升狀態(tài)時，對非反轉(zhuǎn)輸出端子Q實施置位設(shè)置(即設(shè)置為高電位)，對反轉(zhuǎn)輸出變換端子Q實施復(fù)位設(shè)置(即設(shè)置為低電位)。而且，(RS)復(fù)位/置位型正反器66當?shù)烷T電路電位信號計數(shù)處理電路80中的第i欄的值Qi處于上升狀態(tài)時，對非反轉(zhuǎn)輸出端子Q實施復(fù)位設(shè)置，對反轉(zhuǎn)輸出變換端子Q實施置位設(shè)置。
而且，低門電路電位信號計數(shù)處理器80的輸出端子Q0與(RS)復(fù)位/置位型正反器82上的置位端子相連接。低門電路電位信號計數(shù)處理器80將對基準時鐘脈沖信號實施計數(shù)獲得的計數(shù)值中的第0欄的值Q0供給至(RS)復(fù)位/置位型正反器82上的置位端子。
(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q與或型(OR)門電路84相連接?；蛐?OR)門電路84上的輸出端子與(RS)復(fù)位/置位型正反器82上的復(fù)位設(shè)置端子相連接，并且與低門電路電位信號計數(shù)處理器80上的歸零端子相連接。(RS)復(fù)位/置位型正反器82上的非反轉(zhuǎn)輸出端子Q和(AND)與門電路86相連接。由中央處理器(CPU)50給出的基準時鐘脈沖信號供給至(AND)與門電路86中。(AND)與門電路86在(RS)復(fù)位/置位型正反器82上的非反轉(zhuǎn)輸出端子Q處于高電位狀態(tài)時，允許基準時鐘脈沖信號通過。
(AND)與門電路86上的輸出端子與計數(shù)處理器88上的時鐘脈沖信號輸入端子相連接。通過(AND)與門電路86的基準時鐘脈沖信號供給至計數(shù)處理器88。計數(shù)處理器88具備有可以對通過(AND)與門電路86后的基準時鐘脈沖信號實施計數(shù)之機能。計數(shù)處理器88上的輸出端子Qj(j＞i)與上述或型(OR)門電路84相連接。計數(shù)處理器88將對基準時鐘脈沖信號實施計數(shù)獲得的計數(shù)值中的第j欄的值Qj供給至或型(OR)門電路84。因此，對于(RS)復(fù)位/置位型正反器66的反轉(zhuǎn)輸出變換端子Q和計數(shù)處理電路88上的第j欄的值Qj中任何一個為高電位的情況下，或型(OR)門電路84輸出高電位信號，另一方面，對于(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q和計數(shù)處理器88上的第j欄的值Qj均處于低電位的情況下，或型(OR)門電路84輸出低電位信號。而且，或型(OR)門電路84上的輸出端子與計數(shù)處理器88上的歸零端子相連接。
換句話說，就是(RS)復(fù)位/置位型正反器82在低門電路電位信號計數(shù)處理器80中的第0欄中的值Q0處于上升狀態(tài)時，對非反轉(zhuǎn)輸出端子Q實施置位設(shè)置(即設(shè)置為高電位)，而且在(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q處于上升狀態(tài)或計數(shù)處理電路88上的第j欄中的值Qj處于上升狀態(tài)時，對非反轉(zhuǎn)輸出端子Q實施復(fù)位設(shè)置(即設(shè)置為低電位)。而且，當(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q和計數(shù)處理電路88上的第j欄中的值Qj中任何一個處于高電位狀態(tài)時，對低門電路電位信號計數(shù)處理電路80和計數(shù)處理電路88實施歸零處理。
以下請參照圖6，以對如圖5所示的噪聲成分去除器56的動作方式進行說明。
圖6為繪示如圖5所示的噪聲成分去除器56的動作波形示意圖。其中圖6(A)繪示的是脈沖信號生成器54的輸出波形，圖6(B)繪示的是基準時鐘脈沖信號波形，圖6(C)繪示的是(AND)與門電路62的輸出波形，圖6(D)繪示的是反相器68的輸出波形，圖6(E)繪示的是(AND)與門電路76的輸出波形，圖6(F)繪示的是(RS)復(fù)位/置位型正反器68的非反轉(zhuǎn)輸出波形，圖6(G)繪示的是計數(shù)處理器74上輸出端子Qj的波形，圖6(H)繪示的是(RS)復(fù)位/置位型正反器82的非反轉(zhuǎn)輸出波形，圖6(I)繪示的是計數(shù)處理器88上輸出端子Qj的波形，圖6(J)繪示的是高門電路電位信號計數(shù)處理器64上輸出端子Qj的波形，圖6(K)繪示的低門電路電位信號計數(shù)處理器80上輸出端子Qj的波形，圖6(L)繪示的是(RS)復(fù)位/置位型正反器66的非反轉(zhuǎn)輸出波形，圖6(M)繪示的是(RS)復(fù)位/置位型正反器66的反轉(zhuǎn)輸出波形。
當以脈沖信號生成器54生成的脈沖狀二值化搖擺信號保持在低電位的狀態(tài)(如圖6所示的時刻t1之前)時，(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q保持為低電位，反轉(zhuǎn)輸出變換端子Q保持為高電位。在這種情況下，解除高門電路電位信號計數(shù)處理器64和計數(shù)處理器74的歸零狀態(tài)，解除(RS)復(fù)位/置位型正反器68的復(fù)位設(shè)置狀態(tài)，并且使低門電路電位信號計數(shù)處理器80和計數(shù)處理器88處于歸零狀態(tài)，使(RS)復(fù)位/置位型正反器82處于復(fù)位設(shè)置狀態(tài)。
當此種狀態(tài)到達如圖6(A)所示的時刻t1時，呈脈沖狀的二值化搖擺信號將變化為高電位，并且通過(AND)與門電路62僅僅在此期間允許如圖6(C)所示的基準時鐘脈沖信號通過，而使高門電路電位信號計數(shù)處理器64開始對時鐘脈沖信號實施計數(shù)。而且，在呈脈沖狀的搖擺信號由高電位變化為低電位的情況下，(AND)與門電路62不允許基準時鐘脈沖信號通過，而使高門電路電位信號計數(shù)處理器64中止對時鐘脈沖信號的計數(shù)。
當高門電路電位信號計數(shù)處理器64開始對基準時鐘脈沖信號實施計數(shù)處理時，第一時鐘脈沖將使高門電路電位信號計數(shù)處理器64上的輸出Q0處于高電位狀態(tài)。當高門電路電位信號計數(shù)處理器64上的輸出Q0處于高電位狀態(tài)時，就會供給高電位信號至(RS)復(fù)位/置位型正反器68上的置位端子，使(RS)復(fù)位/置位型正反器68上的非反轉(zhuǎn)輸出端子Q反轉(zhuǎn)至如圖6(F)所示的高電位。當(RS)復(fù)位/置位型正反器68上的非反轉(zhuǎn)輸出端子Q處于高電位時，(AND)與門電路72允許基準時鐘脈沖信號通過，而且計數(shù)處理器74開始對基準時鐘脈沖信號實施計數(shù)處理。
當計數(shù)處理器74將例如是第4欄的值Qj(j＝4)供給至或型(OR)門電路70時，計數(shù)處理器74在對基準時鐘脈沖信號計數(shù)的計數(shù)值達到16之前，一直向或型(OR)門電路70供給低電位信號。而且，搖擺信號的半周期會變的比計數(shù)處理器74對基準時鐘脈沖信號計數(shù)的計數(shù)值達到16時的時間更長。當高門電路電位信號計數(shù)處理器64將例如是第3欄的值Q3(i＝3＜j)供給至(RS)復(fù)位/置位型正反器66上的置位端子時，在高門電路電位信號計數(shù)處理器64對基準時鐘脈沖信號計數(shù)的計數(shù)值達到8之前，一直向(RS)復(fù)位/置位型正反器66上的置位端子供給低電位信號。
在計數(shù)處理器74的時鐘脈沖信號計數(shù)的計數(shù)值達到16之前，且高門電路電位信號計數(shù)處理器64對時鐘脈沖信號計數(shù)的計數(shù)值達到8的情況下(如圖6所示的時刻t2)，高門電路電位信號計數(shù)處理器64上的輸出端子Q3處于高電位狀態(tài)，并且向(RS)復(fù)位/置位型正反器66上的置位設(shè)置端子處供給如圖6(J)所示的高電位信號。當向(RS)復(fù)位/置位型正反器66上的置位端子供給高電位信號時，(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q將反轉(zhuǎn)至如圖6(L)所示的高電位，反轉(zhuǎn)輸出變換端子Q將反轉(zhuǎn)至如圖6(M)所示的低電位。
當(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q處于高電位時，高門電路電位信號計數(shù)處理器64和計數(shù)處理器74均處于歸零狀態(tài)，而且(RS)復(fù)位/置位型正反器68處于復(fù)位設(shè)置狀態(tài)。當(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q處于低電位時，解除低門電路電位信號計數(shù)處理器80和計數(shù)處理電路88的歸零處理狀態(tài)，并且解除(RS)復(fù)位/置位型正反器82的復(fù)位設(shè)置狀態(tài)。
隨后，當從脈沖信號生成器54輸出的脈沖狀二值化搖擺信號由高電位狀態(tài)變化為低電位狀態(tài)時，(AND)與門電路76僅僅在該時刻允許如圖6(E)所示的基準時鐘脈沖信號通過，低門電路電位信號計數(shù)處理器80開始對時鐘脈沖信號實施計數(shù)。而且，在呈脈沖狀的搖擺信號由低電位變化為高電位的情況下，(AND)與門電路76不允許基準時鐘脈沖信號通過，所以低門電路電位信號計數(shù)處理器80將中止對時鐘脈沖信號的計數(shù)。
當?shù)烷T電路電位信號計數(shù)處理器80開始對基準時鐘脈沖信號實施計數(shù)處理時，第一時鐘脈沖(如圖6所示的時刻t3)將使低門電路電位信號計數(shù)處理器80上的輸出Q0處于高電位狀態(tài)。當?shù)烷T電路電位信號計數(shù)處理器80上的輸出Q0處于高電位狀態(tài)時，向(RS)復(fù)位/置位型正反器82上的置位端子處供給高電位信號，使(RS)復(fù)位/置位型正反器82上的非反轉(zhuǎn)輸出端子Q反轉(zhuǎn)至如圖6(H)所示的高電位。當(RS)復(fù)位/置位型正反器82上的非反轉(zhuǎn)輸出端子Q處于高電位時，(AND)與門電路68允許基準時鐘脈沖信號通過，而且計數(shù)處理器88開始對基準時鐘脈沖信號實施計數(shù)處理。
計數(shù)處理器88與計數(shù)處理器74相類似，在將例如是第4欄的值Q4(j＝4)供給至或型(OR)門電路84時，在計數(shù)處理器88對基準時鐘脈沖信號計數(shù)的計數(shù)值達到16之前，一直向或型(OR)門電路84供給低電位信號。而且，搖擺信號的半周期比計數(shù)處理器88對基準時鐘脈沖信號計數(shù)的計數(shù)值達到16時的時間更長。低門電路電位信號計數(shù)處理器80與高門電路電位信號計數(shù)處理器64相類似，當其將例如是第3欄的值Q3(i＝3＜j)供給至(RS)復(fù)位/置位型正反器82上的置位端子時，低門電路電位信號計數(shù)處理器80在基準時鐘脈沖信號計數(shù)的計數(shù)值達到8之前，一直向(RS)復(fù)位/置位型正反器82上的置位端子供給低電位信號。
于是，計數(shù)處理器88在時鐘脈沖信號計數(shù)的計數(shù)值達到16之前，且低門電路電位信號計數(shù)處理器80在時鐘脈沖信號計數(shù)的計數(shù)值達到8的情況下(如圖6所示的時刻t4)，低門電路電位信號計數(shù)處理器80上的輸出端子Q3處于高電位狀態(tài)，并且向(RS)復(fù)位/置位型正反器66上的復(fù)位端子處供給如圖6(K)所示的高電位信號。當向(RS)復(fù)位/置位型正反器66上的復(fù)位端子處供給高電位信號時，(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q將反轉(zhuǎn)至如圖6(L)所示的低電位，反轉(zhuǎn)輸出變換端子Q將反轉(zhuǎn)至如圖6(M)所示的高電位。
當(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q處于低電位時，解除高門電路電位信號計數(shù)處理器64和計數(shù)處理器74的歸零狀態(tài)，并且解除(RS)復(fù)位/置位型正反器68的復(fù)位設(shè)置狀態(tài)。當(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q處于高電位時，使低門電路電位信號計數(shù)處理器80和計數(shù)處理器88處于歸零狀態(tài)，并且使(RS)復(fù)位/置位型正反器82處于復(fù)位設(shè)置狀態(tài)。
隨后，在時刻t5中使二值化搖擺信號變化至高電位狀態(tài)，此時(AND)與門電路62僅僅在該時刻允許基準時鐘脈沖信號通過，高門電路電位信號計數(shù)處理器64開始對時鐘脈沖信號實施計數(shù)。而且，第一時鐘脈沖將使(RS)復(fù)位/置位型正反器68上的非反轉(zhuǎn)輸出端子Q處于高電位，所以(AND)與門電路72僅僅在該時刻允許基準時鐘脈沖信號通過，計數(shù)處理器74開始對時鐘脈沖信號實施計數(shù)。
在高門電路電位信號計數(shù)處理器64開始對時鐘脈沖信號實施計數(shù)之后，如果在二值化搖擺信號處于低電位狀態(tài)期間中止基準時鐘脈沖信號的計數(shù)，另一方面計數(shù)處理器74在開始對基準時鐘脈沖信號實施計數(shù)處理之后，即使或型(OR)門電路70的輸出未被限定在高電位狀態(tài)(換句話說就是，(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q未被限定在高電位狀態(tài)，或者是當計數(shù)處理器74對基準時鐘脈沖信號的計數(shù)到達至16時，其輸出Q3不能被限定在高電位狀態(tài))，也不中止或中斷該計數(shù)處理器對基準時鐘脈沖信號的計數(shù)處理。因此，即使高門電路電位信號計數(shù)處理器64和計數(shù)處理器74同時開始對基準時鐘脈沖信號實施計數(shù)處理，計數(shù)處理器74的輸出Qj也將比高門電路電位信號計數(shù)處理器64的輸出Qi，更早地處于高電位狀態(tài)。
而且，在高門電路電位信號計數(shù)處理器64對時鐘脈沖信號計數(shù)的計數(shù)值達到8之前，且計數(shù)處理器74對時鐘脈沖信號計數(shù)的計數(shù)值達到16的情況下(如圖6所示的時刻t6)，計數(shù)處理器74上的輸出端子Q4處于高電位狀態(tài)，并且向或型(OR)門電路70處供給如圖6(G)所示的高電位信號。在這種情況下，即使(RS)復(fù)位/置位型正反器66上的非反轉(zhuǎn)輸出端子Q未處于高電位狀態(tài)，或型(OR)門電路70上的輸出端子也將處于高電位狀態(tài)，從而使高門電路電位信號計數(shù)處理器64和計數(shù)處理器74均處于歸零狀態(tài)，而且使(RS)復(fù)位/置位型正反器68處于復(fù)位設(shè)置狀態(tài)。當計數(shù)處理器74處于歸零狀態(tài)時，由于計數(shù)處理器74上的輸出端子Qj處于低電位，所以供給至或型(OR)門電路70處的信號處于低電位。因此，計數(shù)處理器74的高電位輸出將使高門電路電位信號計數(shù)處理器64和計數(shù)處理器74均處于歸零狀態(tài)，并且使(RS)復(fù)位/置位型正反器68處于復(fù)位設(shè)置狀態(tài)，隨后解除各器件的相應(yīng)狀態(tài)。
同樣的，低門電路電位信號計數(shù)處理器80在開始實施計數(shù)處理之后，在二值化搖擺信號處于高電位狀態(tài)期間停止對基準時鐘脈沖信號計數(shù)，另一方面，計數(shù)處理器88開始對基準時鐘脈沖信號實施計數(shù)處理之后，即使或型(OR)門電路84的輸出未被限定在高電位狀態(tài)(換句話說就是，(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q未被限定在高電位狀態(tài)，或者是當計數(shù)處理器88對基準時鐘脈沖信號的計數(shù)到達至16時，其輸出Qj未被限定在高電位狀態(tài))，也不會中止或中斷該計數(shù)處理器對基準時鐘脈沖信號的計數(shù)處理。因此，即使低門電路電位信號計數(shù)處理器80和計數(shù)處理器88同時開始對基準時鐘脈沖信號實施計數(shù)處理，計數(shù)處理器88的輸出Qj也將比低門電路電位信號計數(shù)處理器80的輸出Qi，更早地處于高電位狀態(tài)。
而且，在低門電路電位信號計數(shù)處理器80對時鐘脈沖信號計數(shù)的計數(shù)值達到8之前，且計數(shù)處理器88對時鐘脈沖信號計數(shù)的計數(shù)值達到16的情況下，計數(shù)處理器88上的輸出端子Q4處于高電位狀態(tài)，并且向或型(OR)門電路84處供給高電位信號。對于這種情況下，即使(RS)復(fù)位/置位型正反器66上的反轉(zhuǎn)輸出變換端子Q未處于高電位狀態(tài)，或型(OR)門電路84上的輸出端子也將處于高電位狀態(tài)，從而使低門電路電位信號計數(shù)處理器80和計數(shù)處理器88均處于歸零狀態(tài)，使(RS)復(fù)位/置位型正反器82處于復(fù)位設(shè)置狀態(tài)。而且，當計數(shù)處理器88處于歸零狀態(tài)時，由于計數(shù)處理器88上的輸出端子Q4處于低電位，所以供給至或型(OR)門電路84處的信號處于低電位。因此，計數(shù)處理器88的高電位輸出將使低門電路電位信號計數(shù)處理器80和計數(shù)處理器88均處于歸零狀態(tài)，并且使(RS)復(fù)位/置位型正反器82處于復(fù)位設(shè)置狀態(tài)，隨后解除各器件的相應(yīng)狀態(tài)。
如果采用這種構(gòu)成形式，可以在通過變換脈沖信號所獲得的二值化搖擺信號只處于高電位狀態(tài)時，利用高門電路電位信號計數(shù)處理器64對時鐘脈沖信號的次數(shù)實施計數(shù)處理，并且在該次數(shù)到達預(yù)定值的情況下，判定搖擺信號處于高電位狀態(tài)。而且，可以在搖擺信號只處于低電位狀態(tài)時，利用低門電路電位信號計數(shù)處理器80對基準時鐘脈沖信號的次數(shù)實施計數(shù)處理，并且在該次數(shù)到達預(yù)定值的情況下，判定搖擺信號處于低電位狀態(tài)。
換句話說，就是判定搖擺信號是否處于高電位狀態(tài)用的時鐘脈沖信號次數(shù)，在搖擺信號處于低電位狀態(tài)時并不會增加，而僅僅是其處于高電位狀態(tài)時的積累結(jié)果，判定搖擺信號是否處于低電位狀態(tài)用的基準時鐘脈沖信號次數(shù)，在搖擺信號處于高電位狀態(tài)時并不會增加，而僅僅是其處于低電位狀態(tài)時的積累結(jié)果。而且，當這種基準時鐘脈沖信號的累積數(shù)目到達預(yù)定數(shù)目時，即二值化搖擺信號在高電位狀態(tài)或低電位狀態(tài)的累計時間到達預(yù)定時間時，判定二值化搖擺信號處于高電位狀態(tài)或低電位狀態(tài)。
因此，在本實施例中，即使在從脈沖信號生成器54輸出的脈沖信號實施二值化變換而獲得的二值化搖擺信號中包含有噪聲成分的情況下，也不會對一次噪聲成分造成的二值化搖擺信號極性反轉(zhuǎn)實施認定，并且可以避免由于一次噪聲成分產(chǎn)生的基準時鐘脈沖信號次數(shù)的計數(shù)值，與二值化搖擺信號的狀態(tài)無關(guān)的現(xiàn)象出現(xiàn)。因此，脈沖信號生成器54可以從變換后的二值化搖擺信號中生成出去除噪聲成分之后的信號，從而可以減輕噪聲成分對二值化搖擺信號處于高電位狀態(tài)的時間和低電位狀態(tài)的時間實施檢測時所產(chǎn)生的影響。
然而，如上述一般，光盤12上搖擺16的相位是被反轉(zhuǎn)了的，所以需要對光學(xué)掃描頭24a給出的搖擺信號實施相移鍵控(PSK)調(diào)制。在搖擺信號上重疊有噪聲成分。因此，搖擺信號在實施相位反轉(zhuǎn)時，在應(yīng)該保持在小于零電位狀態(tài)的情況下可能會超過零電位，而在應(yīng)該保持在大于零電位狀態(tài)的情況下又可能會低于零電位，從而可能使噪聲成分重疊在由脈沖信號生成器54給出的二值化搖擺信號上。
由于在搖擺信號實施相位反轉(zhuǎn)的過程中會產(chǎn)生噪聲成分，所以當開始對判定搖擺信號是否處于高電位狀態(tài)的時鐘脈沖信號實施計數(shù)處理時，或是對判定搖擺信號是否處于低電位狀態(tài)的時鐘脈沖信號實施計數(shù)處理時，所檢測出的二值化搖擺信號處于高電位狀態(tài)的時間和處于低電位狀態(tài)的時間會受到該噪聲成分的影響，使其難以被正確地檢測出。因此，為了能夠?qū)Χ祷瘬u擺信號處于高電位狀態(tài)的時間和處于低電位狀態(tài)的時間實施高精度檢測，就需要在相位反轉(zhuǎn)過程中有效地去除噪聲成分。
在相位反轉(zhuǎn)過程中出現(xiàn)有噪聲成分之后，在半周期中搖擺信號將仍保持在未超過零電位或是超過零電位的狀態(tài)。在本實施例中，可以如上所述一般，在二值化搖擺信號處于高電位狀態(tài)或低電位狀態(tài)的累計時間達到預(yù)定時間的情況下，判定搖擺信號處于高電位或是低電位。因此，如果對判定搖擺信號狀態(tài)的累計時間是否到達預(yù)定時間的時間實施監(jiān)測，并且在由開始累計至經(jīng)過一定時間之后所述累計時間仍未達到預(yù)定時間的情況下，如果對該累計時間實施復(fù)位設(shè)置處理的話，便可以判定該開始累計為在相位反轉(zhuǎn)過程中起因于噪聲成分的影響，從而可以除去這種噪聲成分。
在本實施例的構(gòu)成形式中，在計數(shù)處理器64解除歸零狀態(tài)之后，可以通過使從脈沖信號生成器54輸出的二值化搖擺信號處于高電位狀態(tài)，并且在使計數(shù)處理器64開始實施計數(shù)處理的狀況下，通過從此時點開始以計數(shù)處理器74對基準時鐘脈沖信號進行計算在經(jīng)過預(yù)定時間之前，且計數(shù)處理器64對基準時鐘脈沖信號的計數(shù)值未達到8的情況下，在計數(shù)處理器74對基準時鐘脈沖信號的計數(shù)值達到16的時刻對計數(shù)處理器64中的計數(shù)值實施歸零處理。同樣的，可以在解除計數(shù)處理器80的歸零狀態(tài)之后，使從脈沖信號生成器54輸出的二值化搖擺信號處于低電位狀態(tài)，并且使計數(shù)處理器80開始實施計數(shù)處理的狀況下，通過從此時點開始以計數(shù)處理器88對基準時鐘脈沖信號進行計算在經(jīng)過該預(yù)定時間之前，且計數(shù)處理器80對基準時鐘脈沖信號的計數(shù)值未達到8的情況下，在計數(shù)處理器88對基準時鐘脈沖信號的計數(shù)值達到16的時刻對計數(shù)處理器80中的計數(shù)值實施歸零處理。
換句話說，就是通過二值化搖擺信號的高電位上升邊緣或下降邊緣(即極性反轉(zhuǎn))，開始對二值化搖擺信號的狀態(tài)實施時間累計之后，對于即使經(jīng)過一定時間該累計時間也未達到預(yù)定時間的情況下，對該累計時間實施復(fù)位設(shè)置處理。對于作為相移鍵控(PSK)調(diào)制后的搖擺信號實施二值化處理，出現(xiàn)有由噪聲成分產(chǎn)生的相位反轉(zhuǎn)的情況下，也可以隨后在半周期中像常規(guī)那樣，使其保持在高電位狀態(tài)或低電位狀態(tài)。因此，對在相位反轉(zhuǎn)過程中由噪聲成分產(chǎn)生的二值化搖擺信號的高電位狀態(tài)或低電位狀態(tài)開始實施時間累計的情況下，該累計時間在隨后的時間里幾乎不會被增加。
因此，在開始對二值化搖擺信號的高電位狀態(tài)或低電位狀態(tài)實施時間累計之后，如果對該累計時間的復(fù)位設(shè)置時間實施適當設(shè)定，則即使開始對在相位反轉(zhuǎn)過程中由噪聲成分產(chǎn)生的累計時間實施累計處理，也可以排除該噪聲成分的影響，而對搖擺信號處于高電位狀態(tài)的時間和處于低電位狀態(tài)的時間實施檢測。因此，就本實施例而言，通過對在相位反轉(zhuǎn)過程中由噪聲成分產(chǎn)生并重疊在二值化搖擺信號上的噪聲成分實施可靠去除的方式，便可以對該信號處于高電位狀態(tài)的時間和處于低電位狀態(tài)的時間實施正確的檢測。
圖7為說明由作為本實施例中的搖擺信號處理電路36實施相移鍵控(PSK)調(diào)制后的搖擺信號中，獲取出數(shù)字解調(diào)制信號用的方法示意圖。其中圖7(A)為繪示相移鍵控(PSK)調(diào)制后的搖擺信號時間波形示意圖，圖7(B)為繪示由脈沖信號生成電路54生成出的二值化搖擺信號時間波形示意圖，圖7(C)為繪示由噪聲成分去除器56去除噪聲成分后的二值化搖擺信號時間波形示意圖，圖7(D)為繪示由相移鍵控(PSK)解調(diào)電路58解調(diào)制后的搖擺信號時間波形示意圖，如圖7(A)所示，實施相移鍵控(PSK)調(diào)制后的搖擺信號為取零電位作為閾值實施二值化處理后獲得的結(jié)果信號，即使對于在如圖7(B)所示的由低電位變化至高電位或由高電位變化至低電位且實施相位反轉(zhuǎn)時，產(chǎn)生有重疊在二值化搖擺信號上的噪聲成分的情況下，也可以如圖7(C)所示，通過當該二值化搖擺信號處于高電位狀態(tài)的累計時間或處于低電位狀態(tài)的累計時間到達預(yù)定時間時，判定該二值化搖擺信號處于高電位狀態(tài)或低電位狀態(tài)的方式，去除電位變化時出現(xiàn)的噪聲成分，而且通過對該累計時間到達預(yù)定時間之前的時間實施監(jiān)測的方式，還可以去除相位反轉(zhuǎn)時出現(xiàn)的噪聲成分。采用這種方式，便可以通過搖擺信號處理電路36中的噪聲成分去除器56，生成出由相移鍵控(PSK)調(diào)制后的搖擺信號中去除掉噪聲成分后的二值化搖擺信號。
當噪聲成分去除器56生成出去除噪聲成分后的二值化搖擺信號時，該信號的脈沖寬度為與相移鍵控(PSK)調(diào)制后的搖擺信號相對應(yīng)的適當間隔。因此，相移鍵控(PSK)解調(diào)電路58可以依據(jù)二值化搖擺信號的脈沖寬度，生成出適當解調(diào)制信號。就本實施例而言，可以從相移鍵控(PSK)調(diào)制后的搖擺信號中解調(diào)制出適當?shù)臄?shù)字數(shù)據(jù)，從而可以對表示光盤12上信息軌道位置用的絕對地址信息實施正確的檢測。
而且在上述的實施例中，相移鍵控(PSK)解調(diào)電路58是按照如圖4所示的程序?qū)斎胄盘枌嵤┙庹{(diào)制處理的，然而本發(fā)明并不僅限于此，本發(fā)明還可以采用其它方式，比如說還可以采用對應(yīng)噪聲成分去除器56所輸出的實施噪聲成分去除后的二值化搖擺信號的脈沖寬度的長短，實施解調(diào)制處理。
而且，上述的實施例是應(yīng)用在需要對表示光盤12上信息軌道位置的絕對地址實施正確檢測，進而在對相移鍵控(PSK)調(diào)制后的搖擺信號實施解調(diào)制處理的過程中去除二值化搖擺信號中噪聲成分的光盤裝置10。然而本發(fā)明并不僅限于此，本發(fā)明還可以應(yīng)用于對二值化信號實施噪聲成分去除用的各種設(shè)備中，特別是可以應(yīng)用在諸如對相位調(diào)制信號實施解調(diào)制處理的通信裝置等的各種裝置中。技術(shù)效果如上所述，可以通過對噪聲成分實施去除的方式，對經(jīng)二值化的輸入信號處于高電位狀態(tài)/低電位狀態(tài)的時間實施正確的檢測。
而且，還可以對實施相位調(diào)制而獲得的調(diào)制信號實施高精度的解調(diào)制處理。
綜上所述，雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求所界定為準。
權(quán)利要求
1.一種信號處理電路，其為可以對經(jīng)二值化的一輸入信號中的噪聲成分實施去除處理的該信號處理電路，其特征在于該信號處理電路包括一累計時間計數(shù)處理裝置，該累計時間計數(shù)處理裝置在該輸入信號的極性反轉(zhuǎn)之后的預(yù)定時間里，計算該輸入信號處于高電位狀態(tài)和/或低電位狀態(tài)的一累計時間；一信號輸出裝置，該信號輸出裝置對應(yīng)該累計時間計數(shù)處理電路所計數(shù)出的該累計時間，而輸出高電位信號和/或低電位信號。
2.如權(quán)利要求1所述的信號處理電路，其特征在于其中該累計時間計數(shù)處理裝置包括一累計用門電路部，該累計用門電路部對應(yīng)該輸入信號而輸出一預(yù)定時鐘脈沖信號；一累計用計數(shù)處理器，該累計用計數(shù)處理器對從該累計用門電路部輸出的該預(yù)定時鐘脈沖信號實施計數(shù)處理；一累計用歸零處理器，該累計用歸零處理器在該輸入信號的極性反轉(zhuǎn)之后經(jīng)過預(yù)定時間的情況下，對該累計用計數(shù)處理器的計數(shù)值實施歸零處理；其中，該信號輸出裝置對應(yīng)該累計用計數(shù)處理器的計數(shù)值，而輸出高電位信號和/或低電位信號。
3.如權(quán)利要求2所述的信號處理電路，其特征在于；其中該累計用歸零處理器包括一保持部，該保持部在該輸入信號的極性反轉(zhuǎn)時，對高電位狀態(tài)實施置位設(shè)置；一歸零用門電路部，該歸零用門電路部對應(yīng)該保持部的狀態(tài)，而輸出該預(yù)定時鐘脈沖信號；歸零用計數(shù)處理器，該歸零用計數(shù)處理器對從該歸零用門電路部所輸出的該預(yù)定時鐘脈沖信號實施計數(shù)處理，并且對應(yīng)該計數(shù)值而對該累計用計數(shù)處理器的計數(shù)值實施歸零處理。
4.如權(quán)利要求3所述的信號處理電路，其特征在于；其中該歸零用計數(shù)處理器對應(yīng)該計數(shù)值，而對該保持部的高電位狀態(tài)實施復(fù)位設(shè)置并且對自身的計數(shù)值實施歸零處理。
5.如權(quán)利要求2所述的信號處理電路，其特征在于其中該累計用門電路部包括一第一累計用門電路部，該第一累計用門電路部僅在該輸入信號處于高電位狀態(tài)時輸出該預(yù)定基準時鐘脈沖信號；一第二累計用門電路部，該第二累計用門電路部僅在該輸入信號處于低電位狀態(tài)時輸出預(yù)定基準時鐘脈沖信號的；該累計用計數(shù)處理電路包括一第一累計用計數(shù)處理器，該第一累計用計數(shù)處理不具有對從該第一累計用門電路部輸出的該預(yù)定時鐘脈沖信號實施計數(shù)處理；一第二累計用計數(shù)處理器，該第二累計用計數(shù)處理器對從該第二累計用門電路部輸出的該預(yù)定時鐘脈沖信號實施計數(shù)處理；該累計用歸零處理器包括一第一累計用歸零處理器，該第一累計用歸零處理器在從該輸入信號上升后經(jīng)過預(yù)定時間的情況下，對該第一累計用計數(shù)處理器的計數(shù)值實施歸零處理；一第二累計用歸零處理器，該第二累計用歸零處理器在從該輸入信號下降后經(jīng)過預(yù)定時間的情況下，對該第二累計用計數(shù)處理器的計數(shù)值實施歸零處理。
6.如權(quán)利要求5所述的信號處理電路，其特征在于；其中該第一累計用歸零處理器包括一第一保持部，該第一保持部在該輸入信號上升時對高電位狀態(tài)實施置位處理；一第一歸零用門電路部，該第一歸零用門電路部對應(yīng)該第一保持部的狀態(tài)而輸出該預(yù)定時鐘脈沖信號；一第一歸零用計數(shù)處理器，該第一歸零用計數(shù)處理器對從該第一歸零用門電路部所輸出的該預(yù)定時鐘脈沖信號實施計數(shù)處理，并且對應(yīng)該計數(shù)值對該第一累計用計數(shù)處理器的計數(shù)值實施歸零處理；該第二累計用歸零處理器包括一第二保持部，該第二保持部在該輸入信號下降時對高電位狀態(tài)實施置位處理；一第二歸零用門電路部，該第二歸零用門電路部對應(yīng)該第二保持部的狀態(tài)而輸出該預(yù)定時鐘脈沖信號；一第二歸零用計數(shù)處理器，該第二歸零用計數(shù)處理器對從該第二歸零用門電路部所輸出的該預(yù)定時鐘脈沖信號實施計數(shù)處理，并且對應(yīng)該計數(shù)值對該第二累計用計數(shù)處理器的計數(shù)值實施歸零處理。
7.如權(quán)利要求6所述的信號處理電路，其特征在于其中該第一歸零用計數(shù)處理器更對應(yīng)該計數(shù)值，對該第一保持部的高電位狀態(tài)實施復(fù)位設(shè)置并且對自身的計數(shù)值實施歸零處理；該第二歸零用計數(shù)處理器更對應(yīng)該計數(shù)值，對該第二保持部的高電位狀態(tài)實施復(fù)位設(shè)置并且對自身的計數(shù)值實施歸零處理。
8.一種解調(diào)電路，其為對經(jīng)相位調(diào)制后的一調(diào)制信號實施解調(diào)制處理的該解調(diào)電路，其特征在于；該解調(diào)電路包括一二值化處理電路，該二值化處理電路以預(yù)定基準電位作為閾值對該調(diào)制信號實施二值化處理；一累計時間計數(shù)裝置，該累計時間計數(shù)裝置在經(jīng)過該二值化處理電路所二值化后的信號出現(xiàn)極性反轉(zhuǎn)之后的預(yù)定時間里，對該信號的高電位狀態(tài)和/或低電位狀態(tài)的累計時間實施計數(shù)處理；一信號生成裝置，該信號生成裝置對應(yīng)通過該累計時間計數(shù)裝置所計數(shù)出的該累計時間，而生成出高電位信號和/或低電位信號；一極性反轉(zhuǎn)裝置，該極性反轉(zhuǎn)裝置對應(yīng)從該信號生成裝置所輸出的信號脈沖寬度，對輸出信號的極性實施反轉(zhuǎn)。
全文摘要
一種可以對二值化輸入信號中的噪聲成分實施去除處理的信號處理電路，對該搖擺信號實施解調(diào)制處理用的解調(diào)電路。通過對噪聲成分實施去除的方式對二值化輸入信號處于高電位狀態(tài)期間和/或處于低電位狀態(tài)期間實施正確檢測，且能對調(diào)制信號實施高精度解調(diào)制處理。將經(jīng)二值化變換后的二值化搖擺信號極性反轉(zhuǎn)之后，在二值化搖擺信號的高電位狀態(tài)累計時間或低電位狀態(tài)累計時間到達預(yù)定時間的情況下，判定二值化搖擺信號處于高電位狀態(tài)或低電位狀態(tài)。且，由于使二值化搖擺信號極性反轉(zhuǎn)而開始時間累計之后，在二值化搖擺信號的高電位狀態(tài)累計時間或低電位狀態(tài)累計時間到達預(yù)定時間之前，已經(jīng)過一定時間的情況下，對該累計時間實施復(fù)位設(shè)置處理。
文檔編號G11B7/00GK1409298SQ0212720
公開日2003年4月9日 申請日期2002年7月30日 優(yōu)先權(quán)日2001年9月17日
發(fā)明者真下著明 申請人:提阿克株式會社