專利名稱：進(jìn)行存儲器存取管理的方法以及存儲裝置及其控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及快閃存儲器(Flash Memory)的存取(Access),更具體地說,涉及一種用來進(jìn)行存儲器存取管理的方法以及相關(guān)的存儲裝置及其控制器。
背景技術(shù)：
近年來由于存儲器的技術(shù)不斷地發(fā)展，各種便攜式存儲裝置(例如符合SD/MMC、CF、MS、XD標(biāo)準(zhǔn)的記憶卡)被廣泛地實(shí)施于諸多應(yīng)用中。因此，這些便攜式存儲裝置中的存儲器的存取控制遂成為相當(dāng)熱門的議題。以常用的NAND型快閃存儲器而言，其主要可區(qū)分為單級單元(Single LevelCell, SLC)與多級單元(Multiple Level Cell,MLC)兩大類的快閃存儲器。單級單元快閃存儲器中的每個被當(dāng)作存儲單元的晶體管只有兩種電荷值，分別用來表示邏輯值0與邏輯 值I。另外，多級單元快閃存儲器中的每個被當(dāng)作存儲單元的晶體管的儲存能力則被充分利用，采用較高的電壓來驅(qū)動，以通過不同級別的電壓在一個晶體管中記錄兩組(或以上)位元信息(00、01、11、10);理論上，多級單元快閃存儲器的記錄密度可以達(dá)到單級單元快閃存儲器的記錄密度的兩倍，這對于曾經(jīng)在發(fā)展過程中遇到瓶頸的NAND型快閃存儲器的相關(guān)產(chǎn)業(yè)而言，是非常好的消息。相較于單級單元快閃存儲器，由于多級單元快閃存儲器的價格較便宜，并且在有限的空間里可提供較大的容量，故多級單元快閃存儲器很快地成為市面上的便攜式存儲裝置競相采用的主流。然而，多級單元快閃存儲器的不穩(wěn)定性所導(dǎo)致的問題也一一浮現(xiàn)。為了確保便攜式存儲裝置對快閃存儲器的存取控制能符合相關(guān)規(guī)范，快閃存儲器的控制器通常備有某些管理機(jī)制以妥善地管理數(shù)據(jù)的存取。依據(jù)相關(guān)技術(shù)，有了這些管理機(jī)制的存儲裝置還是有不足之處。舉例來說，多級單元快閃存儲器的錯誤率在某些情況下會上升至令人難以置信的地步，而傳統(tǒng)的錯誤更正機(jī)制卻無法不足以應(yīng)付這些狀況下的突發(fā)錯誤(Burst Error)。因此，需要一種同時具備錯誤更正機(jī)制與數(shù)據(jù)存取機(jī)制的新穎的存儲器存取機(jī)制。

發(fā)明內(nèi)容
因此本發(fā)明解決的技術(shù)問題是提供一種用來進(jìn)行存儲器存取管理的方法以及相關(guān)的存儲裝置及其控制器，以解決上述問題。本發(fā)明的較佳實(shí)施例中提供一種用來進(jìn)行存儲器存取管理的方法，該方法包含有針對一存儲器中的同一存儲單元(Memory Cell)，依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，其中該第一數(shù)字值與該至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)(即各種可能的儲存狀態(tài))的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量；以及基于該至少一第二數(shù)字值，產(chǎn)生/取得該存儲單元的軟信息(Soft Information),以供進(jìn)行軟解碼(Soft Decoding)。尤其是,該軟信息依據(jù)該存儲器的電荷分布統(tǒng)計信息而定。
本發(fā)明于提供上述方法的同時，亦對應(yīng)地提供一種存儲裝置，其包含有一存儲器，該存儲器包含多個區(qū)塊；以及一控制器，用來存取(Access)該存儲器以及管理該多個區(qū)塊，并且另針對該控制器本身所存取的數(shù)據(jù)來進(jìn)行存儲器存取管理。另外，針對該存儲器中的同一存儲單元，該控制器依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，其中該第一數(shù)字值與該至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)(即各種可能的儲存狀態(tài))的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量。此外，基于該至少一第二數(shù)字值，該控制器產(chǎn)生/取得該存儲單元的軟信息，以供進(jìn)行軟解碼。尤其是，該軟信息依據(jù)該存儲器的電荷分布統(tǒng)計信息而定。本發(fā)明于提供上述方法的同時，亦對應(yīng)地提供一種存儲裝置的控制器，該控制器用來存取一存儲器，該存儲器包含多個區(qū)塊，該控制器包含有一只讀存儲器(Read OnlyMemory, ROM)，用來儲存一程序碼；一微處理器，用來執(zhí)行該程序碼以控制對該存儲器的存取以及管理該多個區(qū)塊，其中在該微處理器的控制下，該控制器針對該控制器本身所存取的數(shù)據(jù)來進(jìn)行存儲器存取管理。另外，針對該存儲器中的同一存儲單元，該控制器依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，其中該第一數(shù)字值與 該至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)(即各種可能的儲存狀態(tài))的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量。此外，基于該至少一第二數(shù)字值，該控制器產(chǎn)生/取得該存儲單元的軟信息，以供進(jìn)行軟解碼。尤其是，該軟信息依據(jù)該存儲器的電荷分布統(tǒng)計信息而定。本發(fā)明的好處之一是，通過適當(dāng)?shù)禺a(chǎn)生軟信息，輔以相關(guān)的軟/硬信息傳輸控制(例如圖4所示的方法所揭露的軟/硬信息傳輸控制)，本發(fā)明能針對該控制器所存取的數(shù)據(jù)來進(jìn)行妥善的存儲器存取管理，以減少錯誤的發(fā)生。另外，依據(jù)各個實(shí)施例/變化例來實(shí)施并不會增加許多額外的成本，甚至比相關(guān)技術(shù)更能節(jié)省成本。因此，基于本發(fā)明揭露的內(nèi)容，相關(guān)技術(shù)的問題已被解決，且整體成本不會增加太多。


圖IA為依據(jù)本發(fā)明一第一實(shí)施例的一種存儲裝置與一主機(jī)(Host Device)的示意圖。圖IB為依據(jù)本發(fā)明一實(shí)施例的一種用來進(jìn)行存儲器存取管理的方法的流程圖。圖2繪示一實(shí)施例中關(guān)于單級單元快閃存儲器(Single Level Cell FlashMemory, SLC Flash Memory)中的閃存單元的門濫電壓分布以及對應(yīng)的狀態(tài)。圖3繪示一實(shí)施例中關(guān)于單級單元快閃存儲器中的閃存單元的門檻電壓分布及對應(yīng)的狀態(tài)以及相關(guān)的感應(yīng)電壓(Sensing Voltage)。圖4為依據(jù)本發(fā)明一實(shí)施例的一種用來讀取一頁數(shù)據(jù)的方法400的流程圖。圖5繪示一實(shí)施例中關(guān)于三級單元(Triple Level Cell,TLC)快閃存儲器中的閃存單元的門檻電壓分布及對應(yīng)的狀態(tài)以及相關(guān)參數(shù)。圖6A至圖6C繪示其它實(shí)施例中關(guān)于三級單元快閃存儲器中的閃存單元的門檻電壓分布及對應(yīng)的狀態(tài)以及相關(guān)參數(shù)。圖7繪示另一實(shí)施例中關(guān)于三級單元快閃存儲器中的閃存單元的門檻電壓分布及對應(yīng)的狀態(tài)以及相關(guān)參數(shù)。其中，附圖標(biāo)記說明如下100存儲裝置110存儲器控制器112微處理器112C程序碼112M只讀存儲器 114控制邏輯116緩沖存儲器118接口邏輯120快閃存儲器200主機(jī)400用來讀取一頁數(shù)據(jù)的方法410，420，430，440，450，460 步驟910用來進(jìn)行存儲器存取管理的方法912,914步驟S0, S1,閃存單元的狀態(tài)S000 S00I S010J S011,S100J S101，S110J S111Vd判定電壓Ve確切的門檻電壓Vth, Vthl fflax, Vth0 fflax,門檻電壓Vpv0，Vpvl，Vpv2，Vpv3JVpv4J Vpv5，Vpv6，Vpv7Vlst, V2nd, V3rd感應(yīng)電壓AV0，AV1 電壓差
具體實(shí)施例方式I.存儲器系統(tǒng)請參考圖1A，圖IA為依據(jù)本發(fā)明一第一實(shí)施例的一種存儲裝置100與一主機(jī)(Host Device) 200的示意圖，其中本實(shí)施例的存儲裝置100尤其為便攜式存儲裝置(例如符合SD/MMC、CF、MS、XD標(biāo)準(zhǔn)的記憶卡)或固態(tài)硬盤(SSD，Solid State Drive)。存儲裝置100包含有一控制器以及一存儲器，其中該控制器用來存取(Access)該存儲器。例如該控制器與該存儲器可分別為一存儲器控制器110與一快閃存儲器(Flash Memory) 120,而存儲器控制器110用來存取快閃存儲器120。依據(jù)本實(shí)施例，存儲器控制器110包含一微處理器112、一儲存器諸如一只讀存儲器(Read Only Memory, ROM) 112M、一控制邏輯114、一緩沖存儲器116、與一接口邏輯118。另外，本實(shí)施例的只讀存儲器112M用來儲存一程序碼112C，而微處理器112則用來執(zhí)行程序碼112C以控制對快閃存儲器120的存取。請注意至IJ，程序碼112C也能儲存在緩沖存儲器116或任何形式的存儲器內(nèi)。
于本實(shí)施例中，主機(jī)200可通過傳送指令與對應(yīng)的邏輯位址給存儲器控制器110來存取存儲裝置100。存儲器控制器110接收所述指令與所述邏輯位址，并控制快閃存儲器120讀取、寫入(Write/Program)、或擦除(Erase)快閃存儲器120當(dāng)中具有實(shí)體位址的存儲單元(Memory Unit),其中所述實(shí)體位址對應(yīng)于所述邏輯位址。圖IB為依據(jù)本發(fā)明一實(shí)施例的一種用來進(jìn)行存儲器存取管理的方法910的流程圖，其中方法910可應(yīng)用于圖IA所示的存儲裝置100，尤其是可應(yīng)用于其內(nèi)的元件，諸如快閃存儲器120、及/或通過利用微處理器112執(zhí)行程序碼112C的存儲器控制器110。于步驟912中，針對一存儲器諸如快閃存儲器120中的同一存儲單元(Memory Cell)，存儲裝置100 (尤其是通過利用微處理器112執(zhí)行程序碼112C的存儲器控制器110)依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，其中該第一數(shù)字值與上述的至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)(即各種可能的儲存狀態(tài))的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量。例如上述的全部的位元包含單一位元，則其各種可能組合的數(shù)量可視為2，這是因為該單一位元的值可為0或I。又例如上述的全部的位元包含X個位元，則其各種 可能組合的數(shù)量可視為2X，這是因為該X個位元中的每一位元的值可為0或I。于步驟914中，基于上述的至少一第二數(shù)字值，存儲裝置100 (尤其是通過利用微處理器112執(zhí)行程序碼112C的存儲器控制器110)產(chǎn)生/取得該存儲單元的軟信息(Soft Information),以供進(jìn)行軟解碼(Soft Decoding)。尤其是，該軟信息依據(jù)上述的存儲器諸如快閃存儲器120的電荷分布統(tǒng)計信息而定。圖IA所示架構(gòu)以及圖IB所示方法的相關(guān)細(xì)節(jié)進(jìn)一步說明如下。II.硬解碼(Hard Decoding)與軟解碼上述的存儲器包含多個存儲單元，于本發(fā)明的不同的實(shí)施例中，該存儲器可為任何種類的存儲器。在此，該存儲器以快閃存儲器120為例來進(jìn)行說明?？扉W存儲器120可包含多個存儲器芯片，而每一存儲器芯片包含多個區(qū)塊(Block),其中每一區(qū)塊為一擦除單位。一區(qū)塊可包含多個頁(Page)，其中每一頁為一寫入單位。一頁可包含多個區(qū)段(Sector)，其中每一區(qū)段為一讀取單位。在實(shí)體架構(gòu)上，該區(qū)塊包含安排成一矩陣的多個閃存單元(Flash Cell ;其亦可譯為快閃細(xì)胞)，而每一閃存單元為一浮動?xùn)艠O晶體管(Floating Gate Transistor),且一串閃存單元可儲存至少一頁的數(shù)據(jù)。請注意,廣義而言，本發(fā)明并不限于快閃存儲器的范疇；此狀況下，上述的閃存單元可廣義地稱為存儲單元，諸如步驟912所述的存儲單元。已知單級單元(Single Level Cell，SLC)快閃存儲器中的每個被當(dāng)作存儲單元的晶體管只有兩種電荷值(Charge Level)，分別用來表示邏輯值0與邏輯值I ;然而，每一閃存單元會有輕微的差異。如此，以相同邏輯值(例如邏輯值I)寫入的兩個存儲單元仍可能具有不同的電荷值(但仍可將兩個存儲單元視為處于同一狀態(tài))；換句話說，這兩個存儲單元可能具有不同的門檻電壓，其中每一門檻電壓用來表示施加于所考慮的存儲單元的電壓是否足以讓此存儲單元導(dǎo)通的門檻值，且該門檻電壓與該存儲單元的電荷值互相對應(yīng)。圖2繪示一實(shí)施例中關(guān)于單級單元快閃存儲器中的閃存單元的門檻電壓分布以及對應(yīng)的狀態(tài)S1與Stl，其中狀態(tài)S1表示以邏輯值I寫入的狀態(tài)，而狀態(tài)Stl表示以邏輯值0寫入的狀態(tài)。于圖2中，橫軸(或一般認(rèn)知的X軸)代表一閃存單元的門檻電壓且標(biāo)示為「Vth」，而縱軸(或一般認(rèn)知的y軸)代表一閃存單元具有某一門檻電壓的機(jī)率。例如以邏輯值I寫入的閃存單元針對門檻電壓為-IV的狀況會具有最高機(jī)率。又例如以邏輯值O寫入的閃存單元針對門檻電壓為IV的狀況會具有最高機(jī)率。在快閃存儲器120以單級單元快閃存儲器來實(shí)施的典型狀況下，存儲器控制器110控制快閃存儲器120于一閃存單元寫入I位元的信息并且從該閃存單元讀出I位元的信息，其中從該閃存單元所讀出的I位元的信息可視為步驟912所述的第一數(shù)字值的一例。另外，一串閃存單元可被安排成一頁，且存儲器控制器110可將一頁的數(shù)據(jù)同時寫入快閃存儲器120中的一串閃存單元。被寫入所述閃存單元的這一頁的數(shù)據(jù)包含傳送自主機(jī)200的主機(jī)數(shù)據(jù)、存取數(shù)據(jù)所需的控制信息以及存儲器控制器110依據(jù)同一頁中的該主機(jī)數(shù)據(jù)所產(chǎn)生的錯誤更正碼等。在讀取時，快閃存儲器120判斷對應(yīng)于讀取頁(或所需頁；SP依據(jù)存儲器控制器110的需求所欲讀取的頁)的各個閃存單元的門檻電壓，并且將相對應(yīng)的邏輯值回復(fù)給存儲器控制器110，其中快閃存儲器120依據(jù)各個閃存單元的門檻電壓所判斷的相對應(yīng)的邏輯值即為該讀取頁的數(shù)據(jù)，其可簡稱為讀取頁數(shù)據(jù)。存儲器控制器110以特定的錯誤更正機(jī)制來解碼該讀取頁數(shù)據(jù)，并將正確的數(shù)據(jù)回復(fù)給主機(jī)200。這樣運(yùn)作 的解碼機(jī)制可視為硬解碼機(jī)制，而快閃存儲器120所判斷的該讀取頁數(shù)據(jù)可視為「硬信息」(Hard Information)。然而,在新世代的快閃存儲器諸如多級單元(Multiple Level Cell,MLC)或三級單元(Triple Level Cell,TLC)快閃存儲器中，該硬解碼機(jī)制并不足以應(yīng)付突發(fā)錯誤(Burst Error)，其中廣義而言，三級單元快閃存儲器可視為多級單元快閃存儲器的一種。為了提供更好得錯誤更正能力，在錯誤更正機(jī)制當(dāng)中需要更多的信息，尤其是每一閃存單元的門檻電壓或其相關(guān)信息。一旦快閃存儲器120能將其內(nèi)的各個閃存單元的「軟信息」提供給存儲器控制器110，尤其是在該軟信息對應(yīng)于所考慮的存儲單元的門檻電壓(或電荷值)的狀況下，存儲器控制器110就可以利用該軟信息進(jìn)行軟解碼，諸如低密度奇偶校驗碼(Low-DensityParity-Check Code,LDPC)解碼。如此，本發(fā)明可以達(dá)到更好的錯誤更正能力。舉例而言，在快閃存儲器120以單級單元快閃存儲器來實(shí)施的狀況下，存儲器控制器110控制快閃存儲器120于一閃存單元寫入I位元的信息、從該閃存單元讀出多個數(shù)字值諸如N位元(N >I)的信息、并且將該N位元的信息回復(fù)給存儲器控制器110。尤其是，該多個數(shù)字值可包含上述的第一數(shù)字值以及至少一第二數(shù)字值；如此，該N位元的信息可包含該閃存單元的硬信息與軟信息。請注意，依據(jù)本發(fā)明的某些實(shí)施例，所述數(shù)字值中的至少一部分可代表所考慮的存儲單元的門檻電壓(或電荷值)、或是該門檻電壓(或該電荷值)的相關(guān)信息。例如上述的至少一第二數(shù)字值可代表該存儲單元的至少一候選門檻電壓(或候選電荷值)或其代表信息，其中存儲器控制器110可依據(jù)該至少一候選門檻電壓(或候選電荷值)，決定該存儲單元的門檻電壓(或電荷值)。又例如上述的至少一第二數(shù)字值可代表該存儲單元的至少一候選門檻電壓(或候選電荷值)偏高或偏低，其中存儲器控制器110可依據(jù)該至少一候選門檻電壓(或候選電荷值)是否偏高或偏低，決定該存儲單元的門檻電壓(或電荷值)。依據(jù)這些實(shí)施例的某些特例，上述的至少一第二數(shù)字值包含多個第二數(shù)字值，其中存儲器控制器Iio可依據(jù)所述第二數(shù)字值中的其中之一，要求快閃存儲器120輸出所述第二數(shù)字值中的另一個。另外，依據(jù)本發(fā)明的某些實(shí)施例，快閃存儲器120可產(chǎn)生軟信息予存儲器控制器110。這只是為了說明的目的而已，并非對本發(fā)明的限制。依據(jù)這些實(shí)施例的某些變化例，存儲器控制器Iio可依據(jù)快閃存儲器120所產(chǎn)生的軟信息，進(jìn)一步產(chǎn)生相關(guān)的軟信息。請參考圖3，取得軟信息的相關(guān)細(xì)節(jié)進(jìn)一步說明如下。III.取得軟信息圖3繪示一實(shí)施例中關(guān)于單級單元快閃存儲器中的閃存單元的門檻電壓分布及對應(yīng)的狀態(tài)S1與Stl以及相關(guān)的感應(yīng)電壓(Sensing Voltage)。依據(jù)本實(shí)施例，存儲器控制器110可控制快閃存儲器120分別利用不全部相同的多個感應(yīng)電壓進(jìn)行檢測運(yùn)作，以產(chǎn)生上述的至少一第二數(shù)字值與該第一數(shù)字值中的至少一部分?jǐn)?shù)字值，諸如上述的至少一第二數(shù)字值與該第一數(shù)字值所構(gòu)成的集合中的一部分或全部。實(shí)作上，上述不全部相同的多個感應(yīng)電壓可為不同的感應(yīng)電壓，以達(dá)到最佳的效能。例如存儲器控制器110可控制快閃存儲器120分別利用不同的感應(yīng)電壓進(jìn)行檢測運(yùn)作，以產(chǎn)生該第一數(shù)字值與上述的至少一第二數(shù)字值。尤其是，在上述的至少一第二數(shù)字值包含該多個第二數(shù)字值的狀況下，存儲器控制器110控制快閃存儲器120分別利用不同的感應(yīng)電壓進(jìn)行檢測運(yùn)作，以產(chǎn)生所述第二數(shù) 字值。又例如在上述的至少一第二數(shù)字值包含該多個第二數(shù)字值的狀況下，存儲器控制器110控制快閃存儲器120分別利用不同的感應(yīng)電壓進(jìn)行檢測運(yùn)作，以產(chǎn)生所述第二數(shù)字值與該第一數(shù)字值中的至少一部分?jǐn)?shù)字值，諸如所述第二數(shù)字值與該第一數(shù)字值所構(gòu)成的集合中的一部分或全部。如圖3所示，以邏輯值0寫入的閃存單元針對門檻電壓為Vthtl _的狀況會具有最高機(jī)率，而以邏輯值I寫入的閃存單元針對門檻電壓為Vthl _的狀況會具有最高機(jī)率。在此，目前所考慮的存儲單元可稱為待測存儲單元。于圖3中，符號Ve代表該待測存儲單元的確切的門檻電壓(或電荷值)，其中星狀圖案用來繪示確切的門檻電壓Ve在圖3中的橫向位置，以便于理解。為了找到Ve，快閃存儲器120對該待測存儲單元的柵極施予第一感應(yīng)電壓Vlst，并檢測是否有任何電流流經(jīng)該待測存儲單元。例如第一感應(yīng)電壓Vlst可對應(yīng)于邏輯值I的門檻電壓分布曲線(即以邏輯值I寫入各個存儲單元的狀況下的門檻電壓分布曲線)以及邏輯值0的門檻電壓分布曲線(即以邏輯值0寫入各個存儲單元的狀況下的門濫電壓分布曲線)的交點(diǎn)。又例如第一感應(yīng)電壓Vlst可位于門濫電壓Vthtljiax與Vthljiax的正中央、或其它預(yù)定值。于圖3所示狀況下，由于第一感應(yīng)電壓Vlst大于V6,故快閃存儲器120會檢測到有電流流經(jīng)該待測存儲單元。其次，快閃存儲器120減少感應(yīng)電壓，尤其是對該待測存儲單元的柵極施予第二感應(yīng)電壓V2nd，并檢測是否有任何電流流經(jīng)該待測存儲單元。例如第二感應(yīng)電壓V2nd可位于門檻電壓Vthl _與第一感應(yīng)電壓Vlst的正中央。于圖3所示狀況下，由于第二感應(yīng)電壓V2nd小于Ve，故快閃存儲器120會檢測到?jīng)]有電流流經(jīng)該待測存儲單元。再其次，快閃存儲器120增加感應(yīng)電壓，尤其是對該待測存儲單元的柵極施予第三感應(yīng)電壓V3ri，并檢測是否有任何電流流經(jīng)該待測存儲單元。例如第三感應(yīng)電壓V3ri可位于第二感應(yīng)電壓V2nd與第一感應(yīng)電壓Vlst的正中央。于圖3所示狀況下，由于第三感應(yīng)電壓V3ri大于Ve，故快閃存儲器120會檢測到有電流流經(jīng)該待測存儲單元。實(shí)作上，以感應(yīng)電壓進(jìn)行檢測運(yùn)作(例如圖3所示實(shí)施例中所揭露的檢測運(yùn)作)的次數(shù)可依需要來決定。依據(jù)本發(fā)明的某些實(shí)施例，針對該待測存儲單元，存儲裝置100(尤其是其內(nèi)的元件，諸如快閃存儲器120、或是通過利用微處理器112執(zhí)行程序碼112C的存儲器控制器110)可決定一判定門檻電壓Vd(以下可簡稱為判定電壓Vd)。例如若3次檢測運(yùn)作就足以清楚地描述該待測存儲單元的門檻電壓(或電荷值)，則針對該待測存儲單元，判定電壓Vd可計算如下Vd= ((V2nd+V3rd)/2)；相仿地，若(K+1)次檢測運(yùn)作(例如K > 0)就足以清楚地描述該待測存儲單元的門檻電壓(或電荷值)，則針對該待測存儲單元，判定電壓Vd可計算如下Vd= ((Vk+Vk+1)/2)；其中符號Vk代表第K次檢測運(yùn)作的感應(yīng)電壓(其可簡稱為第K感應(yīng)電壓)，而符號VK+1代表第(K+1)次檢測運(yùn)作的感應(yīng)電壓(其可簡稱為第(K+1)感應(yīng)電壓)。另外，依據(jù)本發(fā)明的某些實(shí)施例，當(dāng)判定電壓Vd已被決定，存儲裝置100 (尤其是其內(nèi)的元件，諸如快閃存儲器120、或是通過利用微處理器112執(zhí)行程序碼112C的存儲器控 制器110)可依據(jù)判定電壓Vd來決定該待測存儲單元的相關(guān)的軟信息SI。例如在判定電壓Vd由存儲器控制器110所決定的狀況下，存儲器控制器110另依據(jù)判定電壓Vd來決定軟信息SI。又例如在判定電壓Vd由快閃存儲器120所決定的狀況下，快閃存儲器120另依據(jù)判定電壓Vd來決定軟信息SI。又例如在判定電壓Vd由快閃存儲器120所決定的狀況下，存儲器控制器110依據(jù)判定電壓Vd來決定軟信息SI。于本發(fā)明的一實(shí)施例中，假設(shè)判定電壓Vd與Vthtl max之間的電壓差為A V0,且判定電壓Vd與Vthl max之間的電壓差為AV1 ;則存儲裝置100 (尤其是存儲器控制器110)可依據(jù)判定電壓Vd以及電壓差A(yù) Vtl與A V1來決定軟信息SI，尤其是依據(jù)下列方程式來決定軟信息SI S1 = log(e (I)VV1)2 / e (,W0)2)⑴；例如若AV1 = 0. 5且AVtl = I. 5，則軟信息SI的值為2。軟信息SI為一正值，其指出該存儲單元(在此即上述的待測存儲單元)中所儲存的信息可粗略地判定為「I」且此判定的可靠度為2。又例如若AV1 = 0. I且AVtl = I. 9，則軟信息SI的值為3. 6。軟信息SI為一正值，其指出該存儲單元中所儲存的信息可粗略地判定為「I」且此判定的可靠度為3. 6。又例如若AV1 = I. I且AVtl = 0. 9，則軟信息SI的值為-0. 4。軟信息SI為一負(fù)值，其指出該存儲單元中所儲存的信息可粗略地判定為「O」且此判定的可靠度為0. 4。其中，軟信息SI的可靠度可以用前述的所述第二數(shù)字值來表示。請注意，存儲裝置100針對軟信息SI的決定方式并不限于方程式(I)。依據(jù)本實(shí)施例的某些變化例，當(dāng)門檻電壓分布曲線所代表的機(jī)率分布并不對稱或是不規(guī)則時，存儲裝置100(尤其是其內(nèi)的元件，諸如快閃存儲器120、或是通過利用微處理器112執(zhí)行程序碼112C的存儲器控制器110)針對軟信息SI的計算方式可另導(dǎo)入加權(quán)值，例如可以利用變異或其它參數(shù)來進(jìn)行正規(guī)化(normalization)。依據(jù)本實(shí)施例的某些變化例，存儲裝置100 (尤其是其內(nèi)的元件，諸如快閃存儲器120、或是通過利用微處理器112執(zhí)行程序碼112C的存儲器控制器110)可依據(jù)寫入或擦除次數(shù)來更新上述的機(jī)率分布的代表信息，諸如門檻電壓分布曲線或其曲線參數(shù)/數(shù)據(jù)。依據(jù)本發(fā)明的一實(shí)施例，在軟信息SI由快閃存儲器120所決定的狀況下，快閃存儲器120可將軟信息SI轉(zhuǎn)換成數(shù)字形式，尤其是依據(jù)軟信息SI產(chǎn)生數(shù)字軟信息SId，并且將數(shù)字軟信息SId送給或回復(fù)給存儲器控制器110。例如針對所考慮的存儲單元，數(shù)字軟信息SId可為I位元組或多個位元組的數(shù)字值。廣義而言，針對該存儲單元，數(shù)字軟信息SId可為N’位元的數(shù)字值。實(shí)作上，數(shù)字軟信息SId的最高有效位元(Most Significant Bit,MSB)可為一符號位元(Sign Bit)，其可粗略地代表該存儲單元中所儲存的信息；尤其是，該符號位元可視為上述的硬信息，其中硬 信息與軟信息的組合亦可廣義地視為軟信息，是因為這樣的組合仍可被用于軟解碼。在大多數(shù)狀況下，存儲器控制器110通過只讀取該符號位元來判斷該存儲單元中所儲存的信息。當(dāng)發(fā)生讀取錯誤時，存儲器控制器110讀取數(shù)字軟信息SId的其它位元以糾正讀取錯誤。IV.傳輸軟信息至存儲器控制器圖4為依據(jù)本發(fā)明一實(shí)施例的一種用來讀取一頁數(shù)據(jù)的方法400的流程圖，其中本實(shí)施例為圖IB所示實(shí)施例的一變化例。步驟410為方法400的開始，其代表開始讀取上述的存儲器諸如快閃存儲器120中的一頁數(shù)據(jù)。于步驟420中，針對快閃存儲器120中對應(yīng)于同一頁的各個存儲單元，存儲器控制器110控制快閃存儲器120讀取其各自的符號位元，即所述存儲單元各自的符號位元，諸如所述存儲單元各自的軟信息中的符號位元。于是，快閃存儲器120將這些符號位元回復(fù)給存儲器控制器110，而存儲器控制器110對這些符號位元進(jìn)行硬解碼，以確認(rèn)數(shù)據(jù)的正確性。例如該硬解碼可為BCH碼的解碼，其中BCH碼的名稱中的「BCH」分別代表其三位發(fā)明人卜氏(Bose)、雷蕭氏(Ray-Chaudhuri)、與胡氏(Hocquenghem)。于步驟430中，當(dāng)檢測到硬解碼成功，表示檢測到?jīng)]有錯誤或者可更正的狀況，則進(jìn)入步驟460以結(jié)束圖4的工作流程；否則(即檢測到硬解碼失敗)，進(jìn)入步驟440。于步驟440中，針對所述存儲單元中的至少一部分(例如所述存儲單元中的一存儲單元、一部分存儲單元、或全部的存儲單元)中的每一個，存儲器控制器110控制快閃存儲器120讀取下一個位元，即所考慮的存儲單元的軟信息中由符號位元開始的第n個位元，以供存儲器控制器110進(jìn)行軟解碼，其中n代表于步驟420與430被執(zhí)行且進(jìn)入步驟440之后，步驟440目前被執(zhí)行的總次數(shù)加一。尤其是，所述存儲單元中的該至少一部分包含所述存儲單元中的全部的存儲單元。于是，快閃存儲器120將所述存儲單元中的每一個的第n個位元回復(fù)給存儲器控制器110，而存儲器控制器110對這些位元進(jìn)行軟解碼，以確認(rèn)數(shù)據(jù)的正確性。例如該軟解碼可為上述的低密度奇偶校驗碼。于步驟450中，當(dāng)檢測到軟解碼成功，表示檢測到?jīng)]有錯誤或者可更正的狀況，則進(jìn)入步驟460以結(jié)束圖4的工作流程；否則(即檢測到軟解碼失敗)，重新進(jìn)入步驟440。由于軟解碼只有在需要時才執(zhí)行，且軟解碼的次數(shù)只有在需要時才會增加，故本發(fā)明可在不增加存儲器控制器110與快閃存儲器120之間的頻寬需求的狀況下，即可達(dá)到極佳的效能。請注意，在存儲器控制器110的控制下，上述以感應(yīng)電壓進(jìn)行檢測運(yùn)作、決定軟信息(諸如上述的第n個位元)的運(yùn)作、以及回復(fù)軟信息的運(yùn)作可由快閃存儲器120來進(jìn)行。尤其是，當(dāng)存儲器控制器110控制快閃存儲器120讀取下一個位元時，快閃存儲器120只在滿足存儲器控制器110的解析度需求的程度內(nèi)進(jìn)行必要的檢測運(yùn)作(例如利用感應(yīng)電壓Vk諸如感應(yīng)電壓Vlst、V2nd、與Vm中的任其中之一進(jìn)行檢測運(yùn)作)以及必要的軟信息判定。因此，本發(fā)明在達(dá)到極佳的效能的同時，不會對存儲器控制器110及快閃存儲器120產(chǎn)生不必要的工作負(fù)荷。V.三級單元快閃存儲器的軟信息的決定圖5繪示一實(shí)施例中關(guān)于三級單元快閃存儲器中的閃存單元的門檻電壓分布及對應(yīng)的狀態(tài){s_，S001, S010, S011, S100, S101, S110, S11J以及相關(guān)參數(shù)，其中這些狀態(tài){S_，S001,S010, S011, S100, S101,S110, S11J 之下標(biāo)分別以寫入的邏輯值{000,001,010,011,100,101,110,111}來標(biāo)示。典型狀況下，所述狀態(tài)可被安排成圖5所示狀態(tài){S
in, S011，S001，S101，S100J S000,
S010, S110I的順序。這只是為了說明的目的而已，并非對本發(fā)明的限制。依據(jù)本實(shí)施例的某些變化例，所述狀態(tài)可被安排成不同的順序。于本實(shí)施例中，上述的存儲器諸如快閃存儲器120可為多級單元快閃存儲器，尤其是三級單元快閃存儲器。針對快閃存儲器120當(dāng)中所考慮的存儲單元的一特定位元，存儲裝置100 (例如上述的控制器諸如存儲器控制器110，或上述的存儲器諸如快閃存儲器120)可依據(jù)該特定位元的值相異的兩相鄰狀態(tài)來決定一第一電壓差與一第二電壓差，其中該第一電壓差代表該兩相鄰狀態(tài)中的一第一狀態(tài)的門檻電壓與判定電壓Vd之間的電壓差，而該第二電壓差代表該兩相鄰狀態(tài)中的一第二狀態(tài)的門檻電壓與判定電壓Vd之間的 電壓差。于是，存儲裝置100(例如存儲器控制器110或快閃存儲器120)可依據(jù)該第一電壓差與該第二電壓差決定對應(yīng)于該特定位元的軟信息。更明確而言，一個閃存單元可儲存3位元的數(shù)據(jù)；于該閃存單元被寫入一邏輯值諸如{111,011,001,101,100,000,010,110}中的任其中之一時，該閃存單元的門檻電壓可處于圖5所示8種不同狀態(tài){Sm，S011, S001, S101, S100, S000, S010, S110I中的相對應(yīng)狀態(tài)。理論上，該閃存單元的門檻電壓的橫向位置會落在該相對應(yīng)狀態(tài)的門檻電壓分布曲線以及橫軸的交點(diǎn)之間的范圍內(nèi)。如圖5所示，以邏輯值「111」寫入的閃存單元針對門檻電壓為Vpvtl的狀況會具有最高機(jī)率，而以邏輯值「011」寫入的閃存單元針對門檻電壓為Vpvl的狀況會具有最高機(jī)率，且以邏輯值「001」寫入的閃存單元針對門檻電壓為Vpv2的狀況會具有最高機(jī)率，依此類推。為了取得所考慮的存儲單元的軟信息，需決定電壓差M0與AV115例如目前需要取得該存儲單元的最高有效位元的軟信息，以供針對該存儲單元的最高有效位元進(jìn)行軟解碼，其中存儲裝置100可決定上述的判定電壓Vd。于圖5所示狀況下，電壓差八\可決定為判定電壓Vd與Vpvl之間的電壓差，其中在邏輯值{111,011,001,101,100,000,010,110}當(dāng)中最高有效位元為0者所對應(yīng)的狀態(tài)中，門檻電壓Vpvl為這些狀態(tài)當(dāng)中位于星狀圖案左側(cè)且距離判定電壓Vd最近的狀態(tài)的門檻電壓分布曲線的峰值所在位置。另外，電壓差A(yù)V1可決定為判定電壓Vd與Vpv3之間的電壓差，其中在邏輯值{111，011，001，101，100，000,010,110}當(dāng)中最高有效位元為I者所對應(yīng)的狀態(tài)中，門檻電壓Vpv3為這些狀態(tài)當(dāng)中位于星狀圖案右側(cè)且距離判定電壓Vd最近的狀態(tài)的門檻電壓分布曲線的峰值所在位置。請注意，決定電壓差A(yù) Vtl與A V1時，必須選擇該存儲單元的正確的位元所對應(yīng)的兩狀態(tài)，尤其是依據(jù)該位元的值相異的兩相鄰狀態(tài)來決定電壓差A(yù)Vtl與AVp例如依據(jù)本實(shí)施例，以邏輯值「011」與「101」為下標(biāo)所標(biāo)示的兩狀態(tài)Stlll與Sltll為該最高有效位元的值相異的兩相鄰狀態(tài)；因此，于針對上述的特定位元諸如該存儲單元的最高有效位元進(jìn)行軟解碼時，該兩相鄰狀態(tài)Stlll與Sltll是好的候選狀態(tài)，其對應(yīng)的門檻電壓Vpvl與Vpv3可供分別用來決定上述的電壓差&、與AL。相較之下，以邏輯值「011」與「001」為下標(biāo)所標(biāo)示的兩狀態(tài)Stlll與Stltll為該最高有效位元的值相同的兩個狀態(tài)；因此，于針對該存儲單元的最高有效位元進(jìn)行軟解碼時，這兩個狀態(tài)Stlll與Stltll并非好的候選狀態(tài)。圖6A繪示另一實(shí)施例中關(guān)于三級單元快閃存儲器中的閃存單元的門檻電壓分布及對應(yīng)的狀態(tài){s_，S001, S010, S011, S100, S101, S110, S11J以及相關(guān)參數(shù)。例如上述的特定位元可代表該存儲單元的最低有效位元，而目前需要取得該存儲單元的最低有效位元的軟信息，以供針對該存儲單元的最低有效位元進(jìn)行軟解碼，其中存儲裝置100可決定上述的判定電壓Vd。于圖6A所示狀況下，電壓差A(yù)Vtl可決定為判定電壓Vd與Vpv4之間的電壓差，其中在邏輯值{111,011,001,101,100,000,010,110}當(dāng)中最低有效位元為0者所對應(yīng)的狀態(tài)中，門檻電壓Vpv4為這些狀態(tài)當(dāng)中位于星狀圖案右側(cè)且距離判定電壓Vd最近的狀態(tài)的門檻電壓分布曲線的峰值所在位置。另外，電壓差A(yù)V1可決定為判定電壓Vd與Vpvl之間的電壓差，其中在邏輯值{111,011,001,101,100,000,010,110}當(dāng)中最低有效位元為I者所對應(yīng)的狀態(tài)中，門檻電壓010為這些狀態(tài)當(dāng)中位于星狀圖案左側(cè)且距離判定電壓Vd最近的狀態(tài)的門檻電壓分布曲線的峰值所在位置。相仿地，決定電壓差A(yù) Vtl與A V1時，必須選擇該存儲單元的正確的位元所對應(yīng)的兩狀態(tài)，尤其是依據(jù)該位元的值相異的兩相鄰狀態(tài)來決定電壓差A(yù)V0與AV1。例如依據(jù)本實(shí)施例，兩狀態(tài)Stlll與Sltltl為該最低有效位元的值相異的兩相鄰狀態(tài)；因此，于針對該存儲單元的最低有效位元進(jìn)行軟解碼時，該兩相鄰狀態(tài)Stlll與Sltltl是好的候選狀態(tài)，其對應(yīng)的門檻電壓Vpvl與Vpv4可供分別用來決定上述的電壓差&\與M00相較之下，以邏輯值「011」與「001」為下標(biāo)所標(biāo)示的兩狀態(tài)Stlll與Stltll為該最低有效位元的值相同的兩個狀態(tài)；因此，于針對該存儲單元的最低有效位元進(jìn)行軟解碼時，這兩個狀態(tài)Stlll與Stltll并非好的候選狀 態(tài)。依據(jù)圖6A所示實(shí)施例的一變化例，諸如圖6B所示的實(shí)施例，假設(shè)在該存儲單元的各個位元當(dāng)中，所考慮的位元為位于中間者，即所謂的中央有效位元(CentralSignificant Bit，CSB)。依據(jù)圖6B所示的實(shí)施例，以邏輯值「011」與「001」為下標(biāo)所標(biāo)示的兩狀態(tài)Stlll與Stltll為該中央有效位元的值相異的兩相鄰狀態(tài)；因此，于針對該存儲單元的中央有效位元進(jìn)行軟解碼時，該兩相鄰狀態(tài)Stlll與Stltll是好的候選狀態(tài)，其對應(yīng)的門檻電壓Vpvl與Vpv2可供分別用來決定上述的電壓差A(yù) V1與A V。。 依據(jù)圖6A所示實(shí)施例的另一變化例，諸如圖6C所示的實(shí)施例，假設(shè)星狀圖案的橫向位置落入門檻電壓Vpvtl與Vpvl之間的區(qū)間，而非落入門檻電壓Vpvl與Vpv2之間的區(qū)間，其中在該存儲單元的各個位元當(dāng)中，所考慮的位元仍是上述的中央有效位元。依據(jù)圖6C所示的實(shí)施例，以邏輯值「111」與「001」為下標(biāo)所標(biāo)示的兩狀態(tài)S111與Stltll為該中央有效位元的值相異的兩相鄰狀態(tài)；因此，于針對該存儲單元的中央有效位元進(jìn)行軟解碼時，該兩相鄰狀態(tài)S111與Stltll是好的候選狀態(tài)，其對應(yīng)的門檻電壓Vpvtl與Vpv2可供分別用來決定上述的電壓差A(yù)Vj AL。相較之下，以邏輯值「111」與「011」為下標(biāo)所標(biāo)示的兩狀態(tài)S111與StlllS該中央有效位元的值相同的兩個狀態(tài)；因此，于針對該存儲單元的中央有效位元進(jìn)行軟解碼時，這兩個狀態(tài)S111與Stlll并非好的候選狀態(tài)。VI.以碼字(Code Word)取得軟信息計算軟信息的運(yùn)算負(fù)荷可由存儲器控制器110來分擔(dān)。依據(jù)本發(fā)明的一實(shí)施例，為了取得判定電壓Vd，存儲器控制器110及快閃存儲器120可擁有一協(xié)定，用來進(jìn)行兩者之間的溝通。請同時參考圖3 ;存儲器控制器110及快閃存儲器120都知道第一次檢測運(yùn)作會由第一感應(yīng)電壓Vlst開始進(jìn)行。若確切的門檻電壓Ve小于第一感應(yīng)電壓Vlst (即當(dāng)檢測到有電流通過該待測存儲單元時)，則快閃存儲器120回復(fù)數(shù)字值「I」給存儲器控制器110，并且以第二感應(yīng)電壓V2nd進(jìn)行第二次檢測運(yùn)作。存儲器控制器110接收快閃存儲器120所回復(fù)的數(shù)字值「I」且據(jù)以得知確切的門檻電壓Ve小于第一感應(yīng)電壓Vlst，并且下一個感應(yīng)電壓將是第二感應(yīng)電壓v2nd。其次，若確切的門檻電壓Ve大于第二感應(yīng)電壓V2nd(即當(dāng)檢測到?jīng)]有電流通過該待測存儲單元時)，則快閃存儲器120回復(fù)數(shù)字值「O」給存儲器控制器110，并且以第三感應(yīng)電壓Vm進(jìn)行第三次檢測運(yùn)作。存儲器控制器110接收快閃存儲器120所回復(fù)的數(shù)字值「O」且據(jù)以得知確切的門檻電壓Ve大于第二感應(yīng)電壓V2nd，并且下一個感應(yīng)電壓將是第三感應(yīng)電壓V3ri。接下來，若確切的門檻電壓Ve小于第三感應(yīng)電壓Vm (即當(dāng)檢測到有電流通過該待測存儲單元時)，則快閃存儲器120回復(fù)數(shù)字值「I」給存儲器控制器110。存儲器控制器110接收快閃存儲器120所回復(fù)的數(shù)字值「I」且據(jù)以得知確切的門檻電壓Ve小于第三感應(yīng)電壓V3,d。基于上述快閃存儲器120傳送的碼字(諸如數(shù)字值「I」或「O」)，存儲器控制器110據(jù)以得知確切的門檻電壓Ve位于第二感應(yīng)電壓V2nd與第三感應(yīng)電壓Vm之間。依據(jù)本實(shí)施例的一實(shí)施選擇，存儲器控制器110可將判定電壓Vd計算成為((V2nd+V3J/2)。依據(jù)本實(shí)施例的另一實(shí)施選擇，存儲器控制器110可控制快閃存儲器120執(zhí)行更多的檢測運(yùn)作，以達(dá)到更高的解析度。另外，于取得判定電壓Vd之后，存儲器控制器110可據(jù)以計算軟信 息SI ;例如于針對每一回復(fù)(諸如快閃存儲器120所傳送的碼字)計算軟信息SI時，存儲器控制器110可使用方程式(I)及/或預(yù)定的加權(quán)值。VII.以讀取重試(Read Retry)機(jī)制取得軟信息依據(jù)本發(fā)明的某些實(shí)施例，為了在未支援上述判定電壓Vd的決定以及軟信息的計算的狀況下由快閃存儲器120取得軟信息，本發(fā)明提供相關(guān)輔助運(yùn)作，使得存儲器控制器110可利用快閃存儲器120既有的讀取重試機(jī)制作為取得軟信息的工具。請參考圖7，上述的相關(guān)輔助運(yùn)作進(jìn)一步說明如下。假設(shè)所考慮的存儲單元的確切的門檻電壓Ve位于圖7所示的星狀圖案的橫向位置。存儲器控制器110控制快閃存儲器120改變感應(yīng)電壓，以便逐步地決定該存儲單元的最高有效位元?？扉W存儲器120通過利用位于門檻電壓Vpvtl與Vpvl的正中央(即門檻電壓Vpvtl與Vpvl之間的中央點(diǎn))的一第一感應(yīng)電壓Vc，來決定該存儲單元的最高有效位元。例如快閃存儲器120回復(fù)數(shù)字值「O」給存儲器控制器110，以指出感應(yīng)電壓Vc大于確切的門檻電壓Ve (即當(dāng)檢測到有電流通過該待測存儲單元時)。又例如快閃存儲器120回復(fù)數(shù)字值「I」給存儲器控制器110，以指出感應(yīng)電壓Vc小于確切的門檻電壓Ve (即當(dāng)檢測到無電流通過該待測存儲單元時)。其次，存儲器控制器110控制快閃存儲器120，以通過利用一第二感應(yīng)電壓(Vc-AV)來決定確切的門檻電壓Ve，其中八￥可為5011^或其它預(yù)定值。于是，快閃存儲器120回復(fù)檢測運(yùn)作的結(jié)果給存儲器控制器110。當(dāng)該結(jié)果仍舊是數(shù)字值「O」時，存儲器控制器110可控制快閃存儲器120，以進(jìn)一步地利用任何預(yù)定值諸如一第三感應(yīng)電壓(Vc-2*(AV))來決定確切的門檻電壓Ve，依此類推。例如在第(n-1)次檢測運(yùn)作的結(jié)果仍舊是數(shù)字值「O」的狀況下，當(dāng)進(jìn)行第n次檢測運(yùn)作時，存儲器控制器110可控制快閃存儲器120，以進(jìn)一步地利用一第n感應(yīng)電壓(Vc-(n-l)*(AV))來決定確切的門檻電壓Ve。如此，一次又一次，存儲器控制器110 —直減少感應(yīng)電壓，直到某一次檢測運(yùn)作的結(jié)果由數(shù)字值「O」變成數(shù)字值「I」。尤其是，當(dāng)?shù)贜”次檢測運(yùn)作的結(jié)果由數(shù)字值「O」變成數(shù)字值「I」時，存儲器控制器110據(jù)以得知確切的門檻電壓Ve位于第N”感應(yīng)電壓(Vc- (N”-l) * ( △ V))與第(N”-l)感應(yīng)電壓(Vc-(N”-2)*(AV))之間。如此，存儲器控制器110可依據(jù)最后兩次檢測運(yùn)作所采用的感應(yīng)電壓來決定上述的判定電壓Vd，并據(jù)以決定上述的軟信息。例如存儲器控制器110可將判定電壓Vd決定成為最后兩次檢測運(yùn)作所采用的感應(yīng)電壓的平均值，尤其是依據(jù)下列方程式來決定上述的判定電壓Vd Vd = (Vc-(N”-1. 5)*( AV));其中N”代表檢測結(jié)果為數(shù)字值「O」的連續(xù)的檢測運(yùn)作的總次數(shù)加一。請注意,利用該讀取重試機(jī)制來尋找判定電壓Vd時,必須選擇該存儲單元的正確的位元。例如依據(jù)本實(shí)施例，針對以邏輯值「111」與「011」為下標(biāo)所標(biāo)示的兩相鄰狀態(tài)S111與Stlll,其最高有效位元不同；因此，于針對該存儲單元的最高有效位元進(jìn)行軟解碼時，該兩相鄰狀態(tài)S111與Stlll為好的候選狀態(tài)，其對應(yīng)的門檻電壓Vpvtl與Vpvl可供用來決定上述的第一感應(yīng)電壓Vc，其中存儲器控制器110可將第一感應(yīng)電壓Vc決定成為門檻電壓Vpvtl與Vpvl的平均值(或加權(quán)平均值)。依據(jù)本實(shí)施例的一變化例(請仍舊參考圖7)，假設(shè)圖7所示的星狀圖案的橫向位置右移至跨過門檻電壓Vpvtl與Vpvl之間的中央點(diǎn)的位置，即在該存儲單元的確切的門檻電壓Ve位于該中央點(diǎn)與門檻電壓Vpvl之間的狀況下，存儲器控制器110可將判定電壓Vd決定成為最后兩次檢測運(yùn)作所采用的感應(yīng)電壓的平均值，尤其是依據(jù)下列方程式來決定上述的判定電壓Vd Vd = (Vc+(N”-1. 5)*( AV));其中本變化例的N”代表檢測結(jié)果為數(shù)字值「I」的連續(xù)的檢測運(yùn)作的總次數(shù)加一。依據(jù)本實(shí)施例的另一變化例(請仍舊參考圖7)，針對以邏輯值「111」與「011」為下標(biāo)所標(biāo)示的兩相鄰狀態(tài)S111與Stlll,其最低有效位元相同；因此，于針對該存儲單元的最低有效位元進(jìn)行軟解碼時，該兩相鄰狀態(tài)S111與Stlll并非好的候選狀態(tài)，其對應(yīng)的門檻電壓Vpvtl與Vpvl不適合用來決定上述的第一感應(yīng)電壓Vc，其中存儲器控制器110不應(yīng)將第一感應(yīng)電壓Vc決定成為門檻電壓Vpvtl與Vpvl的平均值(或加權(quán)平均值)。尤其是，于本變化例中，門檻電壓Vpvtl與Vpv4才是適合用來決定上述的第一感應(yīng)電壓Vc，這是因為它們所代表的狀態(tài)S111與Sltltl是在其所對應(yīng)的邏輯值的最低有效位元不同的狀況下的兩個相鄰狀態(tài)，其中存儲器控制器Iio可將第一感應(yīng)電壓Vc決定成為門檻電壓Vpvtl與Vpv4的平均值(或加權(quán)平均值)。依據(jù)本實(shí)施例的另一變化例(請仍舊參考圖7)，針對以邏輯值「111」與「011」為下標(biāo)所標(biāo)示的兩相鄰狀態(tài)S111與Stlll,其中央有效位元相同；因此，于針對該存儲單元的中央有效位元進(jìn)行軟解碼時，該兩相鄰狀態(tài)S111與Stlll并非好的候選狀態(tài)，其對應(yīng)的門檻電壓Vpvtl與Vpvl不適合用來決定上述的第一感應(yīng)電壓Vc，其中存儲器控制器110不應(yīng)將第一感應(yīng)電壓Vc決定成為門檻電壓Vpvtl與Vpvl的平均值(或加權(quán)平均值)。尤其是，于本變化例中，門檻電壓Vpvtl與Vpv2才是適合用來決定上述的第一感應(yīng)電壓Vc，這是因為它們所代表的狀態(tài)S111與Stlll是在其所對應(yīng)的邏輯值的中央有效位元不同的狀況下的兩個相鄰狀態(tài)，其中存儲器控制器Iio可將第一感應(yīng)電壓Vc決定成為門檻電壓Vpvtl與Vpv2的平均值(或加權(quán)平均值)。本發(fā)明的好處之一是，通過適當(dāng)?shù)禺a(chǎn)生軟信息，輔以相關(guān)的軟/硬信息傳輸控制 (例如圖4所示的方法所揭露的軟/硬信息傳輸控制)，本發(fā)明能針對該控制器所存取的數(shù)據(jù)來進(jìn)行妥善的存儲器存取管理，以減少錯誤的發(fā)生。另外，依據(jù)以上各個實(shí)施例/變化例來實(shí)施并不會增加許多額外的成本，甚至比相關(guān)技術(shù)更能節(jié)省成本。因此，基于以上揭露的內(nèi)容，相關(guān)技術(shù)的問題已被解決，且整體成本不會增加太多。以上所述僅為本發(fā)明 的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用來進(jìn)行存儲器存取管理的方法，其特征是，包含有 針對一存儲器中的同一存儲單元，依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，其中該第一數(shù)字值與該至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量；以及 基于該至少一第二數(shù)字值，產(chǎn)生/取得該存儲單元的軟信息，以供進(jìn)行軟解碼。
2.如權(quán)利要求I所述的方法，其特征是，該軟信息依據(jù)該存儲器的電荷分布統(tǒng)計信息而定。
3.如權(quán)利要求I所述的方法，其特征是，該軟信息對應(yīng)于該存儲單元的門檻電壓。
4.如權(quán)利要求3所述的方法，其特征是，該至少一第二數(shù)字值代表該存儲單元的至少一候選門檻電壓或其代表信息；以及該方法另包含 依據(jù)該至少一候選門檻電壓，決定該存儲單元的門檻電壓。
5.如權(quán)利要求3所述的方法，其特征是，該至少一第二數(shù)字值代表該存儲單元的至少一候選門檻電壓偏高或偏低；以及該方法另包含 依據(jù)該至少一候選門檻電壓是否偏高或偏低，決定該存儲單元的門檻電壓。
6.如權(quán)利要求I所述的方法，其特征是，該至少一第二數(shù)字值包含多個第二數(shù)字值；以及該方法另包含 依據(jù)所述第二數(shù)字值中的其中之一，要求該存儲器輸出所述第二數(shù)字值中的另一個。
7.如權(quán)利要求I所述的方法，其特征是，該存儲器是一快閃存儲器，且該存儲單元是一閃存單元。
8.如權(quán)利要求7所述的方法，其特征是，另包含有 控制該快閃存儲器分別利用不全部相同的多個感應(yīng)電壓進(jìn)行檢測運(yùn)作，以產(chǎn)生該至少一第二數(shù)字值與該第一數(shù)字值中的至少一部分?jǐn)?shù)字值。
9.如權(quán)利要求7所述的方法，其特征是，該存儲器是多級單元快閃存儲器； 以及該方法另包含 針對該存儲單元的一特定位元，依據(jù)該特定位元的值相異的兩相鄰狀態(tài)來決定一第一電壓差與一第二電壓差，其中該第一電壓差代表該兩相鄰狀態(tài)中的一第一狀態(tài)的門濫電壓與一判定電壓之間的電壓差，而該第二電壓差代表該兩相鄰狀態(tài)中的一第二狀態(tài)的門檻電壓與該判定電壓之間的電壓差；以及 依據(jù)該第一電壓差與該第二電壓差決定對應(yīng)于該特定位元的軟信息。
10.如權(quán)利要求I所述的方法，其特征是，另包含有 針對該存儲器中對應(yīng)于同一頁的各個存儲單元，控制該存儲器讀取所述存儲單元各自的符號位元； 對所述符號位元進(jìn)行硬解碼；以及 在檢測到硬解碼失敗的狀況下，針對所述存儲單元中的至少一部分中的每一個，控制該存儲器讀取至少下一個位元，以供進(jìn)行軟解碼。
11.一種存儲裝置，其特征是，包含有 一存儲器，該存儲器包含多個區(qū)塊；以及 一控制器，用來存取該存儲器以及管理該多個區(qū)塊，并且另針對該控制器本身所存取的數(shù)據(jù)來進(jìn)行存儲器存取管理，其中針對該存儲器中的同一存儲單元，該控制器依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，而該第一數(shù)字值與該至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量； 其中基于該至少一第二數(shù)字值，該控制器產(chǎn)生/取得該存儲單元的軟信息，以供進(jìn)行軟解碼。
12.如權(quán)利要求11所述的存儲裝置，其特征是，該軟信息對應(yīng)于該存儲單元的門檻電壓。
13.如權(quán)利要求12所述的存儲裝置，其特征是，該至少一第二數(shù)字值代表該存儲單元的至少一候選門檻電壓或其代表信息；以及該控制器依據(jù)該至少一候選門檻電壓，決定該存儲單元的門檻電壓。
14.如權(quán)利要求12所述的存儲裝置，其特征是，該至少一第二數(shù)字值代表該存儲單元的至少一候選門檻電壓偏高或偏低；以及該控制器依據(jù)該至少一候選門檻電壓是否偏高或 低，決定該存儲單元的門檻電壓。
15.如權(quán)利要求11所述的存儲裝置，其特征是，該至少一第二數(shù)字值包含多個第二數(shù)字值；以及該控制器依據(jù)所述第二數(shù)字值中的其中之一，要求該存儲器輸出所述第二數(shù)字值中的另一個。
16.如權(quán)利要求11所述的存儲裝置，其特征是，該存儲器是一快閃存儲器，且該存儲單元是一閃存單元。
17.如權(quán)利要求16所述的存儲裝置，其特征是，該控制器控制該快閃存儲器分別利用不全部相同的多個感應(yīng)電壓進(jìn)行檢測運(yùn)作，以產(chǎn)生該至少一第二數(shù)字值與該第一數(shù)字值中的至少一部分?jǐn)?shù)字值。
18.一種存儲裝置的控制器，該控制器用來存取一存儲器，該存儲器包含多個區(qū)塊，其特征是，該控制器包含有 一只讀存儲器，用來儲存一程序碼；以及 一微處理器，用來執(zhí)行該程序碼以控制對該存儲器的存取以及管理該多個區(qū)塊，其中在該微處理器的控制下，該控制器針對該控制器本身所存取的數(shù)據(jù)來進(jìn)行存儲器存取管理，以及針對該存儲器中的同一存儲單元，該控制器依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，而該第一數(shù)字值與該至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量； 其中基于該至少一第二數(shù)字值，該控制器產(chǎn)生/取得該存儲單元的軟信息，以供進(jìn)行軟解碼。
19.如權(quán)利要求18所述的控制器，其特征是，該軟信息對應(yīng)于該存儲單元的門檻電壓。
20.如權(quán)利要求19所述的控制器，其特征是，該至少一第二數(shù)字值代表該存儲單元的至少一候選門檻電壓或其代表信息；以及該控制器依據(jù)該至少一候選門檻電壓，決定該存儲單元的門檻電壓。
21.如權(quán)利要求19所述的控制器，其特征是，該至少一第二數(shù)字值代表該存儲單元的至少一候選門檻電壓偏高或偏低；以及該控制器依據(jù)該至少一候選門檻電壓是否偏高或偏低，決定該存儲單元的門檻電壓。
22.如權(quán)利要求18所述的控制器，其特征是，該至少一第二數(shù)字值包含多個第二數(shù)字值；以及該控制器依據(jù)所述第二數(shù)字值中的其中之一，要求該存儲器輸出所述第二數(shù)字值中的另一個。
23.如權(quán)利要求18所述的控制器，其特征是，該存儲器是一快閃存儲器，且該存儲單元是一閃存單元。
24.如權(quán)利要求23所述的控制器，其特征是，該控制器控制該快閃存儲器分別利用不全部相同的多個感應(yīng)電壓進(jìn)行檢測運(yùn)作，以產(chǎn)生該至少一第二數(shù)字值與該第一數(shù)字值中的至少一部分?jǐn)?shù)字值。
全文摘要
本發(fā)明公開了一種用來進(jìn)行存儲器存取管理的方法，該方法包含有針對一存儲器中的同一存儲單元，依據(jù)該存儲器所輸出的一第一數(shù)字值，要求該存儲器輸出至少一第二數(shù)字值，其中該第一數(shù)字值與該至少一第二數(shù)字值用來判斷該存儲單元所儲存的同一位元的信息，且該存儲單元的各種可能狀態(tài)的數(shù)量等于該存儲單元所儲存的全部的位元的各種可能組合的數(shù)量；以及基于該至少一第二數(shù)字值，產(chǎn)生/取得該存儲單元的軟信息，以供進(jìn)行軟解碼。本發(fā)明另提供相關(guān)的存儲裝置及其控制器。本發(fā)明通過適當(dāng)?shù)禺a(chǎn)生軟信息，輔以相關(guān)的軟/硬信息傳輸控制，能針對該控制器所存取的數(shù)據(jù)來進(jìn)行妥善的存儲器存取管理，以減少錯誤的發(fā)生。
文檔編號G06F11/00GK102750188SQ20111014130
公開日2012年10月24日 申請日期2011年5月27日 優(yōu)先權(quán)日2011年4月19日
發(fā)明者張孝德, 楊宗杰, 王文瓏 申請人:慧榮科技股份有限公司