專利名稱：存儲器存取控制裝置與相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于存儲器存取控制，尤指 一種處理器存取存儲器的控制裝 置與相關(guān)方法。
背景技術(shù)：
一般而言，處理器(或稱中央處理單元)可正確地執(zhí)行指令外，尚會提 供監(jiān)控存取存儲器的功能，該功能可預(yù)先設(shè)定存儲器中允許存取的特定范圍 或是允許存取的操作，其目的在于找出對存儲器不正確或不正常的存取，用 以輔助程序除錯，或是防范不適用的程序破壞整體系統(tǒng)的正常運(yùn)作。
在已知技術(shù)中，常見的存儲器存取控制方式有兩種。第一種已知控制方 式是在處理器中內(nèi)建數(shù)個監(jiān)控緩沖器(watch register),用來在存儲器中設(shè) 定欲監(jiān)控的 一個或多個特定范圍以及欲監(jiān)控的操作，例如數(shù)據(jù)讀取(data read)、數(shù)據(jù)寫入(data write)以及指令^M亍(instruction execution),例 如是MIPS公司的處理器。 一旦處理器對存儲器的存取范圍及操作符合先前的 設(shè)定時，便會產(chǎn)生監(jiān)控點(diǎn)例外(watch-point except ion)信號(或稱例外信 號)，該處理器會依據(jù)該例外信號將觸發(fā)并轉(zhuǎn)移到例外處理程序(exception handler)并依照預(yù)定方式處理該例外事件(event);另 一種已知控制方式一樣 是在存儲器中設(shè)定允許存取的一個或多個特定范圍以及允許存取的操作，然 而不同之處在于產(chǎn)生例外事件的條件是處理器存取設(shè)定范圍以外的存儲器， 或是雖存取設(shè)定范圍內(nèi)的存儲器但是存取操作不符合設(shè)定值，例如是ARM公 司的處理器，舉例來說，對被設(shè)定為只能讀取的存儲器范圍進(jìn)行寫入就會產(chǎn) 生例外信號。
上述的二種存儲器存取控制方式需有各自不同的設(shè)定方法來加以設(shè)定， 使用者無法依據(jù)其需求來彈性設(shè)定對自己所想要的存儲器存取控制方式。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種存儲器存取控制裝置與相關(guān)方法，其可讓使用者自行選擇存儲器存取控制方式，以解決上述問題。
依據(jù)本發(fā)明的實(shí)施例，揭露一種存儲器存取控制裝置，用來監(jiān)控存儲器 的存取以產(chǎn)生目標(biāo)監(jiān)控結(jié)果。該存儲器存取控制裝置包含有至少一監(jiān)控電 路、設(shè)定單元以及輸出電路。該監(jiān)控電路是相應(yīng)該存儲器的地址，并具有存 取方式設(shè)定值，該監(jiān)控電路用以根據(jù)該存取方式設(shè)定值來監(jiān)控該存儲器的存 取以輸出初步監(jiān)控結(jié)果。該設(shè)定單元具有觸發(fā)例外設(shè)定值，該觸發(fā)例外設(shè)定 值是與該存儲器被存取時的例外觸發(fā)狀態(tài)相關(guān)。該輸出電路是耦接于該監(jiān)控 電路與該設(shè)定單元，用以根據(jù)該初步監(jiān)控結(jié)果及該觸發(fā)例外設(shè)定值來產(chǎn)生該 目標(biāo)監(jiān)控結(jié)果。
依據(jù)本發(fā)明的實(shí)施例，揭露一種存儲器存取控制方法，用來監(jiān)控存儲器
的存取以產(chǎn)生目標(biāo)監(jiān)控結(jié)果。該方法包含有根據(jù)存取方式設(shè)定值來監(jiān)控處 理器存取該存儲器的操作以輸出初步監(jiān)控結(jié)果；提供觸發(fā)例外設(shè)定值，其中， 該觸發(fā)例外設(shè)定值是與該存儲器被存取時的例外觸發(fā)狀態(tài)相關(guān)；以及根據(jù)該 初步監(jiān)控結(jié)果及該觸發(fā)例外設(shè)定值來產(chǎn)生該目標(biāo)監(jiān)控結(jié)果。
依據(jù)本發(fā)明的實(shí)施例，揭露另一種存儲器存取監(jiān)控裝置，用來監(jiān)控存儲 器的存取狀態(tài)以產(chǎn)生監(jiān)控結(jié)果。該存儲器存取監(jiān)控裝置包含有監(jiān)控單元、模 式設(shè)定單元以及輸出單元。該監(jiān)控單元包含有至少一監(jiān)控器，具有存取方 式設(shè)定值，并根據(jù)該存取方式設(shè)定值來監(jiān)控該存儲器的存取狀態(tài)，并產(chǎn)生區(qū) 域監(jiān)控結(jié)果；以及處理電路，耦接于該監(jiān)控器，用以對個別監(jiān)控電路的該區(qū) 域監(jiān)控結(jié)果進(jìn)行預(yù)定運(yùn)算以產(chǎn)生運(yùn)算結(jié)果。該模式設(shè)定單元具有例外模式設(shè) 定值，其中該例外模式設(shè)定值可依據(jù)存儲器存取時的例外觸發(fā)狀態(tài)的需求來 設(shè)定。該輸出單元是耦接于該監(jiān)控單元與該模式設(shè)定單元，用以根據(jù)該運(yùn)算 結(jié)果及該例外模式設(shè)定值來產(chǎn)生該監(jiān)控結(jié)果。


圖1為本發(fā)明存儲器存取控制裝置的一實(shí)施例示意圖。 圖2為圖1中所示存儲器存取控制裝置監(jiān)控處理器存取存儲器的一實(shí)施 例的示意圖。
圖3為圖1中所示存儲器存取控制裝置對該存儲器的存取方式設(shè)定值的 一實(shí)施例的示意圖。
圖4為圖1中所示存儲器存取控制裝置的相關(guān)邏輯值的真值表。
5圖5為本發(fā)明存儲器存取控制裝置的另一實(shí)施例示意圖。
圖6為圖5中所示的存儲器存取控制裝置的操作范例示意圖。 圖7為圖5中所示的存儲器存取控制裝置于多個存取方式設(shè)定值中具有 部分重迭的存儲器范圍下的操作范例示意圖。 [主要元件標(biāo)號說明]
真值表
存儲器存取控制裝置 監(jiān)控電路 設(shè)定單元 輸出電路 處理器 存儲器 處理電路
12、 22、 32、 34 100、 500
110、 510、 512、 514
120、 520
130、 530
200
220
540
具體實(shí)施例方式
請同時參閱圖1以及圖2,圖1為本發(fā)明存儲器存取控制裝置100的一 實(shí)施例示意圖，而圖2為本發(fā)明存儲器存取控制裝置100監(jiān)控處理器200存 取存儲器220的一實(shí)施例的示意圖。存儲器存取控制裝置100用來監(jiān)控處理 器200存取存儲器220的操作，并產(chǎn)生目標(biāo)監(jiān)控結(jié)果XCPN,如圖l所示，存 儲器存取控制裝置100包含有監(jiān)控電路110、設(shè)定單元120以及輸出電路130, 其中，監(jiān)控電路110包括有至少一監(jiān)控緩沖器，監(jiān)控緩沖器用來儲存存取方 式設(shè)定值，該監(jiān)控電路110用以根據(jù)該存取方式設(shè)定值來監(jiān)控處理器200存 取存儲器220的操作，并輸出初步監(jiān)控結(jié)果MATCH;設(shè)定單元12Q包括有觸 發(fā)例外的定義(例如存取存儲器的地址落在設(shè)定范圍之中，或者是落在設(shè)定范 圍之外)，該設(shè)定單元120用以根據(jù)該觸發(fā)例外定義來設(shè)定輸出設(shè)定值GI; 以及輸出電路130根據(jù)初步監(jiān)控結(jié)果MATCH及輸出設(shè)定值GI來產(chǎn)生目標(biāo)監(jiān)控 結(jié)果XCPN。以下將進(jìn)一步說明存儲器存取控制裝置100的運(yùn)作方式，然而， 此僅是作為范例說明之用，并非為本發(fā)明的限制。
一實(shí)施例中，上述的存取方式設(shè)定值包含有存儲器220的特定存儲器范 圍與對應(yīng)于該特定存儲器范圍的特定存取操作，而該特定存取操作則包含有 數(shù)據(jù)讀取(R)、數(shù)據(jù)寫入(W)、指令執(zhí)行(I)或其組合。舉例來說，請參閱圖3,圖3為該存取方式設(shè)定值的一實(shí)施例的示意圖。若監(jiān)控電路110中所儲存的
該存取方式設(shè)定值是允許處理器200對存儲器220中地址OxOFOO至0x0FFF 的特定存儲器范圍RANGE進(jìn)行數(shù)據(jù)讀取(R)的操作時，在此設(shè)定下，只要處理 器200對存儲器220中的特定存儲器范圍RANGE以內(nèi)的任一個存儲單元進(jìn)行 數(shù)據(jù)讀取的操作時，例如對地址OxOFOO或OxOFFF的存儲器單元進(jìn)行數(shù)據(jù)讀 取的操作，監(jiān)控電路110便會針對有關(guān)特定存儲器范圍RANGE的數(shù)據(jù)讀取操 作而輸出高邏輯電平'T，作為初步監(jiān)控結(jié)果MATCH來表示此存儲器存取操作 符合存儲器200目前具有的存取方式設(shè)定值；而當(dāng)處理器200對存儲器220 中特定存儲器范圍RANGE以內(nèi)的存儲器進(jìn)行數(shù)據(jù)讀取以外的任何操作，例如 對地址OxOFFO的存儲器單元進(jìn)行數(shù)據(jù)寫入的操作，則監(jiān)控電路IIO便會輸出 低邏輯電平"0"作為初步監(jiān)控結(jié)果MATCH來表示此存儲器存取操作不符合存 儲器20Q目前具有的存取方式設(shè)定值；而當(dāng)處理器200對存儲器220中特定 存儲器范圍RANGE以外的存儲器進(jìn)行任何操作(數(shù)據(jù)讀取、數(shù)據(jù)寫入或指令執(zhí) 行)，例如對地址OxODOO至OxOEOO的任一個存儲器單元進(jìn)行數(shù)據(jù)寫入的操作， 則監(jiān)控電路110便會輸出低邏輯電平"0" 作為初步監(jiān)控結(jié)果MATCH來表示 此存儲器區(qū)段并非監(jiān)控電路110所負(fù)責(zé)監(jiān)控的存儲器區(qū)段。請注意，在本實(shí) 施例中，第一邏輯值為高邏輯電平'T，，而第二邏輯植則是低邏輯電平"0", 然而，此僅是作為范例說明之用，并非為本發(fā)明的限制。
一實(shí)施例中，輸出電路130為邏輯電路，并且對初步監(jiān)控結(jié)果MATCH及 輸出設(shè)定值GI進(jìn)行預(yù)定邏輯運(yùn)算來產(chǎn)生目標(biāo)監(jiān)控結(jié)果XCPN。在本實(shí)施例中， 該預(yù)定邏輯運(yùn)算為XOR邏輯運(yùn)算，而輸出電路130是以XOR邏輯門來加以實(shí) 作。如圖4所示，當(dāng)輸出設(shè)定值GI為低邏輯電平"0"時，輸出電路130所 產(chǎn)生的目標(biāo)監(jiān)控結(jié)杲XCPN將與監(jiān)控電路110所輸出的初步監(jiān)控結(jié)果MATCH完 全相同；而當(dāng)輸出設(shè)定值GI為高邏輯電平"1"時，輸出電路130所產(chǎn)生的 目標(biāo)監(jiān)控結(jié)果XCPN將與監(jiān)控電路110所輸出的初步監(jiān)控結(jié)果MATCH完全相 反。于上述實(shí)施例中，當(dāng)初步監(jiān)控結(jié)果MATCH為高邏輯電平'T'是代表存儲 器存取符合存取方式設(shè)定值，因此，若使用者欲在處理器200的存儲器存取 搡作符合該存取方式設(shè)定值時觸發(fā)例外的話，可將輸出設(shè)定值GI設(shè)定為"0" (亦即符合MIPS微處理器架構(gòu)所采用的例外觸發(fā)方式)；另一方面，若使用者 欲在處理器200的存儲器存取操作不符合該存取方式設(shè)定值時觸發(fā)例外的 話，則可將輸出設(shè)定值GI設(shè)定為'T'(亦即符合ARM的處理器架構(gòu)所采用的存儲器保護(hù)(memory protection)的例外觸發(fā)方式)，簡而言之，使用者可輕 易地經(jīng)由設(shè)定輸出設(shè)定值GI來自行選擇想要的存儲器存取控制方式。
在上述實(shí)施例中，僅是作為范例說明之用，并非為本發(fā)明的限制，其它 能夠根據(jù)輸出設(shè)定值GI來控制目標(biāo)監(jiān)控結(jié)果XCPN,以達(dá)到讓使用者可自行 選擇存儲器存取控制方式的預(yù)定邏輯運(yùn)算以及相對應(yīng)的輸出電路也隸屬本發(fā) 明的范疇。
請同時參閱圖2與圖5,圖5為本發(fā)明存儲器存取控制裝置500的另一 實(shí)施例示意圖。存儲器存取控制裝置500用來監(jiān)控圖2所示的處理器200存 取存儲器220的操作以產(chǎn)生目標(biāo)監(jiān)控結(jié)果XCPN。如圖5所示，存儲器存取控 制裝置500包含有多個監(jiān)控電路510、 512、 514、處理電路540、設(shè)定單元 520以及輸出電路530。多個監(jiān)控電路510、 512及514分別包括有至少一監(jiān) 控緩沖器，該監(jiān)控緩沖器用來儲存存取方式設(shè)定值，多個監(jiān)控電路510、 52 及5.14分別根據(jù)多個存取方式設(shè)定值來監(jiān)控處理器200存取存儲器22Q的操 作以輸出多個初步監(jiān)控結(jié)果MATCH —1、 MATCH —2及MATCH—3至處理電路540; 處理電路540是耦接于多個監(jiān)控電路510、 512、 514以及輸出電路530,用 來對多個初步監(jiān)控結(jié)果MATCH-l、 MATCH_2及MATCH—3所分別對應(yīng)的多個邏輯 值進(jìn)行預(yù)定邏輯運(yùn)算(例如是XOR)來產(chǎn)生運(yùn)算結(jié)果XOR,并將運(yùn)算結(jié)果XOR輸 入至輸出電路530;設(shè)定單元520用以根據(jù)處理器200存取存儲器220時觸 發(fā)例外的定義(activate an exc印Uon)來設(shè)定輸出設(shè)定值GI;以及輸出電 路530是耦接于處理電路540與設(shè)定單元520,用以根據(jù)運(yùn)算結(jié)杲XOR及輸 出設(shè)定值GI來產(chǎn)生所要的目標(biāo)監(jiān)控結(jié)果XCPN。由于圖5的存儲器存取控制 裝置500與圖1的存儲器存取控制裝置100中具有相同名稱的元件具有類似 的功能，為求簡潔起見，詳細(xì)說明便省略之。
請參閱圖6,在此范例中，監(jiān)控電路510中所儲存的第一存取方式設(shè)定 值是允許對存儲器220中的第一特定存儲器范圍RANGE1進(jìn)行指令執(zhí)行(I)的 操作；監(jiān)控電路512中所儲存的第二存取方式設(shè)定值是允許對存儲器220中 的第二特定存儲器范圍RANGE2進(jìn)行數(shù)據(jù)讀取或數(shù)據(jù)寫入(RW)的操作；以及監(jiān) 控電路514中所儲存的第三存取方式設(shè)定值是允許對存儲器220中的第三特 定存儲器范圍RANGE3進(jìn)行數(shù)據(jù)讀取(R)的操作，換言之，即監(jiān)控電路510、 512及514是分別只針對第一至第三特定存儲器范圍RANGE1 ~ RANGE3來進(jìn)行 監(jiān)控的操作，并會產(chǎn)生相對應(yīng)的初步監(jiān)控結(jié)果MATCH-l、 MATCH—2、 MATCH_3;對于存儲器220中的第四至第七特定存儲器范圍RANGE4 ~ RANGE7則是無設(shè)定 其存取方式，所以監(jiān)控電路510、512及514也不會對特定存儲器范圍RANGE4-RANGE7產(chǎn)生反應(yīng)結(jié)果，也就是其在真值表上的數(shù)值皆為"0"。在運(yùn)作時，當(dāng) 處理器200在進(jìn)行存儲器存取前，皆會先發(fā)出所欲存取的存儲器地址給存儲 器存取控制裝置500,監(jiān)控電路510、 512及514都會收到一份具有處理器200 對存儲器220進(jìn)行存取的存儲器地址的數(shù)據(jù)，之后，監(jiān)控電路510、 512及 514會依此份數(shù)據(jù)來監(jiān)控處理器200對存儲器220的存取是否符合各自的存 取方式設(shè)定值，如所存取的存儲器區(qū)域是否為自己所負(fù)責(zé)監(jiān)控的區(qū)域，及 存取操作是否符合設(shè)定值；若皆為是，則監(jiān)控電路510、 512及514會在其初 步監(jiān)控結(jié)果顯示高邏輯電平'T';若其存取方式設(shè)定值不符合，則監(jiān)控電路 510、 512及514會在其初步監(jiān)控結(jié)果顯示低邏輯電平"0";若不是其所負(fù)責(zé) 監(jiān)控的區(qū)域，則監(jiān)控電路510、 512及514亦會在其初步監(jiān)控結(jié)果顯示低邏輯 電平"0"。此外，使用者亦可利用設(shè)定輸出設(shè)定值GI來決定何時會觸發(fā)例外 以自行選擇存儲器存取控制方式(即可設(shè)定至少二種不同模式，其一當(dāng)符合 存儲器的存取范圍以及存取操作設(shè)定時，則產(chǎn)生例外信號；其二為當(dāng)不符合 存儲器的存取范圍以及存取操作設(shè)定時，則產(chǎn)生例外信號)，其相關(guān)運(yùn)作亦可 參閱圖6中所示的真值表22,圖6為處理器200對存儲器HO中的第一至第 七特定存儲器范圍RANGE1 RANGE7進(jìn)行讀取操作時初步監(jiān)控結(jié)果MATCH —1 、 MATCH_2、 MATCH_3、運(yùn)算結(jié)果XOR以及目標(biāo)監(jiān)控結(jié)果XCPN的真值表本 領(lǐng)域技術(shù)人員在閱讀完上述說明后應(yīng)可了解，因此相關(guān)說明便在此予以省略。 一較佳實(shí)施例，存儲器存取控制裝置500還允許多個存取方式設(shè)定值中 的特定存儲器范圍有部分重迭(overlap)的情況發(fā)生，亦即在較大的第一特定 存儲器范圍內(nèi)設(shè)定第一特定存取操作，又在該第一特定存儲器范圍內(nèi)較小的 第二特定存儲器范圍內(nèi)設(shè)定不同于該第 一特定存取操作的第二特定存取操 作，舉例來說，請參閱圖7,在本范例中，于存儲器220中的存儲器區(qū)段 RANGE1 ~ RANGE4, RANGE1所允許的存儲器存取操作為數(shù)據(jù)讀取/數(shù)據(jù)寫入 (RW), RANGE2所允許的存儲器存取操作為數(shù)據(jù)讀取(R)，余下的RANGE3與 RANGE4則是沒有特別指定其存儲器存取操作方式。為了監(jiān)控處理器200對于 上述存儲器區(qū)段的存取，則于實(shí)作方式中，假設(shè)存儲器存取控制裝置500僅 需啟用監(jiān)控電路510與512，此時，監(jiān)控電路510中所儲存的第一存取方式 設(shè)定值是允許處理器200對存儲器220中的第一特定存儲器范圍RANGE1進(jìn)行數(shù)據(jù)讀取或數(shù)據(jù)寫入(RW)的操作(于圖7中以RANGE1(RW)來表示，即當(dāng)處理 器200對存儲器220中的第一特定存儲器范圍RANGE1進(jìn)行數(shù)據(jù)讀取或數(shù)據(jù)寫 入時，則其所對應(yīng)的初步監(jiān)控結(jié)果MATCH-1的值會為T，反之則為"0")， 監(jiān)控電路612中所儲存的第二存取方式設(shè)定值是允許處理器2 0 0對存儲器2 2 0 中的第二特定存儲器范圍RANGE2進(jìn)行數(shù)據(jù)寫入(W)的操作(于圖7中以 RANGE2(W)來表示，即當(dāng)處理器200對存儲器220中的第二特定存儲器范圍 RANGE2進(jìn)行數(shù)據(jù)寫入時，則其所對應(yīng)的初步監(jiān)控結(jié)果MATCH-2的值會為'T，， 反之則為"0"),由圖7可知，第一特定存儲器范圍RANGE1包含第二特定存 儲器范圍RANGE2。
綜上所述，依據(jù)真值表32以及34，.當(dāng)處理器200對存儲器220中第一 特定存儲器范圍RANGE1進(jìn)行數(shù)據(jù)讀取的操作時，目標(biāo)監(jiān)控結(jié)果XCPN在輸出 設(shè)定值GI被設(shè)定為"0"時的邏輯值均為高邏輯電平'T，；而當(dāng)處理器200 對存儲器220中第一特定存儲器范圍RANGE1進(jìn)行數(shù)據(jù)寫入的操作時，目標(biāo)監(jiān) 控結(jié)果XCPN在輸出設(shè)定值GI被設(shè)定為"0"時，在該第一特定存儲器范圍 RANGE1中除第二特定存儲器范圍RANGE2外的邏輯值才為高邏輯電平"1"， 又由于在本實(shí)施例中，當(dāng)輸出設(shè)定值GI被設(shè)定為"0"時被定義為若處理器 200的存儲器存取方式符合該存取方式設(shè)定值時，該目標(biāo)監(jiān)控結(jié)果XCPN為高 邏輯電平"1"而觸發(fā)例外，因此，若使用者欲使存儲器存取控制裝置500監(jiān) 控圖7所示的RW-R-RW型樣，則使用者必須根據(jù)上述的設(shè)定來控制相對應(yīng)的 監(jiān)控電路510以及監(jiān)控電路512的運(yùn)作。另一方面，當(dāng)輸出設(shè)定值GI被設(shè)定 為'T'時，其是定義若處理器200的存儲器存取方式不符合存取方式設(shè)定值 時，目標(biāo)監(jiān)控結(jié)果XCPN為高邏輯電平'T，而觸發(fā)例外，因此，使用者亦可 利用設(shè)定輸出設(shè)定值GI來決定何時會觸發(fā)例外以自行選擇存儲器存取控制 方式。
本發(fā)明存儲器存取控制裝置使用監(jiān)控電路并搭配設(shè)定單元(例如XOR邏 輯門)便可提供使用者至少兩種存儲器存取控制模式的選擇，此外，本發(fā)明存 儲器存取控制裝置筒單地利用處理電路(例如XOR邏輯門)即可處理多個特定 存儲器范圍重迭的情況，因此電路復(fù)雜度不高而易于實(shí)作。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求范圍所做的均 等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
10
權(quán)利要求
1. 一種存儲器存取控制裝置，用來監(jiān)控存儲器的存取以產(chǎn)生目標(biāo)監(jiān)控結(jié)果，該裝置包含有至少一監(jiān)控電路，該至少一監(jiān)控電路是相應(yīng)該存儲器的地址，并具有存取方式設(shè)定值，該至少一監(jiān)控電路用以根據(jù)該存取方式設(shè)定值來監(jiān)控該存儲器的存取以輸出初步監(jiān)控結(jié)果；設(shè)定單元，該設(shè)定單元具有觸發(fā)例外設(shè)定值，該觸發(fā)例外設(shè)定值是與該存儲器被存取時的例外觸發(fā)狀態(tài)相關(guān)；以及輸出電路，耦接于該監(jiān)控電路與該設(shè)定單元，用以根據(jù)該初步監(jiān)控結(jié)果及該觸發(fā)例外設(shè)定值來產(chǎn)生該目標(biāo)監(jiān)控結(jié)果。
2. 根據(jù)權(quán)利要求1所述的裝置，其中該觸發(fā)例外設(shè)定值為第一邏輯值時， 該例外觸發(fā)狀態(tài)為符合對存儲器的存取范圍及存取操作，該觸發(fā)例外設(shè)定值 為第二邏輯值時，該例外觸發(fā)狀態(tài)為不符合對存儲器的存取范圍及存取操作。
3. 根據(jù)權(quán)利要求1所述的裝置，其中該輸出電路為數(shù)字邏輯電路，用來 對該初步監(jiān)控結(jié)果所對應(yīng)的邏輯值及該觸發(fā)例外設(shè)定值進(jìn)行預(yù)定邏輯運(yùn)算以 產(chǎn)生該目標(biāo)監(jiān)控結(jié)果。
4. 根據(jù)權(quán)利要求1所述的裝置，其中該至少一監(jiān)控電路包含有多個監(jiān)控 電路，該多個監(jiān)控電路分別輸出多個初步監(jiān)控結(jié)果；以及該裝置還包含有處理電路，用來對該多個初步監(jiān)控結(jié)果進(jìn)行預(yù)定邏輯運(yùn)算來產(chǎn)生運(yùn)算結(jié)果；其中該輸出電路根據(jù)該運(yùn)算結(jié)果及該觸發(fā)例外設(shè)定值來產(chǎn)生該目標(biāo)監(jiān)控 結(jié)果。
5. 根據(jù)權(quán)利要求4所述的裝置，其中該預(yù)定邏輯運(yùn)算為異或邏輯運(yùn)算。
6. 根據(jù)權(quán)利要求1所述的裝置，其中該存取方式設(shè)定值包含有該存儲器 的特定存儲器范圍與特定存取操作。
7. 根據(jù)權(quán)利要求6所述的裝置，其中該特定存取操作包含有數(shù)據(jù)讀取、 數(shù)據(jù)寫入、指令執(zhí)行或其組合。
8. 根據(jù)權(quán)利要求6所述的裝置，其中該特定存儲器范圍可與其它特定存 儲器范圍重迭。
9. 一種存儲器存取控制方法，用來監(jiān)控存儲器的存取以產(chǎn)生目標(biāo)監(jiān)控結(jié)果，該方法包含有根據(jù)存取方式設(shè)定值來監(jiān)控處理器存取該存儲器的操作以輸出初步監(jiān)控結(jié)果；提供觸發(fā)例外設(shè)定值，其中，該觸發(fā)例外設(shè)定值是與該存儲器被存取時 的例外觸發(fā)狀態(tài)相關(guān)；以及根據(jù)該初步監(jiān)控結(jié)果及該觸發(fā)例外設(shè)定值來產(chǎn)生該目標(biāo)監(jiān)控結(jié)果。
10. 根據(jù)權(quán)利要求9所述的方法，其中產(chǎn)生該目標(biāo)監(jiān)控結(jié)果的步驟包含有對該初步監(jiān)控結(jié)果所對應(yīng)的邏輯值及該觸發(fā)例外設(shè)定值進(jìn)行預(yù)定邏輯運(yùn) 算以產(chǎn)生該目標(biāo)監(jiān)控結(jié)果。
11. 根據(jù)權(quán)利要求9所述的方法，其中根據(jù)多個存取方式設(shè)定值來監(jiān)控 該存儲器的存取以輸出多個初步監(jiān)控結(jié)果；以及該方法還包含有對該多個初步監(jiān)控結(jié)果所分別對應(yīng)的多個邏輯值進(jìn)行預(yù)定邏輯運(yùn)算來產(chǎn) 生運(yùn)算結(jié)果，并根據(jù)該運(yùn)算結(jié)果及該觸發(fā)例外設(shè)定值來產(chǎn)生該目標(biāo)監(jiān)控結(jié)果。
12. 根據(jù)權(quán)利要求9所述的方法，其中該存取方式設(shè)定值包含有該存儲 器的特定存儲器范圍與特定存取操作。
13. 根據(jù)權(quán)利要求12所述的方法，其中該特定存取操作包含有數(shù)據(jù)讀取、 數(shù)據(jù)寫入、指令執(zhí)行或其組合。
14. 根據(jù)權(quán)利要求12所述的方法，其中該特定存儲器范圍可與其它特定 存儲器范圍重迭。
全文摘要
本發(fā)明揭露一種存儲器存取控制裝置，用來監(jiān)控處理器存取存儲器的操作以產(chǎn)生目標(biāo)監(jiān)控結(jié)果。該存儲器存取控制裝置包含有至少一監(jiān)控電路，用以根據(jù)該處理器存取該存儲器的存取方式設(shè)定值來監(jiān)控該處理器存取該存儲器的操作以輸出初步監(jiān)控結(jié)果；設(shè)定單元，用以根據(jù)該處理器存取該存儲器時觸發(fā)例外的定義來設(shè)定輸出設(shè)定值；以及輸出電路，耦接于該監(jiān)控電路與該設(shè)定單元，用以根據(jù)該初步監(jiān)控結(jié)果及該輸出設(shè)定值來產(chǎn)生該目標(biāo)監(jiān)控結(jié)果。
文檔編號G06F11/30GK101452416SQ20071019613
公開日2009年6月10日 申請日期2007年11月28日 優(yōu)先權(quán)日2007年11月28日
發(fā)明者盧彥儒, 虞敬業(yè) 申請人:瑞昱半導(dǎo)體股份有限公司