本實(shí)用新型涉及一種測(cè)試裝置，且更特定來(lái)說(shuō)，涉及一種具有雙層測(cè)試座的測(cè)試裝置。

背景技術(shù)：

常規(guī)電子裝置的工藝中，至少一芯片附著或電性連接到模塊電路板(Module PCB)上，以形成模塊(Module)，而可執(zhí)行特定功能。所述模塊在出廠前或進(jìn)到下一個(gè)工作站前，必須經(jīng)過(guò)測(cè)試步驟，以確定其良率。

在模塊廠的測(cè)試實(shí)務(wù)中，模塊測(cè)試電路板(Module Test Evaluation Board(EVB))用以電性連接所述模塊電路板(Module PCB)以達(dá)到測(cè)試所述模塊(Module)的目的。而且，在所述測(cè)試過(guò)程中，所述模塊測(cè)試電路板(Module Test Evaluation Board(EVB))需搭配常用測(cè)試座(Socket)，才能進(jìn)行測(cè)試。

然而，所述模塊測(cè)試電路板(Module Test Evaluation Board(EVB))及所述常用測(cè)試座(Socket)并無(wú)法用以測(cè)試所述芯片。也就是說(shuō)，上述測(cè)試方式僅能測(cè)試所述模塊(Module)，無(wú)法單獨(dú)測(cè)試所述芯片或所述模塊電路板(Module PCB)。如果是所述模塊(Module)沒(méi)有通過(guò)測(cè)試(即：測(cè)試結(jié)果為失敗)，那么無(wú)法判斷是所述芯片的問(wèn)題，或是所述模塊電路板(Module PCB)的問(wèn)題，或是所述芯片與所述模塊電路板(Module PCB)間電性連接的問(wèn)題。

然而，如果要單獨(dú)測(cè)試所述模塊上的芯片，那么需另外開發(fā)一塊芯片測(cè)試電路板(Chip Test Evaluation Board(EVB))及搭配不同測(cè)試座才能進(jìn)行測(cè)試。惟，另外開發(fā)所述芯片測(cè)試電路板(Chip Test Evaluation Board(EVB))及測(cè)試座將使得整體測(cè)試成本大幅增加。

因此，有必要提供創(chuàng)新且具進(jìn)步性的測(cè)試裝置，以解決上述問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

在實(shí)施例中，一種測(cè)試裝置包含第一測(cè)試座、第二測(cè)試座及電路板。所述第一測(cè)試座具有多個(gè)第一頂針。所述第二測(cè)試座具有多個(gè)第二頂針。所述電路板位于所述第一頂針與所述第二頂針之間，且接觸所述第一頂針及所述第二頂針。

附圖說(shuō)明

圖1顯示根據(jù)本實(shí)用新型的實(shí)施方面的測(cè)試裝置的分解圖。

圖2顯示根據(jù)本實(shí)用新型的實(shí)施方面的測(cè)試裝置的組合圖。

圖3顯示使用本實(shí)用新型的實(shí)施方面的測(cè)試裝置進(jìn)行芯片測(cè)試的示意圖。

圖4顯示使用本實(shí)用新型的另一實(shí)施方面的測(cè)試裝置進(jìn)行芯片測(cè)試的示意圖。

具體實(shí)施方式

圖1顯示根據(jù)本實(shí)用新型的實(shí)施方面的測(cè)試裝置10的分解圖。圖2顯示根據(jù)本實(shí)用新型的實(shí)施方面的測(cè)試裝置10的組合圖。配合參閱圖1及圖2，本實(shí)用新型的測(cè)試裝置10包含第一測(cè)試座11、第二測(cè)試座12及電路板13。

所述第一測(cè)試座11具有底部11B、側(cè)部11L、多個(gè)第一頂針(或探針)111及第一容置槽112。所述側(cè)部11L連接所述底部11B。在本實(shí)施例中，所述側(cè)部11L由所述底部11B向上延伸，使得所述側(cè)部11L及所述底部11B定義出所述第一容置槽112。此外，所述第一容置槽112具有第一寬度W1。在實(shí)施例中，所述第一測(cè)試座11的底部11B及側(cè)部11L的材質(zhì)包括金屬。

所述第一頂針111插設(shè)于所述底部11B，且所述第一頂針111貫穿所述底部11B。此外，所述第一頂針111對(duì)應(yīng)所述第一容置槽112。每一所述第一頂針111具有第一端111A及第二端111B，每一所述第一端111A位于所述第一容置槽112內(nèi)，每一所述第二端111B位于所述第一容置槽112外。所述第一端111A可電性導(dǎo)通到所述第二端111B。在實(shí)施例中，每一所述第一頂針111位于所述底部11B的貫穿孔中，且可在所述貫穿孔中上下移動(dòng)。所述第一頂針111或所述貫穿孔具有卡掣結(jié)構(gòu)或承接結(jié)構(gòu)，以避免所述第一頂針111掉出所述貫穿孔。在實(shí)施例中，每一所述第一頂針111更包含彈性元件(例如：彈簧)，使得所述第一頂針111為可伸縮或可彎曲。或者，所述第一頂針111本身為細(xì)長(zhǎng)的金屬，其本身為可彎曲。在實(shí)施例中，所述第一頂針111的外周表面(除了所述第一端111A及所述第二端111B的外)可涂布絕緣材料，以避免與所述底部11B電性連接。

所述第二測(cè)試座12連接于所述第一測(cè)試座11，且優(yōu)選地，所述第二測(cè)試座12固設(shè)于所述第一測(cè)試座11。所述第二測(cè)試座12具有多個(gè)第二頂針(或探針)121、第二容置槽122、針座部123及底面12S。在實(shí)施例中，所述第二測(cè)試座12更具有本體部12B及結(jié)合部12C。所述本體部12B具有第三寬度W3，所述第三寬度W3小于或等于所述第一容置槽112的第一寬度W1，以使所述本體部12B能置于所述第一容置槽112內(nèi)。所述結(jié)合部12C連接所述第一測(cè)試座11的側(cè)部11L，且優(yōu)選地，所述結(jié)合部12C固接(例如：鎖固)到所述側(cè)部11L。

在實(shí)施例中，所述第二測(cè)試座12的本體部12B、結(jié)合部12C及針座部123的材質(zhì)包括金屬。所述本體部12B與所述針座部123定義出所述第二容置槽122。所述第二容置槽122具有第二寬度W2，所述第二寬度W2小于所述第一容置槽112的第一寬度W1。

所述第二頂針121插設(shè)于所述針座部123，且所述第二頂針121貫穿所述針座部123。此外，所述第二頂針121對(duì)應(yīng)所述第二容置槽122。在實(shí)施例中，相同單位面積下的所述第二頂針121的數(shù)量大于所述第一頂針111的數(shù)量，即，所述第二頂針121的分布密度大于所述第一頂針111的分布密度。此外，每一所述第二頂針121的寬度小于每一所述第一頂針111。

每一所述第二頂針121具有測(cè)試端121A及連接端121B，每一所述測(cè)試端121A位于所述第二容置槽122內(nèi)，每一所述連接端121B位于所述第二容置槽122外。所述測(cè)試端121A可電性導(dǎo)通到所述連接端121B。在實(shí)施例中，每一所述第二頂針121位于所述針座部123的貫穿孔中，且可在所述貫穿孔中上下移動(dòng)。所述第二頂針121或所述貫穿孔具有卡掣結(jié)構(gòu)或承接結(jié)構(gòu)，以避免所述第二頂針121掉出所述貫穿孔。在實(shí)施例中，每一所述第二頂針121更包含彈性元件(例如：彈簧)，使得所述第二頂針121為可伸縮或可彎曲?；蛘?，所述第二頂針121本身為細(xì)長(zhǎng)的金屬，其本身為可彎曲。在實(shí)施例中，所述第二頂針121的外周表面(除了所述測(cè)試端121A及所述連接端121B的外)可涂布絕緣材料，以避免與所述針座部123電性連接。

所述針座部123還對(duì)應(yīng)所述第二容置槽122，且所述針座部123位于所述第一測(cè)試座11的第一容置槽112內(nèi)。

所述電路板13位于所述第一頂針111與所述第二頂針121之間，且接觸所述第一頂針111及所述第二頂針121。在本實(shí)施例中，所述電路板13的下表面接觸每一所述第一頂針111的第一端111A，且所述電路板13的上表面接觸每一所述第二頂針121的連接端121B。所述電路板13的上表面的線路層電性連接到所述電路板13的下表面的線路層，且所述電路板13的上表面的線路層的線寬/線距(L/S)小于所述電路板13的下表面的線路層的線寬/線距(L/S)。所述第二頂針121的分布密度對(duì)應(yīng)所述電路板13的上表面的線路層的線寬/線距(L/S)，所述第一頂針111的分布密度對(duì)應(yīng)所述電路板13的下表面的線路層的線寬/線距(L/S)，因此，所述第二頂針121的分布密度大于所述第一頂針111的分布密度。此外，所述電路板13具有長(zhǎng)度L，所述長(zhǎng)度L大于所述第二容置槽122的第二寬度W2，且所述長(zhǎng)度L小于或等于所述第一容置槽112的第一寬度W1，使得所述電路板13可容置于所述第一容置槽112內(nèi)。

在本實(shí)施例中，為防止所述電路板13于測(cè)試過(guò)程中發(fā)生偏移，所述電路板13設(shè)置于所述第一測(cè)試座11的第一容置槽112內(nèi)，以限位所述電路板13。此外，所述第二測(cè)試座12的底面12S頂?shù)炙鲭娐钒?3，還可進(jìn)一步限位所述電路板13。

在本實(shí)施例中，所述電路板13及所述第二測(cè)試座12位于所述第一測(cè)試座11的第一容置槽112內(nèi)。然而，在其它實(shí)施例中，所述第一測(cè)試座11可能不具有所述側(cè)部11L，即僅有所述底部11B，而沒(méi)有所述第一容置槽112；而且所述底部11B、所述電路板13及所述第二測(cè)試座12利用夾持裝置夾持住。

另外，由于所述電路板13的上表面可能具有至少一電路元件13E(例如：主動(dòng)元件或被動(dòng)元件)，為避免所述至少一電路元件13E干涉到所述第二測(cè)試座12的設(shè)置，在本實(shí)施例中，所述第二測(cè)試座12具有至少一讓位槽124，所述至少一讓位槽124對(duì)應(yīng)所述至少一電路元件13E，以提供讓位空間容置所述至少一電路元件13E，進(jìn)而避免所述至少一電路元件13E干涉到所述第二測(cè)試座12，或者可以避免所述至少一電路元件13E被所述第二測(cè)試座12壓壞。在本實(shí)施例中，所述至少一讓位槽124凹設(shè)于所述針座部123的至少一側(cè)，且所述至少一讓位槽124的數(shù)量及位置可依據(jù)所述至少一電路元件13E的數(shù)量及位置進(jìn)行對(duì)應(yīng)調(diào)整。

圖3顯示使用本實(shí)用新型的實(shí)施方面的測(cè)試裝置進(jìn)行芯片測(cè)試的示意圖。配合參閱圖2及圖3，所述第二容置槽122用以容置芯片20，施加下壓力31于上蓋30并使所述上蓋30輕壓所述芯片20，以使所述芯片20的導(dǎo)電凸塊21接觸所述第二測(cè)試座12的所述第二頂針121的測(cè)試端121A。此外，在測(cè)試布置中，所述電路板13位于所述第一測(cè)試座11的底部11B與所述第二測(cè)試座12的針座部123之間，通過(guò)所述下壓力31可確保所述第二頂針121的連接端121B接觸所述電路板13的上表面，且所述電路板13的下表面接觸每一所述第一頂針111的第一端111A。

優(yōu)選地，所述電路板13與所述第二測(cè)試座12的針座部123之間具有間距G，且所述電路板13不接觸所述第一測(cè)試座11的底部11B，以使所述電路板13的上方及下方能保有散熱空間。

要注意的是，所述電路板13用以預(yù)計(jì)供所述芯片20附著于其上，以形成模塊。也就是說(shuō)，所述芯片20預(yù)計(jì)以倒裝芯片方式附著到與所述模塊相同的電路板13上，因此，所述電路板13的上表面的線路層的布線對(duì)應(yīng)所述芯片20的導(dǎo)電凸塊21的分布。

當(dāng)欲對(duì)所述芯片20進(jìn)行測(cè)試時(shí)，所述測(cè)試裝置10更包含測(cè)試電路板14，所述測(cè)試電路板14位于所述第一測(cè)試座11下方，且接觸所述第一頂針111。所述測(cè)試電路板14可根據(jù)測(cè)試者所下達(dá)的測(cè)試指令，經(jīng)由所述第一頂針111、所述電路板13及所述第二頂針121，以對(duì)所述芯片20進(jìn)行功能測(cè)試(而非僅是電性測(cè)試或物理特性測(cè)試)。要注意的是，所述功能測(cè)試為將所述芯片20及所述電路板13視為一個(gè)模塊所進(jìn)行的功能測(cè)試，由此，可了解所述芯片20安裝于應(yīng)用電路板上的實(shí)際運(yùn)作情形。所述功能測(cè)試的項(xiàng)目包含但不限于：所述芯片20及所述電路板13所形成的模塊是否運(yùn)作正常、所述測(cè)試電路板14發(fā)出測(cè)試指令后是否會(huì)收到回復(fù)、所述測(cè)試電路板14發(fā)出校準(zhǔn)信號(hào)后是否會(huì)收到正確回復(fù)等等。

在實(shí)施例的測(cè)試方式中，于實(shí)際測(cè)試前，需先確認(rèn)所述電路板13為測(cè)試結(jié)果正常的電路板，才能利用所述電路板13測(cè)試所述芯片20位于模塊時(shí)的實(shí)際運(yùn)作情形。于實(shí)際測(cè)試過(guò)程中，如果經(jīng)由所述測(cè)試電路板14發(fā)現(xiàn)測(cè)試結(jié)果為失敗時(shí)，那么可確定所述芯片20異常。當(dāng)然，所述電路板13經(jīng)長(zhǎng)時(shí)間測(cè)試操作后，也有可能發(fā)生異常，因此，倘若在測(cè)試過(guò)程中連續(xù)發(fā)生多次測(cè)試結(jié)果為失敗的情況，那么可能并非所述芯片20發(fā)生異常，而是所述電路板13發(fā)生異常，此時(shí)可先以測(cè)試正常的芯片進(jìn)行測(cè)試，如果測(cè)試結(jié)果依然是失敗，那么可確定是所述電路板13異常，必須更換所述電路板13，才能進(jìn)行后續(xù)芯片測(cè)試。

本實(shí)用新型的測(cè)試裝置10可直接測(cè)試預(yù)計(jì)安裝在模塊上的芯片20，不用另外開發(fā)芯片測(cè)試電路板(Chip Test Evaluation Board(EVB))，故可省去開發(fā)新板及測(cè)試程序的時(shí)間，進(jìn)而降低開發(fā)成本。此外，因所述測(cè)試電路板14可使用與產(chǎn)線相同的模塊測(cè)試電路板(Module Test Evaluation Board(EVB))，其二者會(huì)有相同的錯(cuò)誤碼(Error Code)，故對(duì)于程序錯(cuò)誤(Bug)的復(fù)制與分析會(huì)更容易。

參閱圖4，其顯示使用本實(shí)用新型的另一實(shí)施方面的測(cè)試裝置進(jìn)行芯片測(cè)試的示意圖。此實(shí)施方面的測(cè)試裝置10a僅包含第一測(cè)試座11a。所述第一測(cè)試座11a具有第一容置槽112a及多個(gè)第一頂針113。所述第一容置槽112a用以容置芯片20。每一所述第一頂針113具有第一端113A及第二端113B，每一所述第一端113A位于所述第一容置槽112a內(nèi)，每一所述第二端113B位于所述第一容置槽112a外。上蓋30a用以輕壓所述芯片20，以使所述芯片20接觸所述第一頂針113。

當(dāng)欲對(duì)所述芯片20進(jìn)行測(cè)試時(shí)，測(cè)試電路板14a位于所述第一測(cè)試座11a下方，且接觸所述第一頂針113。所述測(cè)試電路板14a可根據(jù)測(cè)試者所下達(dá)的測(cè)試指令，對(duì)所述芯片20進(jìn)行電性測(cè)試或功能測(cè)試。要注意的是，所述測(cè)試電路板14a與圖3的所述測(cè)試電路板14a并不相同。

上述實(shí)施例僅為說(shuō)明本實(shí)用新型的原理及其功效，并非限制本實(shí)用新型，因此所屬領(lǐng)域的技術(shù)人員對(duì)上述實(shí)施例進(jìn)行修改及變化仍不脫本實(shí)用新型的精神。本實(shí)用新型的權(quán)利范圍應(yīng)如后述的權(quán)利要求書所列。

符號(hào)說(shuō)明

10 測(cè)試裝置

11 第一測(cè)試座

11B 底部

11L 側(cè)部

111 第一頂針

111A 第一端

111B 第二端

112 第一容置槽

12 第二測(cè)試座

12B 本體部

12C 結(jié)合部

12S 底面

121 第二頂針

121A 測(cè)試端

121B 連接端

122 第二容置槽

123 針座部

124 讓位槽

13 電路板

13E 電路元件

G 間距。